temario ed

Temario de Diseo FUNDAMENTOS DE SISTEMAS DIGITALES Y NUMRICOS

Digital

I

ELECTRONICA DIGITALOBJETIVO DE LA MATERIA: El alumno analizar y disear sistemas digitales combinacionales y secuenciales asncronos, as como el uso de dispositivos lgicos programables.

UNIDAD I FUNDAMENTOS DE SISTEMAS DIGITALES Y NUMRICOS OBJETIVO: El alumno conocer las bases de las seales analgicas y digitales; aplicar las propiedades de los sistemas numricos en operaciones numricas bsicas y cdigos.

1.1

Fundamentos de los sistemas digitales[1]

En la ciencia, la tecnologa, los negocios y en todos los campos, se manejan cantidades; estas se miden, monitorean, registran, manipulan, observan o se utilizan en la mayora de los sistemas fsicos. Es importante, que podamos ser capaces de entender y representar sus valores de forma eficiente. Bsicamente existen dos formas de representar el valor numrico de cantidades: la analgica y la digital. Representacin Analgica: Cantidad que se representa mediante un voltaje, una corriente o un movimiento de un medidor que es proporcional al valor de esa cantidad. Ej. Velocmetro de un automvil, termmetro de mercurio, micrfono de audio, etc. Analgico = Contnuo

Opcin II de Titulacin. Elaboracin de Prototipos o Material Didctico Rodrguez 1

C. Macario Gonzlez


Digital

I

Representacin Digital: Las cantidades no se reflejan mediante cantidades proporcionales, sino mediante smbolos llamados dgitos. Debido a la naturaleza discreta de las representaciones digitales, no existe ambigedad cuando se lee el valor de una cantidad digital. Ej. Reloj digital, calculadoras, Equipo de audio y video digital, sistema telefnico, etc. Digital = Discreto (escaln por escaln) 1.1.2 Relacin entre sistemas digitales los sistemas anlogos y los

Ventajas de las tcnicas digitales: Son ms fciles de disear El almacenamiento de informacin es ms fcil Mayor exactitud y precisin La operacin se puede programar Son menos susceptibles al ruido Se puede fabricar ms circuitera digital en los chips de los circuitos integrados Limitaciones de las tcnicas digitales: El mundo real es fundamentalmente analgico Para el mundo real ocupamos el siguiente diagrama a bloques de un sistema de control de temperatura que requiere un convertidor analgico a digital (ADC), aprovechando as las tcnicas de procesamiento digital y posteriormente mediante un convertidor digital a analgico (DAC) interpretarlo en el mundo real.(Analgica) Dispositi vo AD de C medici n (Digital) Procesami ento digital (Analgica) DA C Controla dor Temper atura ajustada

Tempera tura (analgic a)

Figura 1.1 Diagrama a bloques de un control de temperatura.


C. Macario Gonzlez


Digital

I

1.2

Sistemas numricos y cdigos

En la tecnologa digital se utilizan los sistemas numricos y los cdigos, para representan cantidades mediante smbolos. A continuacin mostraremos los ms comunes. 1.2.1 Sistemas numricos Estamos familiarizados con el sistema numrico decimal, an siendo tan utilizado muchas veces no se observa su estructura ponderada. Este repaso ayudar a entender fcilmente la estructura de los otros sistemas numricos. 1.2.1.1 Bases numricos Sistema Decimal. Se compone de 10 nmeros o smbolos. Estos son: 0, 1, 2, 3, 4, 5, 6, 7, 8 y 9. Se dice que su base es 10, por que tiene 10 dgitos, debido a que el ser humano tiene 10 dedos, la palabra dgito se deriva del latn que quiere decir dedo. Cualquier sistema es un sistema de valor posicional, en el cual el valor del dgito depende de la posicin en que se encuentre, as el de ms peso es el MSD (dgito ms significativo por sus siglas en ingles), y el LSD (dgito menos significativo por sus siglas en ingles). Y el punto decimal separa las potencias positivas de las negativas. En general, cualquier nmero es implementado con la suma de los productos del valor de cada dgito y su valor posicional.MS D Valores posicional 104 es Nmero 4 Decimal 103 5 102 101 100 . 7 8 9 . 10-1 3 10-2 4 10-3 2 LSD 10-4 1


C. Macario Gonzlez


Digital

I

. 1 0.1 0.01 0.00 1 0.00 01

10 000 40 000

1 000

100

10

Equivalen cias

.

5 000

700

80

Nm. Decimal 45789.342 1

Tabla 1.1 Sistema de valor posicional para los nmeros decimales Conteo decimal: Se inicia en 0 en la posicin de las unidades y se toma cada smbolo progresivamente hasta el 9. Luego se suma 1 a la posicin ms alta combinndola con el 0, formando as 10, hasta llegar al 19; posteriormente 20..29 as hasta 99. Luego se suma un 1 a la tercera posicin combinndola con el 0, formando as el 100 hasta el 999 y as sucesivamente. Otra caracterstica, es que, utilizando slo dos posiciones decimales, se puede contar hasta 102 = 100 nmeros (del 0 al 99). En general, con N posiciones o dgitos se puede contar hasta 10N nmeros diferentes incluyendo el cero. El nmero mayor siempre ser 10N-1. Sistema Binario. Se compone de 2 nmeros o smbolos. Estos son: 0 y 1. Se dice que su base es 2, por que tiene 2 dgitos, se puede usar para representar cualquier cantidad en el sistema decimal y en otros sistemas.


9 0.3 0.04 0.00 2C. Macario Gonzlez

0.00 01


Digital

I

Cualquier sistema es un sistema de valor posicional, en el cual el valor del dgito depende de la posicin en que se encuentre, as el de ms peso es el MSB (Bit ms significativo por sus siglas en ingles), y el LSB (Bit menos significativo por sus siglas en ingles). Y el punto decimal separa las potencias positivas de las negativas. En general, cualquier nmero es implementado con la suma de los productos del valor de cada dgito y su valor posicional.MSB Valores posicional es Nmero Binario 28 1 256 256 27 26 25 24 23 0 128 0 1 1 1 22 1 21 20 0 0 . 2-1 2-2 . . 8 4 2 1 0.5 0.12 5 0.25 0.06 25 1 1 2-3 1 LSD 2-4 1

64

32

16

Equivalenc ias

.

Equivalent e decimal 324.93753 24

32

16

Tabla 1.2 Sistema de valor posicional para los nmeros binarios.

0

0

8

4

0

0 0.5 0.12 5 0.25 0.06 25

Conteo binario: Se inicia en 0 en la posicin de las unidades y se toma cada smbolo progresivamente hasta el 1. Luego se suma 1 a la posicin ms alta combinndose con el 0, formando as el 10, hasta llegar al 11. Luego se suma un 1 la tercera posicin combinndolo con 00, as 100 hasta el 111. y as sucesivamente.


C. Macario Gonzlez


Digital

I

Como se vio para el sistema decimal, tambin es cierto que con el sistema binario usando N bits su pueden realizar hasta 2N conteos. P. Ej. Con dos bits 22 pueden hacerse hasta 4 conteos (del 00 al 11). El nmero mayor siempre ser 2N-1. Observe la secuencia de conteo binario:Pes 2 os 3 0 0 0 0 0 0 0 0 2 2 22 1 0

0 0 0 0 1 1 1 1

0 0 1 1 0 0 1 1

0 1 0 1 0 1 0 1

Equivalente decimal 0 1 2 3 4 5 6 7

Pes 23 os 1 1 1 1 1 1 1 1

22 21 20 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1

Equivalente decimal 8 9 10 11 12 13 14 15

Tabla 1.3 Conteo binario Sistema Octal. Se compone de 8 nmeros o smbolos. Estos son: del 0 al 7. Se dice que su base es 8, por que tiene 8 dgitos, se puede usar para representar cualquier cantidad en el sistema binario, decimal o en otros sistemas. Cualquier sistema es un sistema de valor posicional, en el cual el valor del dgito depende de la posicin en que se encuentre, as el de ms peso es el MSB (Bit ms significativo por sus siglas en ingles), y el LSB (Bit menos significativo por sus siglas en ingles). Y el punto decimal separa las potencias positivas de las negativas. En general, cualquier nmero es implementado con la suma de los productos del valor de cada dgito y su valor posicional.

MSB

LSD


C. Macario Gonzlez


Digital

I

Valores posicional es Nmero Octal

88 0

87 86 85 84 83 0 0 0 0 4096 4 512

82 6

81 80 3 1

. 8-1 8-2 . . 1 5

8-3 0

8-4 0

Equivalenc ias

3276 8 2621 44 2097 152 1677 7216 0 0 0 00 1 2 3 4

64

8

1 . 1.9 X 10-3 0.01 5625 0.12 5 2.4 X 10-4

Equivalent e decimal 2464.2031 25

Tabla 1.4 Equivalencias de Octal a Decimal. Conteo Octal: Se inicia en 0 en la posicin de las unidades y se toma cada smbolo progresivamente hasta el 7. Luego se suma 1 a la posicin ms alta y se combina con 0, as 10 significa 8 en decimal, hasta llegar al 77. Luego se suma 1 a la tercera posicin combinado con 00, as 100 hasta el 777 y as sucesivamente. Como se vio para el sistema decimal, tambin es cierto que con el sistema octal usando N bits su pueden realizar hasta 8N conteos. P. Ej. Con dos bits 82 pueden hacerse hasta 64 conteos (del 00 al 63).El nmero mayor siempre ser 8N-1. Observe la secuencia de conteo octal:Peso 81 80 s Equivalen cia decimal 0 1 2 3 4 peso 81 80 s 2 2 2 2 2 0 1 2 3 4 Equivale ncia decimal 16 17 18 19 20


204 8 0

384

. . 0.07 8125 0.12 5 0 0

24

1

C. Macario Gonzlez


Digital

I

1 1 1 1 1 1 1 1

5 6 7 0 1 2 3 4 5 6 7

5 6 7 8 9 10 11 12 13 14 15

2 2 2 3 3 3 3 3 3 3 3

5 6 7 0 1 2 3 4 5 6 7

21 22 23 24 25 26 27 28 29 30 31

Tabla 1.5 Secuencia de conteo Octal. Sistema Hexadecimal. Se compone de 16 nmeros o smbolos. Estos son: 0, 1, 2, 3, 4, 5, 6, 7, 8, 9, A, B, C, D, E y F. Se dice que su base es 16, por que tiene 16 dgitos, se puede usar para representar cualquier cantidad en el sistema binario, decimal, octal o en otros sistemas. Cualquier sistema es un sistema de valor posicional, en el cual el valor del dgito depende de la posicin en que se encuentre, as el de ms peso es el MSB (Bit ms significativo por sus siglas en ingles), y el LSB (Bit menos significativo por sus siglas en ingles). Y el punto decimal separa las potencias positivas de las negativas. En general, cualquier nmero es implementando con la suma de los productos del valor de cada dgito y su valor posicional.MSB Valores 16 16 168 167 166 5 164 3 posicionales Nmero 0 0 0 0 C 1 hex. 1,048,57 6 16,777,2 16 268,435, 456 4,294,96 7,296 65,536 4,096 LSD 162 A 161 2 160

. .

16- 16- 161 2 3

16-4 0

7

2

9

0

256

Equivalenci as


16

1 2.44 X10-4 3.9X 10-3 0.06 25C. Macario Gonzlez

1.52 X10-5


Digital

I

Equivalente decimal 793127.160 15

4,09 6 786, 432 0

2,56 0

. 7 0.03 5 0.12 5 0 0

32

Tabla 1.6 Equivalencias de Hexadecimal a Decimal. Conteo Hexadecimal: Se inicia en 0 en la posicin de las unidades y se toma cada smbolo progresivamente hasta el 9, despus se anexa el smbolo de la letra A, que equivale al 10 en decimal, as de acuerdo al abecedario hasta la letra F, que equivale a 15 en decimal. Luego se suma 1 a la posicin ms alta y se combina con 0, as 10, representa el nmero 16 en decimal, hasta llegar al FF. Luego se suma 1 la tercera posicin combinando con 00, as 100 hasta el FFF y as sucesivamente. Como se vio para el sistema decimal, tambin es cierto que con el sistema hexadecimal usando N bits su pueden realizar hasta 16N conteos. P. Ej. Con dos bits 162 pueden hacerse hasta 256 conteos (del 00 al FF). El nmero mayor siempre ser 16N-1. Observe la secuencia de conteo hexadecimal:Peso s 1 1 61 60 0 1 2 3 4 5 6 7 8 9 A B C D Equivalencia decimal 0 1 2 3 4 5 6 7 8 9 10 11 12 13 Pes os 1 61


0

0

0

.

160 0 1 2 3 4 5 6 7 8 9 A B C D

Equivalencia decimal 16 17 18 19 20 21 22 23 24 25 26 27 28 29

1 1 1 1 1 1 1 1 1 1 1 1 1 1

C. Macario Gonzlez


Digital

I

E F

14 15

1 1

E F

30 31

Tabla 1.7 Secuencia de conteo Hexadecimal 1.2.1.2 Conversin entre bases A)BINARIO A DECIMAL Como es un sistema posicional, donde cada bit soporta cierto peso dependiendo de su posicin relativa al LSB. Entonces: 1 25 1 0 1 1 . . 1 2-1 + . 5X + 1 0 22

1 + 2-3

+ 24 + 22 + 21 + 20

16 8X 4X 2X 1X + + + + . X1 1 0 1 1 16 + 8 + 0 + 2 + 1

. + 125 X1 0.12 27.6 . 0.5 + 0 + 5 25

Tabla 1.8 Equivalencia de Binario a Decimal B)DECIMAL A BINARIO Existen dos mtodos. El primero es el inverso del proceso anterior. El segundo es el de Divisin repetida entre 2, que es en el que nos enfocaremos en el siguiente prrafo. Se realiza la divisin repetida del nmero decimal entre 2 y se escribe el residuo despus de cada divisin hasta obtener el cociente de o y se coloca del LSB al MSB, como se ver a continuacin:27 = 13 2 13 =6 2

Residuo de 1 Residuo de 1

------ ----- ----- ---------------- ----- ----------

LSB


C. Macario Gonzlez


Digital

I

6 = 12 2 3 = 12 2 1 = 12 2

Residuo de 0 Residuo de 1 Residuo de 1 2710=

------ -------------------1 1 0 1 12 MS B

Figura 1.2 Equivalencia de Decimal enteros a Binario. Ahora para las fracciones, en lugar de dividirse se multiplican por la base, en este caso 2 y el entero es el que se coloca pero ahora a partir del MSB hacia el LSB, nuevamente se toma slo la fraccin para volver a multiplicar por la base. 0.625 X 2 = 1.2.5 0.25 X 2 = 0.5 0.5 X2= 1 entero se coloca entero se coloca entero se coloca ---M SB

----- -------- ----- --- LS -B

0.62510= .1 0 12 Figura 1.3 Equivalencia de Decimal fraccionario a Binario. C) OCTAL A DECIMAL La mecnica para realizar las conversiones de Octal a Decimal es igual que con la base 2, lo nico que hay que hacer es cambiar a la base 8. 3 0 1 . 4 0 0 2 1 0 -1 -2 + + 8 + 8 + 8 . 8 + 8 + 8-3 . . 4096 512 64 8X 1X 12 0.01 + + + + . + + 001 X0 X6 X3 0 1 5X 5X0 9X1 1 0.1 193.12 0 + 0 + 192 + 0 + 1 . + 0 + 0 25 5 0 85 0 84


C. Macario Gonzlez


Digital

I

D)

Tabla 1.9 Equivalencia de Octal a Decimal DECIMAL A OCTAL

Tambin pueden llevarse a cabo los dos mtodos, el inverso del proceso anterior y el de Divisin Repetida ahora entre 8. Se realiza la divisin repetida del nmero decimal entre 8 y se escribe el residuo despus de cada divisin hasta obtener el cociente de 0 y se coloca del LSB al MSB, como se ver a continuacin:193 = 24 8 24 =3 8 3 =0 8

Residuo de 1 Residuo de 0 Residuo de 3 19310=

----- --------------------3 0 18

LSB

MS B

Figura 1.4 Equivalencia de Decimal enteros a Octal. Ahora para las fracciones, en lugar de dividirse se multiplican por la base, en este caso 8 y el entero es el que se coloca pero ahora a partir del MSB hacia el LSB. 0.125 X 8 =1 0.0 X 8 = 0 entero se coloca entero se coloca -------- ---M SB LS B

0.12510 .1 08 Figura 1.5 Equivalencia de Decimal fraccionarios a Octal. E) OCTAL A BINARIO La facilidad para la conversin de este sistema de numeracin es que se realiza convirtiendo cada dgito octal a su equivalente binario de tres dgitos, como se muestra en la tabla siguiente:


C. Macario Gonzlez


Digital

I

Dgito octal Equivalente binario

0

1

2

3

4

5

6

7

00 00 01 01 10 10 11 11 0 1 0 1 0 1 0 1

Tabla 1.10 Equivalencia de Octal a Binario. Por ejemplo: Convertir 5748 = 101 5 7 4 111 1002 10 11 10 1 1 0 Figura 1.6 Conversin de Octal a Binario. F) BINARIO A OCTAL Es la operacin inversa del proceso anterior, los bits del nmero binario se agrupan en grupos de 3 bits, iniciando con el LSB, luego cada grupo se convierte a su equivalente octal, como en la tabla anterior. Por ejemplo: Convertir 11011111011112=001,101,111,101,111=157578 G)HEXADECIMAL A DECIMAL Se parte de que cada posicin de los dgitos hexadecimales tiene un peso que es una potencia de 16. El LSD tiene un peso de 160 =1; la siguiente posicin mayor del dgito tiene un peso de 161=16 y as sucesivamente. El proceso de conversin se demuestra en el siguiente ejemplo: 2AF.9116= 10 2 A F . 9 1 2 1 0 -1 16 + 16 + 16 . 16 + 16-2 2X2 AX1 9X0.0 1X3. + + FX1 . + 56 6 625 9-3 0.562 687.56 512 + 160 + 15 . + 3.9-3 5 6410 Tabla 1.11 Conversin de Hexadecimal a Decimal.


C. Macario Gonzlez


Digital

I

H) DECIMAL A HEXADECIMAL Esta conversin emplea la divisin repetida entre 16, como en las conversiones de decimal a binario y de decimal a octal. Por ejemplo: 42310= 16423 = 26 + residuode7 16 26 = 1 + residuode10 16 1 = 0 + residuode1 16

. Figura 1.7 Conversin de Decimal a Hexadecimal I) HEXADECIMAL A BINARIO

1

A

716

Al igual que el sistema Octal, el sistema hexadecimal se usa como un sistema taquigrfico para representar nmeros binarios; cada digito hex se convierte a su equivalente binario de cuatro dgitos.Dgito 0 1 2 3 4 5 6 7 8 9 A B C D E F hexadecimal Equivalente 000 000 001 00 010 01 01 01 100 10 10 10 11 11 11 11 binario 0 1 0 11 0 01 10 11 0 01 10 11 00 01 10 11

Tabla 1.12 Equivalencia de Hexadecimal a Binario. Por ejemplo: 9F316= 1001,1111,0011=1 0 0 1 1 1 1 1 0 0 1 1 J) BINARIO A HEXADECIMAL Es exactamente el proceso inverso al anterior. El nmero binario se agrupa en conjuntos de cuatro bits y cada conjunto se convierte a su dgito equivalente hex. Los ceros se agregan, para completar un conjunto de cuatro bits.2


C. Macario Gonzlez


Digital

I

Por ejemplo: 1111001010101110101 2= 0101 = 7 9 5 7 516

0111 1001 0101 0111

K)HEXADECIMAL A OCTAL Y BISEVERSA Los sistemas hex y octal con frecuencia se usan en un sistema digital como una forma taquigrfica para representar series de bits. En el trabajo de cmputo, las series de hasta 64 bits no son poco usuales. Estas series binarias no siempre representan un valor numrico, sino, como se averiguar, pueden ser algn tipo de cdigo que transmita informacin no numrica. Cuando se trata de un nmero muy grande de bits, es ms conveniente y hay menos riesgo de error, escribir los nmeros binarios en hex u octal. Suponga que tiene una impresin del contenido de 50 ubicaciones de memoria, cada una con 16 bits, y la est cotejando contra otra lista. Preferira cotejar 5 nmeros como este: 1101111110000110, o 50 nmeros como este: DF86? Cul sera ms probable que se leyera incorrectamente?. Convierta B2FA16 a octal y a binario 1ro. convertimos a binario B2FA16= 10110010111110002 2do. Agrupamos en conjunto de 3bits para convertir a octal 001 011 001 011 111 000 =1 3 1 3 7 08 Convierta 740238 a binario y a hexadecimal 1ro. convertimos a binario 740238= 1111000000100112 2do. Agrupamos en conjunto de 3bits para convertir a octal 111 1000 0001 0011= 7 8 1 3 16 1.2.1.3 Operaciones con las diferentes bases


C. Macario Gonzlez


Digital

I

NOTACIN EN COMPLEMENTO A 2 [2]. Generalmente en las computadoras se utilizan los nmeros binarios. Sin embargo, cuando se requiere trabajar con nmeros con signo, es necesario utilizar un cdigo especial denominado Notacin en Complemento a 2. En la figura 1.8 se muestra un registro o posicin de almacenamiento en un microprocesador, el cual tiene espacio para datos de 8 bits, la posicin de los bits se enumeran del 7 al 0. Los valores de las posiciones binarias se muestran en la parte inferior del registro. El bit 7 ser el de la posicin del 128, el bit 6 el de la posicin del 64, etc. 7 6 5 4 3 2 1 0 1 Valores binarios 6 3 1 2 8 4 2 1 de posicin. 4 2 6 8 Figura 1.8 Etiquetas de las posiciones de memoria de un registro de 8 bits La organizacin ms frecuente de un registro de 8 bits utilizado para almacenar nmeros con signo se muestra en la figura 1.9 en donde el bit 7 de ambos registros es el bit de signo. Con un 0 en la posicin del bit con signo indica que el nmero es positivo, mientras que un 1 indica que el nmero es negativo. 7 6 5 3 2 4 1 6 3 8 2 4 1 2 0 1 7 () 6 5 4 3 2 1 0

( 6 + 4 )


C. Macario Gonzlez


Digital

I

Bit de signo Valores binarios de posicin.

Bit de signo

Notacin en complemento a 2

Figura 1.9 Nmeros con signo. Si el nmero con signo es negativo, el registro tendr la forma en complemento a 2 de ese nmero. La tabla 2 muestra la notacin en complemento a 2 para nmeros positivos y negativos. Donde para el +0 es 00000000, mientras que para 1, su notacin es 11111111 en complemento a 2.Decimal +127. .

Representaci n de nmeros con signo 0111 1111. .

. +8 +7 +6 +5 +4 +3 +2 +1 0 -1 -2 -3 -4 -5 -6 -7 -8 .. .

. 0000 1000 0000 0111 0000 0110 0000 0101 0000 0100 0000 0011 0000 0010 0000 0001 0000 0000 1111 1111 1111 1110 1111 1101 1111 1100 1111 1011 1111 1010 1111 1001 1111 1000 .. .

Nmeros positivos representados igual que en binario puro

Nmeros negativos representados en forma de Complemento a 2

-128

1000 0000

Tabla 1.12a Nmeros decimales con signo y sus equivalentes en la notacin de complemento a 2.


C. Macario Gonzlez


Digital

I

Pasos para la conversin en complemento a 2 de nmeros decimales negativos a binarios con signo: 1er. Paso.- Listar el nmero decimal sin signo. 2do. Paso.- Convertir el nmero decimal a binario. 3er. Paso.- Complementar cada bit, formando el complemento a 1 4to. Paso.- Sumar un nmero 1 al complemento a 1. Ejemplo. Cul sera la notacin en complemento a 2 de 7?1er.Pa Escribirlo en decimal so 2do Paso 3er Paso 4to Paso Result ado Convertir el decimal a binario Complementar bit Sumar 1 cada 7 0000 0111 1111 1000 + 1 1111 1001

Figura 1.10 Conversin de un nmero decimal negativo a binario con signo. Pasos para la conversin en complemento a 2 de nmeros binarios con signo a decimales negativos: 1er. Paso.- Listar el nmero binario en complemento a dos. 2do. Paso.- Complementar cada bit, formando el complemento a 1 3er. Paso.- Sumar un 1 al complemento a 1. Ejemplo. Cul es el equivalente decimal negativo, para el nmero binario con signo 1111 1001?1er.Paso Escribirlo en complemento a 2 1111 1001


C. Macario Gonzlez


Digital

I

2do Complementar cada Paso bit 3er Paso Sumar 1 Resultad o

0000 0110 + 1 0000 0111

= 7

Figura 1.11 Conversin de un nmero binario con signo a un nmero decimal negativo. Nota: Para obtener el Complemento a 1, solo se invierten unos por ceros . Para obtener el Complemento a 2, se complementa a 1 (invierten 1s por 0s) y se suma 1 al LSB. 1.3 Aritmtica binaria Sumar restar o multiplicar nmeros binarios, se realiza de forma similar a la aritmtica decimal. Son cuatro reglas que pueden tener lugar en la suma de dos dgitos binarios (bits) en cualquier posicin: 0+0= 0 1+ 0= 1 1+ 1= 10 1+ 1 + 1= 1 1

= 0 + acarreo de 1 a la siguiente posicin = 1 + acarreo de 1 a la siguiente posicin

Figura 1.12. Reglas para la suma binaria La regla tres, 01+01=10 muestra que el bit ms significativo es arrastrado a la siguiente posicin de orden superior. En la regla


C. Macario Gonzlez


Digital

I

cuatro, 01+01+01=11, aqu los sumandos y el arrastre son unos. Veamos algunos ejemplos: 11 11 1 1 100(4 1001 11.011 ) (9) (3.375) +011 +1111 +10.110 (3) (15) (2.750) 111 11000 110.0 (7) (24) 01(6.125) Figura 1.13 Ejemplos de la suma binaria Las reglas para la resta binaria se clasifican de la manera siguiente: las tres primeras son iguales que la resta decimal, la ltima regla requiere un prstamo de la siguiente posicin ms significativa (la posicin del 2). Con el prstamo el minuendo se convierte en el binario 10, con un sustraendo 01 la diferencia es 1. 0-0= 0 1-1= 0 1-0= 1 0-1= 1 = 10 de acarreo a la siguiente posicin

Figura 1.14. Reglas para la resta binaria 100 (4) +1+ 1 -011 (3) 00 1(1) 1 0 (9) +1 +1 - 1 1 1 (15) 1 1 0 0 (-6)* 1 1 0 1 11.011 (3.375) +1 - 1 0 . 1 1 0 (2.750) 00.10 1 (0.625)

Figura 1.15. Ejemplos de la resta binaria * Vea Aritmtica en complemento a 2


C. Macario Gonzlez


Digital

I

Aritmtica en complemento a 2. Un microprocesador puede utilizar nmeros en complemento a 2 porque puede complementar, incrementar y sumar nmeros binarios. Los microprocesadores no tienen circuitera para restar, para esto utiliza un sumador y nmeros en complemento a 2 para realizar la sustraccin. Observe el siguiente ejemplo de sumar +7 y 3. El nmero +7 se coloca normal, 0000 0111, sin embargo el nmero 3, de acuerdo a la tabla 14, (o convierta como ud. ya lo sabe) es 1111 1101 en la notacin en complemento a 2. Se suman como si fueran nmeros binarios regulares, obteniendo 1 0000 0100. El MSB es un arrastre de del registro de 8 bits y se descarta; por lo tanto, el resultada es 0000 01002=410. Primer sumando Segundo sumando Suma ( +7) ( - 3) ( +4) Desca rtar Overfl ow Figura 1.16 Ejemplos de suma en complemento a 2 El siguiente ejemplo es la resta de los nmeros decimales con signo +6 de +2. El Minuendo (+2) es igual a (0000 0010), el sustraendo (+6) es igual a (0000 0110). Este sustraendo se convierte a su forma en complemento a 2 (complementar y sumar 1) dando 1111 1010. Los nmeros (0000 0010 y 1111 1010) se suman como si fueran nmeros binarios dando una suma de (1111 1100), que es igual a -410 0000 01 1 1 1111 1 1 01 1 0000 0100


C. Macario Gonzlez


Digital

I

Minue ndo Sustra endo

(+2 )

0000 0010

Difere ncia

Convier te a = 0000 + 1111 (+6 Comple 0110 1010 ) meto a 2 111111 (-4) 00

Figura 1.17. Ejemplos de resta en complemento a 2 utilizando suma La multiplicacin binaria se lleva a cabo de la misma manera que la multiplicacin decimal. El proceso en realidad es ms simple, puesto que los dgitos multiplicadores son 1 o bien 0. Lo que se complica es la suma de varios renglones de nmeros binarios, observe el ejemplo: 1 00101 X 1011 1 00101 10 0101 0000 00 10010 1 110 0 1 Producto 0 111 final (407) Figura 1.18 Ejemplo de una multiplicacin binaria Productos parciales Multiplicand o (37) Multiplicado r (11)


C. Macario Gonzlez


Digital

I

La mayora de las mquinas digitales slo pueden sumar dos nmeros binarios a la vez. Por esta razn los productos parciales pueden sumarse de dos en dos y su suma se agrega al tercero y as sucesivamente. Existe otra multiplicacin realizada por complemento r: 1.- Se colocan el Multiplicando y el Multiplicador 2.- En una columna del lado derecho, se reserva un espacio con ceros para la suma. 3.- Se detecta el bit menos significativo del multiplicador y se toman dos decisiones: a) Si es cero, se realiza un corrimiento a la derecha b) Si es uno, se hace una suma parcial anterior con el multiplicando y un corrimiento a la derecha. 4.- Se detecta el siguiente bit del multiplicador, y se realiza el paso 3. Multiplicar la siguientes cantidades binarias por el mtodo de complemento r. Multipli cando Multipli cador 10 11 x1 01 1 0 1 Productos final 0000 0000 0000 +1011 1011 01011 001011 + 1011 110111

Figura 1.19 Ejemplo de una multiplicacin binaria con complemento r.


C. Macario Gonzlez


Digital

I

El proceso de la divisin binaria, es el mismo que se sigue para nmeros decimales, con el nombre de divisin larga. El proceso real es ms simple en binario porque cuando verificamos cuntas veces cabe el divisor en el dividendo slo existen dos posibilidades: 0 o 1. Veamos un ejemplo simple: Dividir10102 entre 1002 o 10/4 en decimal. 1 1 1 0.1 1 101 0 0.0 0 10 0 1 00 100 0 Figura 1.20 Ejemplo de la divisin binaria. OPERACIONES BASICAS EN BINARIO, OCTAL Y HEXADECIMAL Las operaciones bsicas son la suma, la resta, la multiplicacin y la divisin. A continuacin realizamos algunos ejemplos de cada operacin utilizando el mtodo tradicional. Nmeros binarios 1 1 11 0 1 1 0 100 1 101 1 1 1 10 10 10101 X 101 10 10101

0010 0101 + 1010 1010 1010 0110

1 1010 0 1011 01 0


C. Macario Gonzlez


Digital

I

1 01 1 1 0101 47253 01 + 15620 1 201 51 AB982 3F1 +1258 ACE1 10584 352 25 41 165 2

1010 101 5271 0 X 17

010 011 5769 8

Nmeros octales

51

Nmeros hexadeci males

4AF C 125 A

BFD 231 X DE2

A

45AF E

Figura 1.21 Ejemplos de operaciones aritmticas. 1.2.2 Cdigos[1] Se llama codificacin cuando representamos smbolos mediante nmeros, letras o palabras de smbolos se les llama cdigo. P.ej. El cdigo Morse que representa letras del alfabeto por medio de puntos y rayas. 1.2.2.1 Numricos Debido a que el mundo externo es decimal por naturaleza, entonces las conversiones entre decimal y binarios se realizan con frecuencia. As cualquier nmero decimal se puede representar por un nmero binario equivalente, en caso de grandes cantidades estas conversiones pueden ser largas y complicadas, para esto se


C. Macario Gonzlez


Digital

I

usa un medio de codificacin, de nmeros decimales que combinan algunas de las caractersticas de los sistemas decimal y binario. Cdigo Decimal Codificado en Binario Si cada dgito de un nmero decimal se representa por medio de su equivalente binario, el resultado es un cdigo llamado BCD por sus siglas en ingles.BCD 4 2 0 0 0 0 0 1 0 1 1 0 1 0 1 1 1 1 0 0 0 0

Decimal 0 1 2 3 4 5 6 7 8 9

8 0 0 0 0 0 0 0 0 1 1

1 0 1 0 1 0 1 0 1 0 1

Tabla 1.13 Equivalencia de Decimal a Cdigo Decimal Codificado en Binario. Debido a que un dgito binario puede ser tan grande como 9, se requieren 4 bits para codificar cada dgito. (910=10012). Ejemplo: Convierta el nmero 95610 a cdigo BCD 95610 = 100101010110BCD En el cdigo BCD no se usan los nmeros 1010,1011,1100,1101,1110,1111. Slo se usan 10 de los 16 grupos posibles del cdigo binario de cuatro dgitos. Si alguno de los nmeros de dgitos prohibidos se presenta en una mquina usando el cdigo BCD, por lo general indicar error. Convierta 0100001101101101 01110101BCD a su equivalente decimal


C. Macario Gonzlez


Digital

I

0100 0011 0110 1101 4 3 6 # prohibido Comparacin de BCD y binario

0111 0101= 7 5 10

Es importante entender que el BCD no es otro sistema de numeracin como el binario, el octal, el decimal o hexadecimal. Es de hecho el sistema decimal con cada dgito codificado en su equivalente binario. Tambin es importante entender que un nmero BCD no es lo mismo que el binario directo. Para ilustrar esto, tome el nmero 137 y compare sus cdigos binarios directo y BCD: 13710= 100010012 13710= 0001 0011 0111BCD (Binario) (BCD)

El cdigo BCD, usa los 10 primeros nmeros binarios para representar los 10 dgitos, los restantes seis dgitos (1010, 1011, 1100, 1101, 1110 y 1111) no se utilizan, en la tabla 1.14, se muestran los cdigos ponderados, llamado as porque el valor representado est calculado al tomar la suma de cada dgito por su peso.Dgito Decim al 0 1 2 3 4 5 6 7 Cdi go 8421 0000 0001 0010 00 11 0100 0101 0110 0111 Cd igo 542 1 000 0 000 1 001 0 001 1 010 0 100 0 100 1 101 Cdi Cdigo go Exceso 2421 de 3 0000 0001 0010 0011 0100 1011 1100 1101 0011 0100 0101 0110 0111 1000 1001 1010 Cdi go 2 de 5 1100 0 1010 0 1001 0 1000 1 0110 0 0101 0 0100 1 0011


C. Macario Gonzlez


Digital

I

8 9 no se usa

1000 1001

0 101 1 110 0

1110 1111

1011 1100

0 0010 1 0001 1

Tabla 1.14 Equivalencia de Decimal a Cdigo Decimal Codificado en Binario y Cdigo Ponderado. 1.2.2.2 Alfanumricos Una computadora debe ser capaz de manejar informacin no numrica, es decir, reconoce cdigos que representan letras del alfabeto, signos de puntuacin y otros caracteres especiales. Estos cdigos se llaman cdigos alfanumricos. Un cdigo alfanumrico completo incluye 26 letras minsculas, 26 muysculas, 10 dgitos numricos, 7 signos de puntuacin y entre 20 y 40 caracteres adicionales como +, /, #, %,* y otros. Es decir todo los diversos caracteres y funciones que se encuentran en un teclado de computadora. P.ej. El cdigo a ASCII (Cdigo Internacional Estndar para Intercambio de Informacin), el cual est formado por 7 dgitos y por ende 27 = 128 grupos de cdigos, observe la tabla 1.15.

LSBs 000 0 000 1 (0) (1)

000 (0) NUL Nulo SOH Inicio de

001 (1) DLE Escapar de enlace de datos DC1 Control

010 (2) SP Espacio !

MSBs 011( 100( 3) 4) 0 1 @ A

101( 5) P Q

110 (6) Carcter de respaldo a

111 (7) p q


C. Macario Gonzlez


Digital

I

001 0 011 1 010 0 010 1 011 0 011 1 100 0 100 1 101 0 101 0 101 0 101 0 101 0 101 0

(2) (3)

(4)

encabeza do STX Inicio de texto ETX Fin de texto EOT Fin de la transmisi n ENQ Indagar ACK Admitir BEL Timbre BS Espacio atrs HT Tabulador horizontal LF Alimentac in de lnea VT Tabulador vertical FF Alimentac in de forma CR regreso del carro SO Cdigo de inhabilitac in SI Cdigo de habilitaci n

DC2 DC3 directo

#

2 3

B C

R S

b c

r s

DC4 NAK Recibimiento negativo SYN Sincronizacin ETB Fin del bloque de transmisin CAN Cancelar EM Fin del medio SUB Sustituir ESC Escapar FS Separador de forma GS Separador del grupo RS Separador de registro US Separador de unidad

$

4

D

T

d

t

(5) (6) (7) (8) (9)

% & ( )

5 6 7 8 9

E F G H I

U V W X Y

e f g h i

u v w x y

(A)

*

:

J

Z

j

z

(B)

+

;

K

[

k

{

(C)

,

N

n

DEL Borrar intil

(F)

/

?

O

o

Tabla 1.15 Cdigo Estndar Americano para el Intercambio de informacin (ASCII)

1.2.2.3 Deteccin y correccin de error


C. Macario Gonzlez


Digital

I

Actualmente es importante trasmitir informacin de un dispositivo transmisor a otro receptor; es decir, transmisin de voz digitalizada mediante un enlace de microondas. Cuando se realizan esta transmisin, existe la posibilidad de que ocurran errores, la causa principal es el ruido elctrico, el cual consiste en fluctuaciones, espurias de montaje o corriente estn en todo los sistemas electrnicos con grados variables. Observe la figura 1.22

Figura 1.22 Ejemplos de ruido que causa un error en la transmisin de datos digitales.

Observe la figura 1.22 el transmisor enva una seal digital libre del ruido mediante una lnea de la seal a un receptor. Esta seal lleva un cierto grado de ruido superpuesto sobre la seal original. El ruido tiene una amplitud tan grande, que alterar el nivel lgico de la seal, como lo hace en el punto X. Interpretando incorrectamente ese bit como un 1 lgico, lo cual no es lo que el transmisor envi. Por esta razn, en muchos sistemas digitales se emplea un mtodo para la deteccin de errores, entre ellos el mtodo de paridad. Muchos sistemas emplean un bit de paridad como un medio para la deteccin de errores. Cualquier grupo de bits contiene un nmero par o impar de 1s. Un bit de paridad se une a un grupo de bits para hacer al nmero total de 1s en un grupo siempre par o


C. Macario Gonzlez


Digital

I

siempre impar. Un bit de paridad par hace al nmero total de 1s par, y un bit de paridad impar hace al total impar. Un sistema dado opera con paridad par o impar, pero no ambas. P. ej., si un sistema opera con paridad par, se hace una revisin en cada grupo de bits recibido para asegurarse de que el nmero total de 1s en este grupo es par. Si hay un nmero impar de 1s ha ocurrido un error. Para ilustrar cmo se unen bits de paridad a un cdigo, la tabla 1.16 lista los bits de paridad para cada nmero BCD para ambas paridades, par e impar. El bit de paridad para cada nmero BCD se encuentra en la columna P.

PARIDAD PAR P BCD 0 0000 1 0001 1 0010 0 0011 1 0100 0 0101 0 0110 1 0111 1 1000 0 1001

PARIDAD IMPAR P BCD 1 0000 0 0001 0 0010 1 0011 0 0100 1 0101 1 0110 0 0111 0 1000 1 1001

El bit de paridad puede unirse al cdigo ya sea al principio o al final, dependiendo del diseo del sistema. Ntese que el nmero total de 1s, incluyendo el bit de paridad, es siempre par para la paridad par y siempre impar para la paridad impar.

Tabla 1.16 El Cdigo BCD con bis de paridad. Detectando un error Un bit de paridad permite la deteccin de un error de un solo bit (o cualquier nmero impar de errores, lo cual es muy improbable) pero no puede buscar dos errores en un grupo. P. ej.


C. Macario Gonzlez


Digital

I

Supongamos que queremos trasmitir el cdigo BCD 0101. (La paridad puede usarse con cualquier nmero de bits; usamos cuatro para ilustrar). El cdigo total trasmitido, incluyendo el bit de paridad, es Bit de parida par 00101 Cdigo BCD

Supongamos ahora que ocurre un error en el tercer fin de la izquierda (el 1 se convierte en 0) como sigue:

Bit de parida par 00001 Bit de error

Cuando se recibe este cdigo, la circuitera de revisin de paridad determina que hay slo un 1 (nmero impar), cuando debera haber un nmero par de 1s. Debido a que un nmero par de 1s no aparece en el cdigo cuando ste se recibe, se indica un error. Un bit de paridad impar tambin provee una manera similar para la deteccin de un solo error en un grupo de bits.

UNIDAD II ALGEBRA BOOLEANA, COMPUERTAS Y FAMILIAS LGICAS OBJETIVO: El alumno aplicar el algebra booleana en la minimizacin de funciones lgicas y conocer las familias lgicas. El lgebra booleana puede definirse como cualquier otro sistema deductivo, con un conjunto de elementos, un conjunto de operadores y un nmero de axiomas no probados o postulados y slo permite dos valores posibles: 0 y 1. As el 0 y el 1 booleanos no presentan nmeros reales, sino el estado de una variable de voltaje, solo que se llama nivel lgico. 0 a cualquier voltaje de 0


C. Macario Gonzlez


Digital

I

a 0.8 volts, mientras que 1 se asigna al intervalo de 2 a 5 volts (los valores entre 0.8 y 2 volts estn indefinidos ni 0 ni 1 y en circunstancias normales no se deben presentar). En la lgica digital se usan otros trminos como sinnimos de 0 y 1, como se muestra en la siguiente tabla: 0 lgico Falso Desactivad o Bajo No Interruptor abierto 1 lgico Verdadero Activado Alto Si Interruptor cerrado

Tabla 2.1 Sinnimos del 0 y 1. En el lgebra booleana no hay fracciones, decimales, nmeros negativos, races cuadradas, races cbicas, logaritmos, nmeros imaginarios, etc. De hecho en el lgebra booleana slo existen tres tipos de operaciones bsicas: OR, AND y NOT.

2.1 Compuertas lgicas Estas operaciones se llaman operaciones lgicas y los circuitos digitales llamados compuertas lgicas se pueden construir mediante diodos, transistores y resistencias conectadas de tal forma que la salida del circuito es el resultado de una operacin bsica OR. AND y NOT. 2.1.1 Tablas de Verdad

Una Tabla de verdad es una herramienta para describir cmo la salida lgica de un circuito depende de los niveles lgicos presentes en las entradas de un circuito. En la figura 2.1 se muestra una tabla


C. Macario Gonzlez


Digital

I

de verdad en la cual se listan todas la combinaciones posibles de niveles lgicos de dos entradas A y B; y los niveles de salida de X.Entrad Salidas as A B X 0 0 1 1 0 1 0 1 1 0 1 0 A B ? X

Figura 2.1 Ejemplo de tabla de verdad de dos entradas. El nmero de combinaciones de entradas ser igual a 2N para una tabla de verdad de N entradas. 2.1.2 Compuertas simples

Operacin y Compuerta OR La operacin OR es la primera de las tres operaciones booleanas bsicas. Se representa con un signo +, mismo que no representa la adicin comn, sino la operacin OR, la expresin X = A + B se lee como X es igual a A o B, lo que significa es que X ser 1 cuando A o B o ambas sean 1. Es decir 1+1 = 1, no 1+1=2, puesto que en lgebra booleana, 1 es el valor mayor, por lo tanto nunca se puede tener un resultado mayor que 1. Tambin se utiliza la analoga con un circuito paralelo, es decir si al menos un contacto est cerrado, entonces el foco se enciende. Observe la figura 2.2:Tabla de verdad OR A B X= A+B 0 0 0 0 1 1 1 0 1 1 1 1 Smbolo de la Compuerta OR Analoga Circuito Paralelo


C. Macario Gonzlez


Digital

I

Figura 2.2 Tabla de verdad que define la operacin OR, smbolo de circuito para una compuerta OR de dos entradas, y analoga con un circuito paralelo. Operacin y compuerta AND La operacin AND es la segunda operacin booleana bsica. Se representa con un signo , mismo que no representa el producto comn, sino la operacin AND, la expresin X = A B X = AB (omitiendo el signo ) se lee como X es igual a A y B , lo que significa es que X ser ALTA cuando si y slo s A y B sean ALTAS, de lo contrario si alguna de sus entradas es BAJA el resultado ser BAJA. Independiente del nmero de entradas su resultado ser un 1 o un 0, de acuerdo a la caracterstica del lgebra booleana. Tambin se utiliza la analoga con un circuito serie, es decir todos los contactos debern cerrarse, para que el foco se encienda. Observe la figura 2.3:Tabla de verdad AND A 0 0 1 1 B 0 1 0 1 X= AB 0 0 0 1 Smbolo de la Compuerta AND Analoga Circuito Serie

Figura 2.3 Tabla de verdad que define la operacin AND, smbolo de circuito para una compuerta AND de dos entradas, y analoga con un circuito serie. Operacin y compuerta NOT La operacin NOT difiere de las operaciones OR y AND en que se puede realizar en una sola variable de entrada, es decir, si la variable A se somete a la operacin NOT, el resultado X se expresa como : X = A X= ,


C. Macario Gonzlez


Digital

I

donde el tilde () o la barra sobre puesta representa la operacin NOT. Esta expresin se lee: X es igual a la negacin de A o X es igual al inverso de A X es igual al complemento de A. Observe la figura 2.4, que aclarar para los dos casos cuando A = 1 y cuando A = 0 :Tabla de verdad NOT A 0 1 X= A 1 0 Smbolo de la Compuerta NOT

Figura 2.4 Tabla de verdad que define la operacin NOT y smbolo de circuito para la compuerta NOT 2.1.3 Compuertas compuestas

Compuertas NOR y NAND Estas compuertas combinan las operaciones bsicas AND, OR y NOT, por lo que es relativamente simple escribir sus expresiones booleanas. La compuerta NOR se compone de una compuerta OR ms un crculo pequeo en la salida, representado la operacin de inversin. Por lo que la expresin de salida para la compuerta NOR es Observe la figura 2.5:Tabla de verdad OR NOR X= B A+B 0 0 1 1 1 0 0 1 0 1 1 0 Smbolo de la compuerta NOR

A 0 0 1 1


C. Macario Gonzlez


Digital

I

Figura 2.5 Tabla de verdad, circuito equivalente y smbolo de la compuerta NOR La compuerta NAND se compone de una compuerta AND ms un crculo pequeo en la salida, representado la operacin de inversin. Por lo que la expresin de salida para la compuerta NAND es . Observe la figura 2.6:Tabla de verdad AND NAND A 0 0 1 1 B X= AB 0 0 1 0 0 0 1 1 1 1 1 0 Smbolo de la compuerta NAND

Figura 2.6 Tabla de verdad, circuito equivalente y smbolo de la compuerta NAND Ejercicio 2.1: De acuerdo al siguiente diagrama de forma de ondas, obtenga: a) La tabla de verdad del ejercicio b) y la salida para las siguientes operaciones: V=A+B+C, W= ABC, X=C, Y=(AB)+C y Z=(A+C)BA B C V W X Y Z


C. Macario Gonzlez


Digital

I

Figura 2.7 Ejercicio de compuertas. En la tabla 2.2 se muestran algunas de las expresiones booleanas para 16 funciones de dos variables:Funciones booleanas F0=0 F1=xy F2=xy F3=x F4=xy F5=y F6=xy+x y F7=x+y F8=(x+y) F9=xy+xy F10=y F11=x+y F12=x F13=x+y F14=(xy) F15=1 Smbolo del operador Nombre Nulo xy x/y y/x Comentarios Constante binaria 0 AND xyy Inhibicin x pero no y Transferen x cia Inhibicin y pero no x Transferen y cia Excluyent x o y pero no e-OR ambas OR xoy NOR NOT-OR Equivalenc x igual a y ia* Compleme No y nto Implicaci Si y, entonces n x Compleme No x nto Implicaci Si x, entonces n y NAND NOT-AND Identidad Constante Binaria 1

xy x+y x y xy y xy x xy xy

*La equivalencia tambin se conoce como igualdad, coincidencia y excluyenteNOR.

Tabla 2.2 Expresiones booleanas para las 16 funciones de dos variables. Ya que las funciones booleanas se expresan en trminos de operaciones OR, AND y NOT; sin embargo de las 16 funciones de la tabla 2.2, dos son iguales a una constante y las otras cuatro se


C. Macario Gonzlez


Digital

I

repiten dos veces, slo quedan diez como compuertas lgicas, de estas dos son de inhibicin y complicacin, no son conmutativas ni asociativas y, por lo tanto, no son compuertas lgicas estndar. Las otras ocho: complemento, transferencia, AND, OR, NAND, NOR, excluyente-OR, y equivalencia, estas s se utilizan como compuertas lgicas estndar, mismas que se muestran en la figura 2.8:Funcin algebraica Tabla de verdad x y F 00 0 01 0 10 0 11 1 x y 00 01 10 11 x 0 1 x 0 1 x y 00 01 10 11 x y 00 01 10 11 x y 00 01 10 11 F 0 1 1 1 F 1 0 F 0 1 F 1 1 1 0 F 1 0 0 0 F 0 1 1 0

Nombre

Smbolo grfico

AND

F=xy

OR

F=x+y

Inversor

F = x

Buffer

F=x

NAND

F = (xy)

NOR

F = (x + y)

Excluyente OR (XOR)

F = xy + xy = xy


C. Macario Gonzlez


Digital

I

Excluyente NOR o equivalente

F = xy + xy =xy

x y 00 01 10 11

F 1 0 0 1

Figura 2.8 Compuertas lgicas digitales. A continuacin se muestras los Circuitos Integrados (CI) de la compuertas digitales comerciales:

Figura 2.9 Compuertas digitales en paquetes Circuitos Integrados (CI) con nmeros de identificacin y asignacin de terminales. 2.2 Algebra booleana y teoremas de DeMorgan 2.2.1 Teoremas, 2.2.2 Leyes y 2.2.3 Postulados booleanos


C. Macario Gonzlez


Digital

I

Como en otras reas de la matemtica, existen ciertas leyes y reglas que deben seguirse para aplicar apropiadamente el lgebra booleana. Los teoremas booleanos son reglas que nos pueden ayudar a simplificar las expresiones y los circuitos lgicos. A continuacin se muestran el primer grupo de teoremas, cada teorema se presenta con un diagrama del circuito lgico que demuestra su validez. En cada variable x puede ser un 0 o un 1.Postulado 2 Elemento identidad Teorema 2 Teorema 1 Postulado 5 Inversa (1) (2) (3) x1=x x0=0 xx=x (5) (6) (7) x+0=x x+1=1 x+x=x

(4) xx=0

(8) x+x=1

Tabla 2.3 Teoremas con una variable. Ahora presentaremos teoremas con variables mltiples:Ley xy=yx x+y=y+x (10 Conmutativ (9) ) a Ley x(yz)=(xy) (12 x+(y+z)=(x+y) (11) Asociativa z=xyz ) +z=x+y+z x(y+z)=xy x+yz=(x+y) Ley (13a (13 +xz (x+z) Distributiva ) b) Ley de Adsorcin Involucin de DeMorgan (14) x+xy=x (15 x(x+y)=x )

(w+x) (13 (y+z)=wy+xy+w c) z+xz

(16) (x)=x (x+y)=xy (18 (xy)=x+y (17) ) (19a x+xy=x+ (19 x+xy=x+y ) y b)

Tabla 2.4 Teoremas y postulados con ms de una variable. 2.2.4 Minimizacin de funciones de circuitos


C. Macario Gonzlez


Digital

I

El minimizar funciones, se refiere a reducir al menor nmero de variables la funcin, misma que realice la misma accin que la funcin base. P. ej. Minimizacin de la funcin x+x=x (Teorema 1)x + x x + x = = = = = x (x + x) 1 (x + x) x+x (x + xx) (x + 0) x Por el postulado 2 (1) La Ley distributiba 13 (b) Postulado 5 (4) Postulado 2 (5)

Ejercicio 2.2:

=

Demuestre la Ley de absorcin x + xy = x simplificando a un nmero mnimo de literales con a) Con lgebra. b) Con tablas de verdad. c) Con diagramas de Venn. Con lgebra.x + = x xy = x1 + = x ( y + 1) = x1 = xxy

Tabla de verdad x x x y y +xy 0 0 1 1 0 0 1 0 0 0 1 1 0 0 1 1

Diagrama de Venn x+ xy x x y y x

Demuestre los Teoremas de DeMorgan (x+y)=xy, adems (xy) = x+y simplificando a un nmero mnimo de literales con d) Con lgebra. e) Con tablas de verdad. f) Con diagramas de Venn. ConTabla de verdad Diagrama de Venn


C. Macario Gonzlez


Digital

I

lgebra .(x + = x y) y = = = = x 0 0 1 1 y 0 1 0 1 x y (x+y ) xy ( x + y ) x y xy x y

Con lgebra.(x y) = x +y = = = = x 0 0 1 1 y 0 1 0 1

Tabla de verdad x y (xy ) x+ y

Diagrama de Venn

( x y ) x y

x+ y x y

2.3 Familias lgicas 2.3.1 TTL (Lgica Transistor-Logic) Transistor-Transistor; Transistor-

En 1964 la Texas Instrumenst Coorporations, introdujo la primera lnea de CI TTL estandar; la serie45/74, como se le llama. Actualmente se le conoce como serie 74, debido a que la diferencia importante entre las versiones 54 y 74 es que la serie 74 puede operar sobre un rango ms amplio de temperatura y de voltajes de la fuente de alimentacin. Muchos fabricantes de semiconductores an producen Circuitos Integrados (CI) TTL. Por fortuna, todos utilizan el mismo sistema de numeracin, pero cada uno le pone su propio prefijo especial al nmero de CI. P. ej. Texas Instruments usa el prefijo SN, Nacional Semiconductor usa DM y Signetics usa S. De esta manera, dependiendo del fabricante, se puede encontrar un chip de compuerta NOT sxtuplo etiquetado como DM7404, SN7404,


C. Macario Gonzlez


Digital

I

S7404 o alguna otra designacin similar. La parte importante es el mismo que usan todos los fabricantes. En la figura 2.10 se muestra el inversor TTL estndar. +Vcc

Entrada

Figura 2.10 (a) Circuito inversor TTL, (b) Circuito inversor CMOS. Los nmeros de los pines se encuentran entre parntesis. Actualmente la familia lgica mayscula TTL, consta de varias subfamilias o series. En la tabla 2.5 se lista el nombre de cada serie de TTL junto con la designacin del prefijo usado para identificar a qu serie pertenece de los diferentes CIs.Serie TTL TTL estandar TTL Schottky TTL Schottky de baja potencia TTL Schottky avanzada TTL Schottkyavanzada de baja potencia Prefi jo 74 74S 74LS 74AS 74AL S Ejemplo de CI 7404 (INVERSOR hex) 74S04 (INVERSOR hex) 74LS04 (INVERSOR hex) 74AS04 (INVERSOR hex) 74ALS04 (INVERSOR hex)


C. Macario Gonzlez


Digital

I

Tabla 2.5 Diferentes series de la familia TTL. Las diferencias principales en las diversas series TTL tienen que ver con sus caractersticas electrnicas, tales como disipacin de potencia y velocidad de conmutacin; no difieren en la disposicin de los pines u operaciones lgicas. Las caractersticas que definen las capacidades y limitaciones de cualquier dispositivo lgico lo podemos encontrar en las hojas de datos que publica el fabricante de esa familia en particular; en manuales, discos CD-ROM o sitios de Internet, por ejemplo www.ti.com. Los datos consultados son: configuracin, voltaje de alimentacin e intervalo de temperatura, niveles de voltaje, voltajes nominales mximos, disipacin de potencia y retardos de propagacin. La familia de TTL fue la familia de CI lder en las categoras SSI y MSI durante los 10 aos pasados. Sin embargo, la familia CMOS (semiconductor metal-xido complementarios; complementary metal-xide semiconductor) la ha ido desplazando, debido a que usa MOSFET de canales de P y N como elementos principales que tiene la familia CMOS. La figura 2.10 (b) es un circuito inversor CMOS estndar, si ste lo comparamos con el circuito TTL se ve claro que la versin CMOS utiliza menos componentes, ventaja principal sobre la familia TTL.2.3.2

CMOS (semiconductor metal-xido complementarios; complementary metal-oxide semiconductor)

La tecnologa MOS (Semiconductor de xido metlico) deriva su nombre de la estructura MOS bsica de un electrodo de metal en un aislante de xido sobre un sustrato semiconductor. Los transistores de la tecnologa MOS son transistores de efecto de campo llamados MOSFET. Esto significa que el campo elctrico en el lado del electrodo metlico del aislante de xido tiene un efecto en la resistencia del sustrato. Debido a que los dispositivos MOS ocupan menos espacio en un chip que los transistores bipolares, adems no usan resistencias, significa que los CIs MOS pueden acomodar un nmero mayor de elementos de circuito en un solo chip que los CI`s bipolares.


C. Macario Gonzlez


Digital

I

La alta densidad del empaque de los CIs MOS los hace adecuados para chips complejos como los microprocesadores y las memorias. La tecnologa CMOS est dominando el mercado de SSI y MSI, aunque la familia TTL an es tan rpida como los mejores dispositivos de CMOS, pero al precio de una disipacin de potencia mucho mayor. La desventaja de los dispositivos CMOS es su susceptibilidad al dao por electricidad esttica. La familia CMOS dispone de varias series CMOS y algunas se listan en la tabla 2.6. La serie 4000 es la ms antigua; contiene muchas de las funciones lgicas de la familia TTL, pero no fue diseada para ser compatible con los pines de los dispositivos TTL, P. ej. El cudruplo NOR 4001 contiene cuatro compuertas NOR de dos entradas, igual que el chip 7402, pero las entradas y salidas de las compuertas en el chip CMOS no tendrn el mismo nmero de pines que las seales correspondientes en el chip TTL. Las series 74C, 74CHC, 74HCT, 74AC y 74ACT son series CMOS recientes.Series CMOS CMOS compuerta de metal Compuerta de metal, pines compatibles con TTL. Compuerta de silicio, pines compatibles con TTL, alta velocidad Compuerta de silicio, alta velocidad pines y elctricamente compatible con TTL CMOS de desempeo avanzado, pines y elctricamente no compatible con TTL CMOS de desempeo avanzado, pines no compatibles pero s elctricamente con TTL. Prefi jo 40 74C 74CH 74HC T 74AC 74AC T Ejemplos de CIs 4001 (Compuertas NOR cudruples) 74C02(Compuertas NOR cudruples) 74CH02(Compuertas NOR cudruples) 74HCT02(Compuertas NOR cudruples) 74AC02(Compuertas NOR cudruples) 74ACT02(Compuertas NOR cudruples)

Tabla 2.6 Diferentes series de la familia CMOS.


C. Macario Gonzlez


Digital

I

UNIDAD III LOGICA COMBINACIONAL OBJETIVO: El alumno disear y construir combinacionales, mediante dispositivos SSI y MSI. 3.1 Minitrminos y Maxitrminos. Complemento de una funcin. El complemento de una funcin F es F y se obtiene por el intercambio de nmeros 0s a nmeros 1s y viceversa. El teorema de DeMorgan se utiliza para el complemento de una funcin booleana, obtenindose por el intervalo de los operadores AND y OR complementando cada literal. Este teorema puede generalizarse como sigue. (A+B+C+..F)=ABC.F y (ABCF)= A+B+C +F circuitos


C. Macario Gonzlez


Digital

I

Ejercicio 3.1: Complemente la funcin: F1 = x (yz+yz) Solucin: F1= [x (yz+yz)] = x+ (yz+yz) = x+ (yz)(yz) = x+ (y+z)(y+z) = x+ y y+ yz+ yz + z z = x+ yz+ yz 2.3.3 Formas cannica y estndar

Una variable binaria puede aparecer ya sea en forma normal (x) o en complemento (x). Si utilizamos dos variables x y y, y las combinamos con un operador AND. Tendramos 2n variables combinaciones; es decir, 22=4 combinaciones posibles: xy, xy, xy y xy. Cada uno de esos cuatro trminos AND se llama minitrmino o producto estndar. Se observa en el siguiente diagrama de Venn.x xy xy xy y xy

Figura 3.1 Diagrama de Venn de los mintrminos. De igual manera, con n variables y el trmino OR, se conforman los maxtrminos o sumas estndar. En la tabla 3.1 se muestran los ocho mintrminos y los ocho maxtrminos, junto con su denotacin simblica. Observe que cada maxtrmino es el complemento de su mintrmino correspondiente y viceversa.Mintrminos Maxtrminos Trmi Designa Trmi Designac xyz no cin no in


C. Macario Gonzlez


Digital

I

0 0 0 0 1 1 1 1

0 0 1 1 0 0 1 1

0 xyz 1 xyz 0 xyz 1 xyz 0 xyz 1 xyz 0 xyz 1 xyz

m0 m1 m2 m3 m4 m5 m6 m7

x+y+ z x+y+ z x+y+ z x+y+ z x+y+ z x+y+ z x+y +z x+y +z

M0 M1 M2 M3 M4 M5 M6 M7

Tabla 3.1 Mintrminos y maxtrminos para tres variables binarias.

La forma cannica se presenta cuando las funciones booleanas se presentan como una suma de mintrminos o producto de maxtrminos, con todos y cada uno de los trminos. Ejercicio 3.2: Exprese la funcin booleana F = x + yz en su forma cannica, expresada en suma de mintrminos. Sol. 1ro.- Se analiza el trmino combinaciones de y, z + x yz+ x yz x, faltan 22variables faltantes (y , z)

=4

yz, yz, yz, yz x = x yz+ x yz(x)

2do.- Se analiza el trminos yz faltan 21 variable faltante combinaciones de x x, x yz = x yz + x yz

=2


C. Macario Gonzlez


Digital

I

3ro.- Se unen todos los mintrminos y se eliminan los repetidos: El resultado es: F = x yz+ x yz + x yz+ x yz + x yz = m4 + m5 + m6 + m7 + m1 =(1,4,5,6,7) 1002 1012 110 2 1112 0012 Ejercicio 3.3: Exprese la funcin booleana F = xy + xz en su forma cannica, expresada en producto de maxtrminos. Sol. 1ro.- Utilizando el teorema de DeMorgan: F= [xy+xz]`= (x+y)(x + z) 2do.- Se analiza el trmino combinaciones de z +z) x+y, faltan 21variables faltantes ( z)

=2

z, z x+y = (x+ y` +z)(x+ y

3ro.- Se analiza el trminos x+z faltan 21 variable faltante (y)=2 combinaciones de y y, y x+z = (x+y+z)( x+y+z) 4to.- Se unen todos los mintrminos y se eliminan los repetidos: El resultado es: F = (x+ y +z)(x+ y+z) (x+y+z)( x+y+z) = M6 M7 M1 M3= (1,3,6,7) 1102 1112 0012 0112

La forma estndar se puede formar de uno, dos o cualquier nmero de literales, el detalle es que tengan bien definida cualquier tipo de configuracin, ya sea: la de suma de productos o la de producto de sumas, como se muestra en las siguientes dos funciones respectivamente:Opcin II de Titulacin. Elaboracin de Prototipos o Material Didctico Rodrguez 50 C. Macario Gonzlez


Digital

I

F1=x+xz+xyz y F2 = w(x+y)(w+y+z)(w+x+y+z) Ejercicio 3.4: Exprese la funcin F3= (AB+CD)(AB+CD), que no es una suma de producto ni un producto de suma, a una forma estndar. Sol. Usando la ley distributiva para eliminar parntesis: F3= (AB+CD)(AB+CD)= (AB AB)+( ABCD)+(AB CD)+(CD CD) = ABCD+AB CD

3.2 Universalidad de las compuertas Los circuitos integrados (CIs) digitales son un agrupamiento de resistencias, diodos y transistores fabricados en una sola pieza de material semiconductor (generalmente de silicio) denominada sustrato, a lo que se le llama comnmente chip (circuito integrado). El chip se encuentra dentro de un receptculo plstico o cermico del cual se extienden pines para conectar el CI con otros dispositivos. Uno de los ms comunes es el de doble en lnea en (DIP), que se muestra en la figura 3.2, denominado as porque contiene dos filas paralelas de pines. Los Pines se numeran en el sentido contrario al de las manecillas del reloj, cuando se ve desde arriba del receptculo. El DIP que aqu se muestra es un receptculo de 14 pines que mide 0.75 por 0.25 pulgadas; tambin se usan receptculos de 16, 20, 24, 28, 40 y 60 pines.


C. Macario Gonzlez


Digital

I

Figura 3.2 (a) Receptculo doble en lnea, (b) vista en planta, (c) el chip de silicio real es mucho menor que el receptculo de proteccin, por lo general poda ser un cuadrado de 0.05 pulgadas; el chip de silicio est conectado a los pines del DIP mediante alambres muy finos (1 milsima de pulgada de dimetro). Los CIs digitales con frecuencia se clasifican de acuerdo a la complejidad de su circuitera, ya que se miden por el nmero de compuertas lgicas equivalentes en el sustrato. Actualmente hay 6 niveles de complejidad que se definen comnmente como se muestra en la tabla 3. 2Complejidad Integracin a pequea escala (SSI) Integracin a escala media (MSI) Integracin a gran escala (LSI) Integracin a escala muy grande (VLSI) Integracin a escala ultra grande (ULSI) Integracin a giga escala (GSI) Compuertas por chip Menos que 12 12 a 99 100 a 9999 10,000 a 99,999 100,00 a 999,999 1,000,000 o ms Caractersticas Compuertas bsicas, que tienen un nmero pequeo de compuertas Utilizados en sistemas digitales modernos Realizan la mayora de las funciones que algunas veces requieran varias tarjetas de circuitos impresos llenas de dispositivos SSI. Sin embargo los chips SSI se usa como interfaz o pegamento en estos chips ms complejos.

Tabla 3.2 Circuitos integrales digitales, de acuerdo al nmero de compuertas. Dos de los pines conectores se utilizan para proporcionar energa al chip y los pines restantes se utilizan para las conexiones lgicas. En el laboratorio el 0 lgico se refiere a un voltaje 0, mientras que 1 lgico se refiere a un rango de voltaje a partir de 3 a 5 volts. A continuacin se presenta una lista de circuitos integrados bsicos:No. de integrado 7404 Compuerta lgica 6 (hexa) compuertas NOT


C. Macario Gonzlez


Digital

I

7408 7411 7421 7432

4 (cudruple) Compuertas AND de dos entradas 3 (triple) Compuertas AND de tres entradas 2 compuertas AND de cuatro entradas (dual) 4 (cudruple) compuertas OR de dos entradas

Tabla 3.3 Circuitos integrados bsicos. Funcin booleana Una funcin booleana es una expresin formada por: variables binarias, operandos binarios OR, AND y NOT, parntesis y signo de igual. Para un valor dado de variables, la funcin puede ser 0 o bien 1. P. ej. considere la siguiente funcin booleana: F1 = x yz, F1=1 s y slo si, s x=1,y=1 y z=1, de lo contrario F1=0 Cualquier funcin booleana puede representarse en una tabla de verdad, el nmero de renglones de la tabla es 2n, donde n es el nmero de variables binarias en la funcin. Las combinaciones de 1 y 0 para cada rengln son los nmeros binarios desde el 0 hasta el 2n-1. Ejercicio 3.5: Represente las funciones boolenas F1, F2, F3 y F4, de la tabla de verdad siguiente: xyz F F F F1 2 3 4

000 001 010 011 100 101 110 111

1 0 0 0 0 1 0 0

0 1 1 0 0 0 1 0

1 0 1 0 0 0 1 1

0 F1= 0 xyz+ x y z 0 F2= 1 F3= 0 F4= 1 1 0C. Macario Gonzlez



Digital

I

Tabla 3.4 Tabla de verdad del ejercicio, para F1, F2, F3 y F4. Una funcin booleana puede transformarse de una expresin algebraica a un diagrama lgico compuesto de compuertas AND, OR y NOT, como lo mostraremos con la funcin F1, del ejercicio 3.5

Figura 3.3 Implementacin de la funcin booleana F1 con compuertas digitales. Ejercicio 3.6: Implemente las funciones F2, F3 y F4.


C. Macario Gonzlez


Digital

I

3.3 Minimizacin de funciones La representacin de una funcin booleana en una tabla de verdad es nica, aunque cuando se expresa en forma algebraica puede aparecer en muchas forma diferentes. La minimizacin del nmero de literales y el nmero de trminos, resulta en un circuito con menos equipo. El nmero de literales de una funcin booleana puede minimizarse, por manipulacin algebraica. En este mtodo, no existen reglas especficas que seguir que garanticen la respuesta final, lo nico es un procedimiento de corte y ensayo empleando postulados, teoremas bsicos y cualquier otro mtodo de manipulacin que llegue a ser familiar con el uso. Ejercicio 3.7: Simplifique las siguientes funciones booleanas a un nmero mnimo de literales.a) b) c) d)

F1=A+AB= F2=ABC+ABC+AB= F3=(A+B)(B+C)(B+C)= F4=(B+C)(A+B+C)(A+C)= F1=A+AB= (A+A)(A+B)=1(A+B)=A+B F2=ABC+ABC+AB= F3=(A+B)(B+C)(B+C)=(B+AC)(B+C)=(B+ACC)=B F4=(A+C)(A+C)=

Sol.a) b) c) d)

3.3.1

Mtodo de Mapas de Karnaugh


C. Macario Gonzlez


Digital

I

El mtodo de mapas propuesto primeramente por Veitch y modificado ligeramente por Karnaugh, proporciona un mtodo simple y directo para minimizar las funciones booleanas. Este mapa representa un diagrama visual y est compuesto por cuadros, cada cuadro representa un mintrmino o un maxtrmino y en el puede representarse una funcin en la forma estndar. Mediante el reconocimiento de los siguientes patrones, el usuario puede derivar expresiones algebraicas alternas para la misma funcin, seleccionando as la ms simple. Patrones: Los mapas se componen de 2n cuadros donde n = # de variables. El nmero de renglones y columnas sern marcados con 1s y 0 s, designando los valores de las variables, A partir de un mapa de 3 variables el orden de la numeracin binaria para renglones y columnas ser 002, 012, 112 y 102= 010, 110,310 y 210. Para la simplificacin de las funciones, los conjuntos deben elegirse de 2n y estos deben estar juntos, es posible unir los lados laterales del mapa para organizar un conjunto, inclusive, las 4 puntas del mapa. A continuacin mostraremos los mapas ms comunes de 2,3 y 4 variables:y y x 0 x xy 0 x 1 xy z mintrmin o 3 variables m0

mintrmin o 2 variables

m0

m1

y 1 x y xy z 1 xy z

y x Maxtrmin o 2 variables M0 M1 M2 M3 x 0

y 0 x+y

y 1 x+y x+y z' 1 x+y+z x+y+z x+y+z

m2

m3

x 1 x+y z xy z 0 x+y+z x+y+z x+y+ z

m1

xy xy xy xy

m2

m3

m6

m7

0 0 0 1 1 1

z 0 xyz

Maxtrmin o 3 variables

M0 M1 M2 M3 M6 M7

xy xy xy

xyz xyz xyz xyz

0 0 0 1 1 1


C. Macario Gonzlez


Digital

I

m4

m5

xy

1 0

xyz xyz yz yz wx 00 wx wxyz 00 wx 01 wxyz wx 11 wxyz

M4 M5 yz 01 wxy z

xy yz 11 wxy z

1 0

x+y+z

x+y+z

mintrmin o 4 variables

m0 m4 m12

m1 m5 m13

m3 m7 m15

m2 m6 m14

yz 10 wxyz wxyz wxyz wxyz yz 11 yz 10 w+x+y+z w+x+y+z w+x+y+ z w+x+y+z

wxyz wxyz wxyz wxyz

m8

m9

m11

m10

wx 10 wxyz y z wx yz 00 0 0 0 1 1 1 1 0 w+x+y+z w+x+y+z w+x+y+z w+x+y+z

wxyz wxyz yz 01

Maxtrmin o 4 variables

M0 M4

M1 M5

M3 M7

M2 M6

wx wx wx wx

w+x+y+z w+x+y+z w+x+y+z w+x+y+z

w+x+y+z w+x+y+z w+x+y+ z w+x+y+z

M12 M13 M15 M14 M8 M9 M11 M10

Figura 3.4 Mapas de dos, tres y cuatro variables.

Ejercicio 3.7: Simplifique mediante el mtodo de mapas las siguientes funciones:a) b) c) d)

F1=x+xy+xz F2=(1,4,6,7,10,11,15) F3=(x+y+z)(x+y+z)(x+z)(y+z) F4= (0,8,10,11,12,13,14,15)a) F1= x+xy+xzx y z z 0 z 1

Sol.


C. Macario Gonzlez


Digital

I

mintrmi no 3 variables

m m0 1

x 0 y 0 x y x y x y 0 1 1 1 1 0

F1 = x

m m2 3

m m6 7

1 1

1 1

m m4 5

b) F2=(1,4,6,7,10,11,15)

c) F3=( y+z)( z)(x+z)(y+z)z Maxtrmi no 3 variables M M0 1

z 0

z' 1 0 0 F3=(x )(z)

M M2 3

M M6 7

M M4 5

x y x y x y x y x y

0 0 0 1 1 1 1 0

0 0

0 0

d) F4= (0,8,10,11,12,13,14,15)

Ejercicio 3.8: Realice los mapas para cinco y seis variables.

3.3.2

Mtodo de tabulacin (Quine-McCluskey)

El mtodo de mapas de simplificacin es conveniente en tanto que el nmero de variables no exceda cinco o seis, pues se complica la seleccin de cuadros. El mtodo de tabulacin supera esta dificultad.


C. Macario Gonzlez


Digital

I

Este mtodo lo formul primero Quine y posteriormente lo mejor McCluskey, es por eso que tambin se le conoce como Mtodo de Quine-McCluskey. El mtodo tabular de simplificacin consta de dos partes: 1. Encontrar todos los trminos que son candidatos para su exclusin en la funcin simplificada, denominados implicantes primos. 2. Seleccionar entre los implicantes primos los que dan una expresin con el menor nmero de literales. Con el siguiente ejercicio podr observar en que consiste este mtodo mediante la siguiente serie de pasos: 1ra. Parte Implicantes primos. Paso 1: Se agrupan los mintrminos de acuerdo al nmero de 1s que contengan, se dividen por lneas horizontales, formando conjuntos. Y se colocan en una columna a la derecha los equivalentes decimales de los mintrminos. Paso 2: Ahora se comparan fila por fila del 1er. conjunto con el 2do. conjunto; hasta terminar de revisar toda la funcin de manera que slo una variable sea diferente y las otras tres variables sean iguales, crendose as otra columna con las tres variables iguales y la variable diferente se sustituye con un guin. As cada conjunto se va analizando y se van colocando las variables resultantes. En cada comparacin se marca el mintrmino analizado de la columna, con una paloma. Paso 3: Los trminos que no estn marcados en la tabla forman los implicantes primos. (El ejercicio puede o no terminar ac, pero si an no es la simplificacin ms adecuada se contina con la 2da. Parte del mtodo.) 2da. Parte Seleccin de implicantes primos. Paso 1: Se realiza una matriz, colocando en una columna los implicantes primos y sus equivalencias en decimal y en la lnea horizontal se colocan en orden todas las equivalencias en decimal de los trminos que forman la funcin original.


C. Macario Gonzlez


Digital

I

Paso 2: Se examina cada rengln marcando con una cruz los mintrminos contenidos en el implicante primo. Paso 3: Con la tabla completa de cruces, se inspeccionan las columnas que tienen slo una cruz. Estos se llaman implicantes primos esenciales; es decir estn dentro del resultado. Tambin se palomean los implicantes primos en la columna. Paso 4: Se analiza que dentro de estos implicante primos esenciales estn todas las equivalencia decimales del rengln horizontal y si faltan se van completado con otros implicantes primos de la columnas. Hasta obtener la funcin final. Ejercicio 3.9 Simplifique la siguiente funcin F(w,x,y,z)=(1,4,6,7,8,9,10,11,15), por el mtodo de tabulacin. 1ra. Parte Implicantes primos. (a) wxy z 000 1 1 4 010 0 100 8 0 6 9 1 0 011 0 100 1 101 0 (b) wxy z 1,9 -001 4,6 01-0 8,9 100- 8,1 10-0 0 6,7 0119,1 10-1 1 10, 101- 11 011 7 1 1 101 1 1 7,1 -111 5 (c) wxy z 8,9,10,11 10 - 8,10,9,11 10 - -


C. Macario Gonzlez


Digital

I

1 111 5 1

11, 1-11 15

2da. Parte Seleccin de implicantes primos. 1 4 678 91 11 0 15 x x xx xx x x xx xxx x

x yz w xz w xy xy z wy z wx

1,9 4,6 6,7 7,15 11,1 5 8,9, 10,1 1

Ftotal=xyz+wx z+w x+xyz Implementacin con compuertas NANDs y con compuertas NORs. Debido a que las compuertas NAND y NOR son ms fciles de fabricar con componentes electrnicos, los circuitos digitales que se construyen con ms frecuencia son estas. Es por eso que se han desarrollado reglas y procedimientos para la conversin de las funciones booleanas dadas en trminos de AND, OR y NOT en diagramas lgicos equivalentes NAND o NOR. La implementacin de una funcin con compuertas NAND, requiere que la funcin se simplifique en la forma de suma de productos.


C. Macario Gonzlez


Digital

I

En el siguiente diagrama se muestran las equivalencias de la compuerta NAND con las compuertas AND, OR y NOT.

Figura 3.5 Compuertas NAND, para implementar cualquier funcin. La funcin NOR es la dual de la funcin NAND. En el siguiente diagrama se muestran las equivalencias de la compuerta NOR con las compuertas AND, OR y NOT.

Figura 3.6 Compuertas NOR, para implementar cualquier funcin. Ejercicio 3.10: Implemente la siguiente funcin con compuertas NAND

Sol:


C. Macario Gonzlez


Digital

I

Figura 3.7 Implementacin de una funcin con compuertas NAND. Condiciones no importa. Los 1s y los 0s en el mapa de Karnaugh, significan la combinacin de variables que hacen la funcin igual a 1 o a 0. Misma combinacin que se obtiene de una tabla de verdad, donde se listan las condiciones bajo las cuales la funcin es un 1. Bajo todas las otras condiciones se supone que es 0, sin embargo esta suposicin no siempre es verdadera, pues en algunas aplicaciones estas ltimas combinaciones nunca ocurren. P. ej. el Cdigo BCD es de 4 bits, por el nmero mayor 910=10012 que ocupa 4 bits, sin embargo los 6 nmeros restantes de 4 bits nunca ocurren. Estas condiciones no importa, pueden usarse en un mapa en forma de x, para simplificar ms la funcin. Ejercicio 3.11: Disee un circuito lgico que controle la puerta de un elevador en un edificio de tres pisos. El circuito de la figura tiene cuatro entradas y una salida:M F1 F2 F3 M es una seal lgica que indica cuando el elevador est en movimiento (M=1) o parado (M=0). Circuito del elevador F1=1 y F2=F3= 0 , cuando el elevador est alineado en el primer piso y as sucesivamente. Y la salida S que es la puerta del elevador, S=0 indica cerrada y S=1 indica abierta. S

Las condiciones para la Salida S son: o Debido a que el elevador no se puede alinear con ms de un piso a la vez, entonces slo una de las entradas del piso pueden ser ALTA en determinado momento. Esto significa que todos los casos en la tabla de verdad donde ms de una entrada es un 1 son condiciones no importa. o Si examinamos los otros ocho casos, cuando M =1 el elevador est en movimiento, entonces S=0, (puerta cerrada).


C. Macario Gonzlez


Digital

I

o Cuando M=0 (elevador parado) queremos S=1 (puerta abierta), siempre y cuando una de las entradas del piso sea 1. o Cuando M=0 (elevador parado) y todas las entradas del piso son 0, el elevador est parado pero no bien alineado con ningn piso, por ende se quiere que S=0 para mantener la puerta cerrada. Sol. La tabla de verdad se llena de la siguiente manera: MF F F y yz y y y S z z z z 1 2 3 0 1 1 0 0 0 0 0 wx 00 1 1 0 w 0 0 0 0 1 1 0 1 x 1 x 0 w 0 0 0 1 0 1 1 x x x x 1 1 0 0 1 1 x wx 0 x x x 1 wx 1 0 1 0 0 1 0 0 x 0 0 0 1 0 1 x 0 1 1 0 x y yz y y y 0 1 1 1 x z z z z 0 1 1 1 0 0 0 0 wx 00 1 1 0 w 0 1 0 0 1 0 0 1 1 1 x 0 w 0 1 0 1 0 0 1 1 1 1 x 1 1 1 0 1 1 0 wx 0 0 0 0 1 wx 1 1 1 0 0 0 0 0 x 0 0 Figura 3.8 Solucin de un 1 1 0 1 0 problema con Condiciones no 1 1 1 0 0 S = wx+ wz + wy importa 1 1 1 1 0


C. Macario Gonzlez


Digital

I

3.4 Implementacin de circuitos combinacionales con SSI

Los circuitos lgicos para sistemas digitales se dividen en dos: Combinacionales y Secuenciales. Un circuito Combinacional consta de variables de entrada, compuertas lgicas y variables de salida. Las compuertas lgicas aceptan las seales de entrada y generan las seales de salida. Este proceso transforma la informacin binaria de los dados de entrada en los datos requeridos de salida. Observe la siguiente figura: Entrada de de n variables variables . Circuito Lgico Combinac ional . . Salida . n

Figura 3.9 Diagrama de bloques de un circuito Combinacional

Procedimiento de diseo. El diseo de los circuitos combinacionales surge del planteamiento verbal del problema y termina con el diagrama lgico. El procedimiento sigue de la forma siguiente: a) Se enuncia el problema b) Se determina el nmero de las variables de entrada disponibles y salidas requeridas c) Se asignan smbolos de letras a las variables de entrada y salida d) Se deriva la tabla de verdad que define las relaciones requeridas e) Se obtiene la funcin booleana simplificada para cada salida f) Se dibuja el diagrama lgico g) y se implementa fsicamente.


C. Macario Gonzlez


Digital

I

El circuito final que se obtiene se implementa con una conexin aleatoria de compuertas SSI (Integracin a pequea escala), lo cual puede requerir un nmero grande de CIs y alambres de interconexin. Entonces la primera pregunta que debemos responder antes de in iciar un diseo es: la funcin ya est disponible en un paquete IC?, es decir, en dispositivos MSI (Integracin a mediana escala), los cuales realizan funciones digitales especficas. Pero si an no existe, entonces, puedes combinar circuitos MSI con SSI e incluso con circuitos LSI (Integracin a gran escala). Estas tcnicas hacen uso de las propiedades generales de decodificadores, multiplexores, memorias y arreglos lgicos programables (PLAs).

3.4.1

Sumador, restador, comparador, conversin de cdigo

Sumadores Las computadoras digitales realizan muchas tareas de procesamiento de informacin, entre ellas las funciones bsicas como operaciones aritmticas, la primera y bsica es la adicin de dos dgitos binarios. Esta adicin consta de cuatro operaciones elementales: 0+0=0,0+1=1, 1+0=1 y 1+1=10.


C. Macario Gonzlez


Digital

I

a) Se enuncia el problema :

Disear

un

medio sumador b) Se determina el nmero de las variables de entrada disponibles y salidas requeridas c) Se asignan smbolos de letras a las variables de entrada y salida Dos entradas x y y, y dos salidas S y C (acarreo) d) Se deriva la tabla de verdad que define las relaciones requeridas x y CS 0000 0101 1001 1110 e) Se obtiene la funcin booleana simplificada para cada salida S= xy + x y f) Se dibuja el diagrama lgico y C = xy

Figura 3.10 Varias implementaciones de un medio adicionador g) y se implementa fsicamente. Ejercicio 3.12: Disee un Sumador Completo; salidas. es decir, con tres entradas y dos


C. Macario Gonzlez


Digital

I

Restadores La sustraccin de dos nmeros binarios puede llevarse a cabo tomando el complemento del sustraendo y agregndolo al minuendo. As como hay medio sumadores y sumadores completos, existen medio restadores y restadores completos. Ahora mediante el procedimiento de diseo, obtenga un restador completo: a) Se enuncia el problema : Disear un restador completo b) Se determina el nmero de las variables de entrada disponibles y salidas requeridas c) Se asignan smbolos de letras a las variables de entrada y salida Tres entradas x, y y z, y dos salidas R y C (acarreo) d) Se deriva la tabla de verdad que define las relaciones requeridasx 0 0 0 0 1 1 1 1 y 0 0 1 1 0 0 1 1 z 0 1 0 1 0 1 0 1 C 0 1 1 1 0 0 0 1 R 0 1 1 0 1 0 0 1

e) Se obtiene la funcin booleana simplificada para cada salida y y y y y y Y z C y y y R z z z z z z z z z 0 0 1 1 0 0 1 1 x x 0 1 1 0 0 1 1 0 x x 0 1 1 0 1 1 1 x 1 1 1 x 1 1


C. Macario Gonzlez


Digital

I

f)

R= xyz+xyz+xyz+xy z Se dibuja el diagrama lgico

C= xz+yz+xy

Figura 3.11 Implementacin de un restador completo. g) y se implementa fsicamente. Ejercicio 3.13: Disee un Medio Restador; salidas. Comparadores es decir, con dos entradas y dos

Es un circuito lgico combinacional que compara dos cantidades binarias de entrada y genera salidas para indicar cual de ellas tiene la mayor magnitud. Analicemos un comparador de dos nmeros, a y b, de un bit cada uno, empleando para ello dos compuertas lgicas. Ahora mediante el procedimiento de diseo, obtenga un comparador: a) Se enuncia el problema : Disear un comparador b) Se determina el nmero de las variables de entrada disponibles y salidas requeridas c) Se asignan smbolos de letras a las variables de entrada y salida Dos entradas x, y y y tres salidas M (x>y), m(xy) 0 0 0 1 1 0 1 1 h) Se obtiene la salida i)M y

E (x=y ) 0 0 1 0 1 0 1 0 0 0 0 1 funcin booleana simplificada para cada m(x B

O

A X X X B3 A3 X X X >B3 A3 = A2 > X X B3 B2Entradas en cascada I I IA>B ABOA B1 A1 < B1 A1 = B1 A1 = B1 A1 = B1 A1 = B1 A1 = B1 A1 = B1 A1 = B1XXXXLHLX X A0 > B0 A0 < B0 A0 = B0 A0 = B0 A0 = B0 A0 = B0 A0 = B0X X X XX X X XX X X XH L H LL H L HL L L LH L X L HL H X L HL L H L LH L L H LL H L H LL L H L LFigura 3.16 Diagrama del smbolo lgico y la tabla de verdad de un comparador de magnitud 74HC85.Las entradas en cascada proporcionan un medio para ampliar la comparacin a ms de cuatro bits. Se deben conectar las salidas del comparador inferior con las entradas correspondientes al orden superior. Como se observa en la 3.17.Opcin II de Titulacin. Elaboracin de Prototipos o Material Didctico Rodrguez 75C. Macario GonzlezTemario de Diseo FUNDAMENTOS DE SISTEMAS DIGITALES Y NUMRICOS DigitalIBits de orden inferior Bits de orden inferior A3 A2 A1 A0 B3 B2 A3 A2 A1 A0 B3 B2 B1 B0IA> BB1B0A3A2A1A0B3B2B1B0I I IA> BComparador de magnitud 74HC85 de cuatro bitsIA< BComparador de magnitud 74HC85 de cuatro bitsComparador de magnitud 74HC85 de cuatro bitsI I OA>BA> BA< BA< BA= BO A>IBA= BOA>BOIA=BA= BO A>BOA=B+ 5 VoltsSalida de comparador de 8 bits+ 5 VoltsFigura 3.17 Dos 74HC85 en cascada para realizar una comparacin de ocho bits.3.5.2 3.5.2.1Multiplexores(Selector de datos) Directo, Multiplexores y la al seEs un circuito lgico que acepta varias entradas digitales selecciona una de ellas en cualquier instante para enviarla a salida. El enrutamiento de la entrada de datos deseada hacia salida se controla mediante entradas SELECT. En la figura 3.17a muestra el diagrama funcional de un multiplexor general.Opcin II de Titulacin. Elaboracin de Prototipos o Material Didctico Rodrguez 76C. Macario GonzlezTemario de Diseo FUNDAMENTOS DE SISTEMAS DIGITALES Y NUMRICOS DigitalIFigura 3.17a Diagrama de un Multiplexor digital (MUX). 3.5.2.2 Una variable residualMultip

temario ed

Documents