presentación - up i

Universidad de OrienteNúcleo de Anzoátegui

Escuela de Ingeniería y Ciencias AplicadasDepartamento de Electricidad

Sistema De Microprocesadores I

Intel 8755Interrupción RST 7.5

Profesor: Héctor León

●Aray, Edwin●Boet, Jesús●Briceño, Jesús●Guaicara, Edgar●La Rosa, Pedro●Monasterios, Ángel

Grupo #4:

UDO Anzoátegui / Departamento de Electricidad / Sistema De Microprocesadores I / Intel 8755


Especificaciones

o Año: 1977

o Memoria: 16K bits

o Organización: 2048 palabras de 8 bits

o Tensión de alimentación: +5V

o Temperatura de operación: 0-70ºC

o Puertos: 2 x puerto de entrada y salida de 8 bits

o Utilización: compatible con los CPU 8085AH


Configuración


Características Erasure (Borrado)

Versiones:

•Intel C8755A

•Intel IC8755A-8

•Intel D8755A


Programación del 8755


Conexión con el μP 8085


Sistema Microcomputador MCS-85

UDO Anzoátegui / Departamento de Electricidad / Sistema De Microprocesadores I / RST 7.5


Interrupciones

Procesamiento de una Interrupción:

oTerminar la ejecución de la instrucción máquina en curso.

oSalvar el estado del procesador (valores de registros y flags).

oLa CPU salta a la dirección donde está almacenada la rutina de servicio de interrupción.

oUna vez que la rutina de la interrupción termina, el procesador restaura el estado que había guardado en la pila en el paso 2 y retorna al programa que se estaba usando anteriormente.


Tipos de Interrupciones

Atendiendo a la fuente que las produce, pueden clasificarse de la siguiente forma:

oInterrupciones de hardware: estas son asíncronas a la ejecución del procesador

oExcepciones: normalmente son causadas al realizarse operaciones no permitidas tales como la división entre 0, el desbordamiento, el acceso a una posición de memoria no permitida, etc.

oInterrupciones por software: las interrupciones por software son aquellas generadas por un programa en ejecución


Sistemas de Prioridad

El sistema operativo necesita un mecanismo para priorizar las interrupciones y tratar primero las más urgentes. Para ello, existen varias alternativas:

oInterrupciones Simultaneas

oInterrupciones Anidadas

oInhibición de Interrupciones


Prioridad de las Interrupciones

El orden de prioridad de mayor a menor es el siguiente:

TRAP

RST 7.5

RST 6.5

RST 5.5

INTR


Interrupción RST 7.5

Es una interrupción enmascarable, para que esta interrupción se produzca, es necesario previamente habilitar las entradas del microprocesador mediante el programa de control

Para realizar dicha interrupción se utilizan las siguientes instrucciones:

oSIM: colocación de las máscaras de interrupción

oEI: habilitación de interrupciones

oRIM: lecturas de las máscaras de interrupción

oRSTn (restart): se utiliza cuando desde un dispositivo de I/O se solicita una interrupción y es aceptada por el microprocesador


Interrupciones provocadas por las entradas RST

Cuando se solicita una interrupción por alguna de las líneas conectadas y es aceptada, el microprocesador una vez completa la instrucción en curso, entra en un ciclo de máquina del tipo Bus Inactivo (BI), y se genera internamente el código de operación de la instrucción RSTn.

Direcciones de Salto:

La subrutina asociada a la línea de interrupción comienza en la dirección de memoria correspondiente

Interrupción Dirección

RST 5.5 2CH

RST 6.5 34H

RST 7.5 3CH


Es un vector que almacena la dirección de atención a la interrupción

Interrupción Vectorizada

UDO Anzoátegui / Departamento de Electricidad / Sistema De Microprocesadores I / .end

presentación - up i

Documents