inversor utilizando microwind

UNMSM – FIEE Microelectrónica

Universidad Nacional Mayor

de San Marcos

Facultad de Ingeniería

Electrónica y Eléctrica

CURSO :Lab. de Microelectrónica

ALUMNO :Juan de Dios Huaranga, Jesús

CÓDIGO : 10190076

PROFESOR : Ing. Rubén Alarcón Matutti

HORARIO : Martes de 2pm-4pm

CICLO : 2014 – I

Ing.Rubén AlarcónMatutti Laboratorio No11


INFORME PREVIO

Resolver las preguntas planteadas (1-4) y que serán presentadas en el Informe Final. 1) Presentar en el laboratorio el LAYOUT realizado del inversor (inv.msk). Considerar para el layout el esquema de la Fig. A y la Fig. B del diagrama de barras (STICK). Tratar de conseguir un layout de dimensiones mínimas.



Layout del inversor CMOS de dimensiones mínimas

Área del Layout : 29λx55λ = 1595λ2 = 24.92(µm)2



Vista 3D

Corte 2D

Características del CMOS



2) Para el Layout del inversor, hallar las dimensiones (W/L) de los transistores, la

frecuencia Máxima de operación y dar respuesta escrita a todas las interrogantes de la

guía que están arriba planteadas. En laboratorio se pide responder dichas preguntas.

Las dimensiones (W/L) son:

W=0.75µm (6 lambda); L=0.25 µm (2 lambda)

Estas medidas son iguales para ambos transistores

Simulación del circuito



La frecuencia máxima de operación: 1GHz

En el dibujo en 3D si se logra identificar los transistotes NMOS y PMOS

3) Para el Layout del inversor, extraer la descripción CIR (Spice) y la descripción CIF

(CaltechIntermediateForm) del inversor. En cada caso, establecer las reglas

principales de sintaxis y describir sus contenidos.

Los Archivos CIF

Los archivos CIF (CaltechIntermediateForm) proporcionan información sobre los componentes del diseño que gráficamente se realizan en base a figuras geométricas como polígonos y líneas de los cuales se definen las coordenadas de cada uno de sus vértices.Las reglas establecen que:

La línea que contiene DS muestra si hay una escala a tener en cuenta, esto permite procesar dimensiones inferiores a las micras.

Siempre que se haya especificado muestra el tpocell.



Los polígonos (P) deben tener al menos tres puntos. Un polígono cualquiera de más puntos es aceptado.

Las líneas (L) deben tener al menos un punto.

Pueden introducirse comentarios, pero son ignorados.

La letra final E indica el final del archivo.

Descripción CIF

( File : "D:\jesus\Universidad San Marcos\9

ciclo\Microelectrónica\lab.1\inversor_dim_minimas.CIF")

( Conversion from Microwind 2b - 17.01.2000 to CIF)

( Version 18/04/2014,11:21:09 a.m.)

DS 1 1 1;

9 topcell;

L 1;

P 8250,9625 12125,9625 12125,12000 8250,12000;

L 19;

P 8475,9850 8775,9850 8775,10150 8475,10150;



P 10475,10725 10775,10725 10775,11025 10475,11025;

P 9225,10725 9525,10725 9525,11025 9225,11025;

P 13100,10725 13400,10725 13400,11025 13100,11025;

P 14350,10725 14650,10725 14650,11025 14350,11025;

L 13;

P 9875,9500 10125,9500 10125,11625 9875,11625;

P 13750,9500 14000,9500 14000,11625 13750,11625;

P 9875,9250 14000,9250 14000,9500 9875,9500;

P 11750,9000 12000,9000 12000,9250 11750,9250;

L 23;

P 14375,11250 14875,11250 14875,12375 14375,12375;

P 12250,11250 12750,11250 12750,11625 12250,11625;

P 9000,11250 9500,11250 9500,12375 9000,12375;

P 10250,10500 13625,10500 13625,11250 10250,11250;

P 8250,9625 9000,9625 9000,10375 8250,10375;

P 9000,10500 9750,10500 9750,11250 9000,11250;

P 14125,10500 14875,10500 14875,11250 14125,11250;

L 2;

P 12875,10500 13750,10500 13750,11250 12875,11250;

P 8250,9625 9000,9625 9000,10375 8250,10375;

P 13750,10500 14000,10500 14000,11250 13750,11250;

P 14000,10500 14875,10500 14875,11250 14000,11250;

P 10125,10500 11000,10500 11000,11250 10125,11250;

P 9000,10500 9875,10500 9875,11250 9000,11250;

P 9875,10500 10125,10500 10125,11250 9875,11250;

L 16;

P 12625,10250 14000,10250 14000,11500 12625,11500;

P 8000,9375 9250,9375 9250,10625 8000,10625;

P 13500,10250 14250,10250 14250,11500 13500,11500;

P 13750,10250 15125,10250 15125,11500 13750,11500;

L 17;



P 9875,10250 11250,10250 11250,11500 9875,11500;

P 8750,10250 10125,10250 10125,11500 8750,11500;

P 9625,10250 10375,10250 10375,11500 9625,11500;

L 60;

94 vout 12375,11375;

94 Vin 11875,9125;

94 Vss 14625,12250;

94 Vdd 9375,12250;

94 Vdd 8500,10000;

DF;

C 1;

E

Archivos CIR

Descripción CIR



CIRCUIT D:\jesus\Universidad San Marcos\9

ciclo\Microelectrónica\lab.1\inversor_dim_minimas.MSK

*

* IC Technology: ST 0.25µm - 6 Metal

*

VDD 1 0 DC 2.50

VVin 6 0 PULSE(0.00 2.50 0.50N 0.05N 0.05N 0.50N 1.10N)

*

* List of nodes

* "vout" corresponds to n°3

* "Vin" corresponds to n°6

*

* MOS devices

MN1 3 6 0 0 TN W= 0.75U L= 0.25U

MP1 1 6 3 1 TP W= 0.75U L= 0.25U

*

C2 1 0 2.150fF



C3 3 0 1.109fF

C4 1 0 0.588fF

C6 6 0 0.173fF

*

* n-MOSModel 3 :

*

.MODEL TN NMOS LEVEL=3 VTO=0.45 KP=300.000E-6

+LD =0.020U THETA=0.300 GAMMA=0.400

+PHI=0.200 KAPPA=0.010 VMAX=130.00K

+CGSO= 0.0p CGDO= 0.0p

*

* p-MOSModel 3:

*

.MODEL TP PMOS LEVEL=3 VTO=-0.45 KP=120.000E-6

+LD =0.020U THETA=0.300 GAMMA=0.400

+PHI=0.200 KAPPA=0.010 VMAX=100.00K

+CGSO= 0.0p CGDO= 0.0p

*

* Transient analysis

*

.TEMP 27.0

.TRAN 0.80PS 5.00N

.PROBE

.END



4) Para circuitos digitales CMOS mostrados en las figuras 1, 2, 3. Analizar y

determinar la función lógica de salida de los circuitos. Presentar el Layout (manual)

como mínimo de DOS de ellos y corroborar su función lógica mediante simulación.

Medir el área del layout y hallar la frecuencia máxima de operación.

Para la figura 1.

Para hallar su función se procederá a hacer una tabla de estados con las tres entradas S, In1,

In2 y la salida “F”.

Su ecuación la cual se halla por Karnaugh es:

F=¿1∗S+¿2∗S




Frecuencia máxima de operación: 1436MHz



Para la figura 2.

Tabla de estados:

Su ecuación la cual se halla por Karnaugh es:

C '=A BC+A BC+AB


A B C C’

0 0 0 0

0 0 1 0

0 1 0 0

0 1 1 1

1 0 0 0

1 0 1 1

1 1 0 1

1 1 1 1




La frecuencia máxima de operación es: 500MHz


inversor utilizando microwind

Documents