Universidad Autónoma de Guadalajara Campus Tabasco

Dirección de Ingeniería Electrónica y Comunicaciones

Manual de Prácticas

Electrónica Digital

Elaboro: Mtro. José Esteva Saynes

Enero 2011

PRÁCTICA 1

NOMBRE DE LA PRÁCTICA:

Compuertas lógicas básicas y sus tablas de verdad.

OBJETIVO DE LA PRÁCTICA:

1.- Comprobar las tablas funcionales o de verdad de los componentes básicos Y (AND), NO-Y (NAND), O (OR), NOO (NOR), O EXCLUSIVA (OREX), NO O EXCLUSIVA (NOREX), utilizando circuitos integrados.

2.- Simular en el programa simulador proteus las compuertas lógicas analizadas en el punto anterior y comprobar que sus resultados sean los correctos.

DURACIÓN: Dos horas.

MATERIAL NECESARIO:

Fuente de voltaje de 5V. Un DIP de 8 entradas. Seis LED (Diodo Emisor de Luz) no importa el color. Ocho resistencias de 470Ω Una tablilla de conexiones (protoboard). Los siguientes circuitos integrados o equivalentes.74H00, 74LS02,

74F08, 74S32, 74HCT86, 74AHCT266. ALAMBRES PARA CONEXIONES

COMPUERTAS LÓGICAS Y (AND), O (OR), NO (NOT), NO-Y(NAND), NO-O (NOR)

La operación Y (AND) se ejecuta exactamente en la misma forma que la multiplicación ordinaria de unos y ceros. Una salida igual a 1 ocurre sólo en el único caso donde todas las entradas son 1.La salida es 0 en cualquier caso donde una o más entradas son 0.La compuerta Y (AND) se muestra en la siguiente figura, en forma simbólica una compuerta Y (AND) de dos entradas.

La salida de la compuerta Y (AND) es igual al producto Y (AND)de las entradas lógicas; es decir:

x=A B.En otras palabras, la compuerta Y es un circuito que opera en forma tal que su salida sea ALTA sólo cuando todas sus entradas sean ALTAS. En todos los otros casos la salida de la compuerta Y (AND) es BAJA.La operación O produce un resultado de 1 cuando cualquiera de las variables de entrada es 1. La operación O genera un resultado de CERO solamente cuando todas las variables de entrada son 0. En la adición O, 1+1=1, 1+1+1=1, etc.

La compuerta O (OR) es un circuito que tiene dos o más entradas y cuya salida es igual a la suma O (OR) de las entradas. La siguiente figura muestra el símbolo correspondiente a una compuerta O de dos entradas. Las entradas A y B son niveles de voltaje lógicos y la salida (o resultado) x es un nivel de

voltaje lógico cuyo valor es el resultado de la adición O de A y B; esto es:

x=A + B.

En otras palabras, la compuerta O opera en tal forma que su salida sea ALTA si las entradas A, o B o ambas están en un nivel lógico 1. La salida de la compuerta O será BAJA si todas las entradas están en el nivel lógico 0.

La operación NO difiere de las operaciones Y y O en que ésta puede efectuarse con una sola variable de entrada.

Por ejemplo, si la variable A se somete a la operación NO, el resultado x se puede expresar como: Â, donde la barra sobrepuesta representa la operación NO. La operación NO se conoce así mismo como inversor o complemento y estos términos se pueden utilizar como sinónimos. La compuerta NO se muestra en la siguiente figura, la cual se conoce comúnmente como INVERSOR (INVERTER). Este circuito siempre tiene sólo una entrada y su nivel lógico de salida siempre es contrario al nivel lógico de esta entrada.

COMPUERTAS NO-Y (NAND) y NO-O (NOR)

Estas compuertas se utilizan intensamente en los circuitos digitales. En realidad combinan las operaciones básicas Y, O y NO, las cuales facilitan su descripción mediante operaciones de álgebra booleana que se verán posteriormente.

El símbolo correspondiente a una compuerta No Y de dos entradas se muestra en la siguiente figura. Es el mismo que el de la compuerta Y, excepto por el pequeño circulo en su salida. Una vez más, este círculo denota la operación de inversión. De este modo la compuerta No Y opera igual que la Y seguida de un INVERSOR.

El símbolo correspondiente a una compuerta No O de dos entradas se muestra en la siguiente figura. Es el mismo que el de la compuerta O, excepto por el pequeño circulo en su salida. Una vez más, este círculo denota la operación de inversión. De este modo la compuerta No O opera igual que la O seguida de un inversor.

COMPUERTAS ADICIONALES

Existe otra compuerta es la O EXCLUSIVA y su complemento o dual No O EXCLUSIVA.La primera nos indica que la salida será un 1 solamente si una del total de las entradas está en 1 o el número de entradas con valor 1 es impar, y será la salida un 0 si el número de las entradas en 1 es par o todas las entradas están en 0; aquí se aplica una frase de la lógica de proposiciones, para dos entradas, “una entrada u otra pero no ambas”.

El símbolo propuesto para la compuerta O EXCLUSIVA se muestra a continuación, laexpresión de salida de la compuerta es:

La siguiente compuerta No O EXCLUSIVA, en realidad combina las operaciones de una compuerta O EXCLUSIVA y NO.El símbolo correspondiente a una compuerta No O EXCLUSIVA de dos entradas se muestra en la siguiente figura. Es el mismo que el de la compuerta O EXCLUSIVA, excepto por el pequeño círculo en su salida. Una vez más este círculo denota la operación de inversión. De este modo la compuerta No O EXCLUSIVA opera igual que la O EXCLUSIVA seguida de un INVERSOR.

A continuación se muestra la configuración interna de algunos circuitos integrados.

PROCEDIMIENTO EXPERIMENTALArmar el siguiente circuito: Circuito topológico que comprueba las tablas.

En el LED (diodo emisor de luz) 1 se comprobará la tabla de verdad de la compuerta Y de 2 entradas.

En el LED 2 se comprobará la tabla de verdad de la compuerta No Y de 2 entradas.En el LED 3 se comprobará la tabla de verdad de la compuerta O de 2 entradas.En el LED 4 se comprobará la tabla de verdad de la compuerta No O de 2 entradas.NOTA: El alumno, o el equipo de trabajo, deberá presentarse al laboratorio con el circuito anterior ya armado y probado.

CUESTIONARIO

1. En una compuerta Y de dos entradas; en una de sus entradas recibe un cero y en la otra entrada recibe un uno. ¿Cuál es su salida?.

2. Si una compuerta No Y recibe las mismas señales de entrada de la pregunta anterior, ¿Cuál es su salida?.

3. Si a una compuerta O llegan a sus entradas dos unos, ¿Cuál es su salida?

4. Si en el circuito de la práctica son desconectadas las entradas 1 y 2 del DIP, ¿Qué es lo que pasa en los LED?.

5. En un circuito integrado TTL (Transistor-Transistor-Logic) en las entradas de cualquier compuerta por definición se considera ¿Un uno ó un cero?.

6. ¿Qué es lo que pasa con un LED si es conectado en polarización inversa?.

7. ¿A qué rango de voltaje se le considera un uno lógico?.

8. ¿A qué rango de voltaje se le considera un cero lógico?.

PRÁCTICA 2

NOMBRE DE LA PRÁCTICA: Álgebra de Booleana.

OBJETIVO DE LA PRÁCTICA:

1.- El alumno comprobará en el laboratorio el diseño optimizado de un circuito, utilizando el álgebra de Boole; reportando ventajas que se obtienen.

2.- Simular en el programa simulador proteus los circuitos propuestos para la practica y comprobar que sus resultados sean los correctos.

DURACIÓN: Dos horas.

MATERIAL NECESARIO: Una fuente de voltaje de 5V. Dos DIP. Tres LED (no importa el color). Once resistencias de 470Ω. Dos tablillas de conexiones (protoboard). Los siguientes circuitos integrados:(TTL).

Dos 74LS10, dos 74LS11, dos 74LS04, dos 74LS32, un 74LS21. Alambre para conexiones.

Se tiene el siguiente circuito lógico:

La tabla de verdad del circuito anterior es:

Y su circuito topológico es el siguiente:

Sea Z la salida del circuito, simplificando la función lógica del circuito original utilizando el álgebra de Boole, tenemos:

el diagrama de la función del circuito reducido es:

Su tabla de verdad es:

Y su circuito topológico es:

Construyendo el circuito reducido utilizando únicamente compuertas No-Y, utilizando el álgebra de Boole.

Su tabla de verdad es:

Circuito topológico:

PROCEDIMIENTO EXPERIMENTAL1. Armar los tres circuitos anteriores: El original, el reducido y el que

esta hecho a base de puras compuerta No-Y.

2. Reportar ventajas y desventajas de la utilización de el álgebra de Boole.

3. Como recomendación; el circuito reducido y el circuito hecho con puras compuertas No-Y,armarlo en una misma tablilla de conexiones, utilizando las mismas señales de DIP.

NOTA: El alumno o el equipo de trabajo deberán presentarse al laboratorio con los circuitos anteriores ya armados.

CUESTIONARIO

1. ¿Cuál es el costo del circuito original?.

2. ¿Cuál es el costo del circuito reducido?.

3. ¿Cuál es el costo del circuito hecho sólo con compuertas No-Y?.

4. ¿Qué ventajas se obtiene al utilizar el álgebra de Boole?.

5. ¿Encontraste alguna diferencia en la señal de salida de los tres circuitos anteriores?.

6. Si ocuparas alguno de los tres circuitos anteriores ¿cuál utilizarías? y ¿por qué?.

PRÁCTICA 3

NOMBRE DE LA PRÁCTICA: Mapas de Karnaugh.

OBJETIVO DE LA PRÁCTICA:

1.- Comprobar la importancia de los mapas deKarnaugh en la solución de problemas, basándose en la suma de productos.

2.- Simular en el programa simulador proteus los circuitos propuestos para la practica y comprobar que sus resultados sean los correctos.

DURACIÓN: Cuatro horas.

MATERIAL NECESARIO:

Una fuente de voltaje de 5V. Dos DIP de 8 entradas. Dos LED ( no importa el color). Catorce resistencias de 470 Ω.. Dos tablillas de conexiones (protoboard). Los siguientes circuitos integrados (TTL) Dos 74H04, Tres 74F08, Tres 74S32, Dos 7421. Alambre para conexiones.

PROBLEMA 1

Las cuatro líneas que entran al circuito lógico combinacional que se ilustra en la figuraSiguientes, llevan un dígito decimal codificado en binario. Es decir, los equivalentes binarios de los dígitos decimales 0-9 pueden aparecer en las líneas A B C D. El bit más significativo es A.

Las combinaciones de valores correspondientes a los equivalentes binarios de los números decimales 10-15 nunca aparecerán en las líneas. La única salida Z del circuito debe ser 1 si y sólo si las entradas representan un número que sea cero o una potencia de 2.

Diseñe el circuito.

SOLUCIÓN

Las posibles combinaciones de las entradas al circuito son las siguientes:

Las combinaciones de entrada al circuito que conformen un número que sea potencia de 2 o un cero, se representaron en la salida con un uno, entre el intervalo de 0-9, las que no cumplen con estas condiciones se representaron con un cero, y el resto de las combinaciones que componen las cuatro variables, o sea, el intervalo de 10-15, son irrelevantes y se representaron con una x. La función Z de salida en forma canónica es:

Llevando esta función al mapa de Karnaugh en forma de minitérminos, tenemos:

La función mínima resultante es:

El diagrama del circuito quedó de la siguiente manera:

Y el circuito topológico es el siguiente:

PROCEDIMIENTO EXPERIMENTAL

Armar el circuito topológico anterior y comprobar su salida con la tabla funcional obtenida en la solución.

NOTA: El alumno, o el equipo de trabajo, deberán presentarse al laboratorio con el circuito anterior ya armado. Traer fuente de voltaje de 5V.

PRÁCTICA 4

NOMBRE DE LA PRACTICA: Sumador y Restador.

OBJETIVO DE LA PRÁCTICA:

1.- El alumno comprobará el funcionamiento del diseño de un sumador, un semisumador, un restador y un semirestador, utilizando compuertas básicas.

2.- Simular en el programa simulador proteus los circuitos propuestos para la practica y comprobar que sus resultados sean los correctos.

DURACION: Cuatro horas.

MATERIAL NECESARIO

Fuente de voltaje de 5V. Dos DIP de 8. Doce diodos LED, no importa el color. Dieciocho resistencias de 470W. Dos tablillas para conexiones (protoboard). Los siguientes circuitos integrados o equivalentes: Dos 74LS08, dos 74LS86, dos 74LS32 y un 74LS04. Alambre para conexiones.

SEMISUMADOR.. Éste contiene un bit para el cosumado, otro para el sumado y se puede tener un bit de acarreo, C.

Diagrama logico del semisumador

Y su circuito topológico es:

Donde S es representado por el diodo LED 1 y el diodo LED 2 es C.

SUMADOR COMPLETO: Cuando además de tener los 2 bits correspondientes al cosumado y al asunto, se tiene un acarreo inicial C0, con acarreo final C.

Y su diagramaa logico es:

Donde la compuerta O de tres entradas se obtuvo a partir de dos compuertas O de dosentradas.

Y su circuito topológico es:

Donde el diodo LED 1 es S y el diodo LED 2 es C.

Y su circuito topológico es:

Donde el diodo LED 1 es S y el diodo LED 2 es C.

PRÁCTICA 5

NOMBRE DE LA PRÁCTICA: Multivibradores Biestables (FLIP-FLOPS).

OBJETIVO DE LA PRÁCTICA:

1. Comprobar las tablas de verdad del los multivibradores biestables S-C, J-K, D y T, cuando son disparados por flanco negativo (TPN).

2.- Simular en el programa simulador proteus los circuitos propuestos para la practica y comprobar que sus resultados sean los correctos.

DURACIÓN: 4 horas.

MATERIAL NECESARIO:

Fuente de voltaje de 5V. Dos tablillas para conexiones (protoboard). Dos DIP de 8. Once diodos LED (5 rojos, 5 verdes y 1 amarillo). Las siguientes resistencias:

Una de 22 KΩ (R1) y dieciocho de 470ΩUn preset de 4 MΩ (R2).

Los siguientes circuitos integrados (TTL).Un 74LS175, dos 74LS176 ó 74LS112, un 74LS04 y un LM555.Un capacitor de 1 mF.

Alambre para conexiones.

El elemento de memoria más importante es el multivibrador (MVB), (flip-flop, FF, por sunombre en inglés), que está formado por un ensamble de compuertas lógicas. Aunque una compuerta lógica, por sí misma, no tiene la capacidad de almacenamiento, pueden conectarse varias configuraciones de compuerta que se utilizan para producir estos multivibradores.

Fig. 5.1 Símbolo general para el flip-flop y definición de sus dos posibles estados de salida.

La Fig. 5.1(a) muestra el tipo de símbolo general empleado para un flip-flop. El símbolo indica el FF tiene dos salidas, marcadas como Q y , que son inversas entre sí. En realidad, se puede utilizar cualquier letra, pero la Q es la de uso más extendido. La salida Q recibe el nombre de salida normal del FF, mientras que es la salida negada o invertida del FF. Cada vez que se haga referencia al estado de un FF, éste será el estado de su salida normal Q; se sobreentiende que la salida invertida , se encuentra en el estado opuesto. Por ejemplo, si se afirma que el FF se encuentra es estado ALTO (1), significa que Q=1; si se señala que el FF se encuentra en el estado BAJO (0), entonces Q=0. Claro esta que el estado siempre es el inverso de Q.

Por lo tanto, un FF tiene dos estados permisibles de operación, como se indica en la Fig. 5.1(b). Nótese las diferentes formas que se emplean para hacer referencia a los dos estados. Es necesario familiarizarse con cada una de ellas, ya que todas son de uso común. Como lo indica el símbolo de la Fig. 5.1(a) un FF puede tener una o más entradas. Éstas se emplean para provocar que el FF haga transiciones hacia atrás y hacia adelante entre sus posibles estados de salida. Como se verá más adelante, la entrada del FF sólo tiene que recibir un pulso momentáneo para cambiar el estado de su salida y ésta permanecerá en el nuevo estado aún después de la desaparición del pulso de entrada. Esta es la característica de memoria del FF.

El flip-flop también se conoce con otros nombres, entre ellos registro básico ymultivibrador biestable. El término registro básico se utiliza para ciertos tipos de flip-flops que se describen más adelante. El término multivibrador biestable es un nombre más técnico para un flip-flop, pero es muy largo para ser utilizado con frecuencia.

REGISTRO BÁSICO CON COMPUERTAS No Y (NAND)

Dos compuertas NOR acopladas transversalmente se pueden utilizar como un registro básico con compuerta NOR. El arreglo que se muestra en la Fig. 7.3 (a) es semejante al registro básico, excepto que las salidas Q y tienen posiciones invertidas.El análisis de la operación del registro básico NOR puede efectuar exactamente de la misma forma que el registro básico NAND. Los resultado se dan en la tabla de verdad de la Fig. 7.3 (b) y se resumen como sigue:5. INICIO=BORRAR=0. Esta es la condición normal del registro básico NOR y no tiene efecto alguno sobre el estado de salida Q y permanecerán en cualquier estado en que se encontraran antes de esta condición de entrada.6. INICIO=1, BORRAR=0. Esto siempre hará Q=1, donde permanecerá aún después de que INICIO retorne a 0.7. INICIO=0, BORRAR=1. Esto siempre hará Q=0, donde se quedará aun después de que BORRAR regrese a 0.8. INICIO=1, BORRAR=1. Esta condición intenta iniciar y borrar el registro básico al mismo tiempo y produce Q= =0. Si las entradas se regresan a 0 simultáneamente, el estado de salida resultante es impredecible. No se debe usar esta condición de entrada.El registro básico de la compuerta NOR opera exactamente igual que el registro básicoNAND excepto que las entradas INICIO y BORRAR son activas en ALTO en vez de activas en BAJO y el estado normal en reposo es INICIO = BORRAR = 0. Q se fijará en ALTO por medio de un pulso ALTO en la entrada INICIO y se hará BAJO por medio de un pulso ALTO en la entrada BORRAR. El símbolo de bloque simplificado del registro básico NOR de la Fig. 7.3(c) las entradas S y C son activas en ALTO. Los sistemas digitales pueden operar en forma sincrónica o asincrónica. En los sistemas asincrónicos las salidas de los circuitos lógicos pueden cambiar de estado en cualquier momento en que una o más de las entradas cambien. En los sistemas sincrónicos los tiempos exactos en que alguna salida puede cambiar de estados se determinan por medio de una señal, que comúnmente se denomina, de reloj. Esta señal de reloj es una serie de pulsaciones rectangulares o cuadradas, como se muestran en la Fig. 7-4. La señal del reloj se distribuye a todas las partes del sistema y muchas (o incluso todas) las salidas del sistema pueden cambiar de estado sólo cuando el reloj hace

una transición. Las transiciones (también denominadas flancos) se indican en la Fig.7-4. Cuando el reloj cambia de 0 a 1, a éste se le denomina transición con pendiente positiva (TPP); cuando el reloj pasa de 1 a 0, a esta se le conoce como transición con pendiente negativa (TPN).

FLIP-FLOP SINCRONIZADO POR RELOJ.

Existen varios tipos de FF sincronizados por reloj. Las principales características, que son comúnmente a todos ellos, son:

1. Los FF sincronizados por reloj, tienen una entrada de reloj que comúnmente está marcada como CLK, CK o CP. En muchos FF sincronizados por reloj, la entrada CLK es disparada por flanco, lo que significa que es activada por una transición de la señal; esto se especifica por la presencia de un pequeño triángulo sobre la entrada CLK.En la Fig. 7-4 (a) se activa la entrada CLK sólo cuando ocurre una transición con pendiente positiva (TPP); la entrada no es afectada en ningún otro tiempo. En la Fig. 7 4(b), se activa la entrada CLK sólo cuando se presenta una transición con pendiente negativa (TPN), lo que se simboliza con un pequeño circulo.

2. Los FF sincronizados por reloj también poseen una o más entradas de control que pueden tener varios nombres, lo que depende de su operación. Las entradas de control no tendrán efecto sobre Q hasta que ocurra la transición activa del reloj. En otras palabras, su efecto esta sincronizado con las señales aplicadas en la entrada CLK. Por esta razón, estas entradas reciben el nombre de entradas sincrónicas de control.Por ejemplo, las entradas de control FF en la Fig. 7-4 (a) no tendrá efecto sobre Q hasta que ocurra una TPP en la señal del reloj. Del mismo modo, las entradas de control de la Fig. 7- 4(b) no tendrán efecto hasta que se presente una TPN en la señal de reloj.

Fig. 7-4 Los FF sincronizados por reloj tienen una entrada de reloj (CLK) que es activa sobre (a) TPP o (b) TPN. Las estradas de control determinan el efecto que tendrá la transición activa del reloj.

PROCEDIMIENTO EXPERIMENTAL

1. Armar el circuito topológico siguiente.Circuito topológico 1: Contiene 2 FF tipo S-C asincrónicos, uno hecho por compuertasNAND y el otro hecho por compuertas NOR.

Utilizar diodos LED color verde para representar Q1 y Q2 y diodos LED color rojo para representar a .

2. Comprobar sus tablas de verdad que se mencionaron con anterioridad.3. Armar el circuito topológico siguiente:Circuito topológico 2: Contiene los flip-flops J-K, D y T, los tres sincronizados por reloj, cada uno con dos entradas asincrónicas INICIO (PRE) y BORRAR (CLR).

Utilizar diodos LED color verde para representar a Q1, Q2, Q3 , diodos LED color rojo para representar a y un diodo LED color amarillo para Dr.En el circuito topológico 2, los canales del DIP; el 1 representa a J, el 2 a K, el 3 a D, el 4 a PRE y el 5 a CLR. El diodo LED Dr, muestra los pulsos del reloj.4. Consultar las configuraciones internas de los circuitos integrados a utilizar, en el manual ECG Semiconductors.5. Ajustar el preset con el desarmador a su máxima resistencia.6. Colocar todos los canales del DIP en circuito abierto (OFF).7. Cuando se vayan a comprobar las tablas de verdad de los FF J-K y T, realizar los cambios en el DIP cuando Dr se encuentre en 0 (apagado) para poder observar mejor como dependen las entradas de control (sincrónicas) del flanco negativo del reloj.8. Comprobar la tabla de verdad del flip-flop J-K disparado por flanco negativo (TPN) que se encuentra en la página 43, este flip-flop esta representado por Q1 y en el circuito topológico 2. Donde J es el canal 1 del DIP y K es el canal 2. (CI 74LS76)

9. Observar como al dar un pulso en J, Q guarda ese valor aún después de ser retirado el pulso, hasta que este valor sea borrado (activado K).10. Comprobar la tabla de verdad del flip-flop tipo D, que en este caso es disparado por flanco positivo (TPP). En el circuito topológico 2, está representado por Q2 y . En el DIP, la entrada de control D se encuentra en el canal 3, (CI 74LS74)11. Observar el flip-flop tipo T que está representado por Q3 y , como realiza su complemento justo cuando Dr pasa de 1 a 0, (CI 74LS76)12. Llevar las entradas de control J y K a 1.13. Disminuir con el desarmador la resistencia en el preset.14. Cerrar el canal 4 del DIP, activando así la entrada asincrónica PRE, y observar que sucede en el circuito.15. Regresar a OFF la entrada 4 del DIP (desactivar PRE).16. Cerrar el canal 5 del DIP, que es la entrada asincrónica CLR, y observar que sucede en el circuito.17. Conectarle un inversor al pulso del reloj, para que a los circuitos integrados llegue la señal del reloj invertida.18. Anotar las observaciones.19. Entregar en el reporte correspondiente a esta práctica el diagrama de la configuración interna de los circuitos integrados utilizados.

Nota: El alumno o el equipo de trabajo deberá presentarse al laboratorio con los circuitos anteriores ya armados.

CUESTIONARIO

1. ¿Qué sucede cuando es activada la entrada asincrónica PRE en los LED?

2. ¿Qué sucede cuando es activada la entrada asincrónica CLR en los LED?

3. ¿Qué tipo de flanco es el que dispara a los FF utilizados?

4. Cuando invertiste el pulso del reloj ¿Cómo se comportó el disparo por flanco?

5. Cuando llevaste las entradas J y K a 1 ¿este flip-flop se comportó como tipo T?

6. ¿De qué manera podrías hacer el flip-flop S-C sincronizado por reloj?

7. En base a los conocimientos obtenidos de los flip-flops, diseñar un eliminador de rebotes.