serie: recursos didácticos - dirección general de ... didacticos/12... · 2 probador de...

Serie: Recursos didácticos

Tapa:Imagen combinada de la Supernova Remnamt captadapor el telescopio Hubble - NASA.

a u t o r i d a d e s

PRESIDENTE DE LA NACIÓN

Dr. Néstor Kirchner

MINISTRO DE EDUCACIÓN, CIENCIA Y TECNOLOGÍA

Lic. Daniel Filmus

SECRETARIO DE EDUCACIÓN, CIENCIA Y TECNOLOGÍA

Prof. Alberto E. Sileoni

DIRECTORA EJECUTIVA DEL INSTITUTO NACIONAL DE

EDUCACIÓN TECNOLÓGICA

Lic. María Rosa Almandoz

DIRECTOR NACIONAL DEL CENTRO NACIONAL DE


Lic. Juan Manuel Kirschenbaum

Entrenador en lógica programada

Sergio Noriega

Noriega, SergioEntrenador en lógica programada / Sergio Noriega ; coordinado por JuanManuel Kirschenbaum.- 1a ed. - Buenos Aires : Ministerio de Educación, Ciencia y Tecnología de laNación. Instituto Nacional de Educación Tecnológica, 2005.212 p.; 22x17 cm. (Recursos Didácticos; 12)

ISBN 950-00-0520-4

1. Electrónica-Circuitos. 2. Lógica Programada.I. Kirschenbaum, Juan Manuel, coord. II. Título

CDD 621.381 5

Fecha de catalogación: 3/11/2005

Impreso en Gráfica Pinter S. A., México 1352 (C1097ABB), Buenos Aires,en noviembre 2005

Tirada de esta edición: 3.000 ejemplares

Colección Serie “Recursos didácticos”.Coordinadora general: Haydeé Noceti.

Distribución de carácter gratuito.

Queda hecho el depósito que previene la ley n° 11.723. © Todos los derechosreservados por el Ministerio de Educación, Ciencia y Técnologia - InstitutoNacional de Educación Tecnológica.

La reproducción total o parcial, en forma idéntica o modificada por cualquiermedio mecánico o electrónico incluyendo fotocopia, grabación o cualquier sis-tema de almacenamiento y recuperación de información no autorizada en formaexpresa por el editor, viola derechos reservados.

Industria Argentina.

ISBN 950-00-0520-4

Instituto Nacional de Educación TecnológicaCentro Nacional de Educación TecnológicaCeNET-Materiales

Serie: “Recursos didácticos”

1 Invernadero automatizado

2 Probador de inyectores y motores paso a paso

3 Quemador de biomasa

4 Intercomunicador por fibra óptica

5 Transmisor de datos bidireccional por fibre óptica, entre computadoras

6 Planta potabilizadora

7 Medidor de distancia y de velocidad por ultrasonido

8 Estufa de laboratorio

9 Equipamiento EMA -Características físicas de los materiales de construcción-

10 Dispositivo para evaluar parámetros de líneas

11 Biodigestor

12 Entrenador en lógica programada

13 Entorno de desarrollo para programación de microcontroladores PIC

14 Relevador de las características de componenetes semiconductores

15 Instalación sanitaria de una vivienda

16 Equipamiento para el análisis de estructuras de edificios

17 Cargador semiautomático para máquinas a CNC de accionamiento electroneumático

18 Biorreactor para la producción de alimentos

19 Ascensor

20 Pila de combustible

Ministerio de Educación, Ciencia y Tecnología.Instituto Nacional de Educación Tecnológica.Saavedra 789. C1229ACE.Ciudad Autónoma de Buenos Aires.República Argentina.

El Instituto Nacional de EducaciónTecnológica -INET- enmarca sus líneas deacción, programas y proyectos, en las metasde:

• Coordinar y promover programasnacionales y federales orientados a for-talecer la educación técnico-profesional,articulados con los distintos niveles y ci-clos del sistema educativo nacional.

• Implementar estrategias y acciones decooperación entre distintas entidades,instituciones y organismos –gubernamen-tales y no gubernamentales-, que permi-tan el consenso en torno a las políticas,los lineamientos y el desarrollo de lasofertas educativas, cuyos resultados seanconsiderados en el Consejo Nacional deEducación-Trabajo –CoNE-T– y en elConsejo Federal de Cultura y Educación.

• Desarrollar estrategias y acciones desti-nadas a vincular y a articular las áreas deeducación técnico-profesional con lossectores del trabajo y la producción, aescala local, regional e interregional.

• Diseñar y ejecutar un plan de asistenciatécnica a las jurisdicciones en los aspectosinstitucionales, pedagógicos, organizativosy de gestión, relativos a la educación téc-

nico-profesional, en el marco de los acuer-dos y resoluciones establecidos por elConsejo Federal de Cultura y Educación.

• Diseñar y desarrollar un plan anual decapacitación, con modalidades presen-ciales, semipresenciales y a distancia, consede en el Centro Nacional de EducaciónTecnológica, y con nodos en los CentrosRegionales de Educación Tecnológica ylas Unidades de Cultura Tecnológica.

• Coordinar y promover programas deasistencia económica e incentivos fis-cales destinados a la actualización y eldesarrollo de la educación técnico-profe-sional; en particular, ejecutar lasacciones relativas a la adjudicación y elcontrol de la asignación del CréditoFiscal –Ley Nº 22.317–.

• Desarrollar mecanismos de cooperacióninternacional y acciones relativas a dife-rentes procesos de integración educativa;en particular, los relacionados con lospaíses del MERCOSUR, en lo referente ala educación técnico-profesional.

Estas metas se despliegan en distintos pro-gramas y líneas de acción de responsabilidadde nuestra institución, para el período 2003-2007:

VIII

LAS METAS, LOS PROGRAMAS Y LAS LÍNEAS DE

ACCIÓN DEL INSTITUTO NACIONAL DE


Programa 1. Formación técnica, media ysuperior no universitaria:

1.1. Homologación y validez nacional detítulos.

1.2. Registro nacional de instituciones deformación técnica.

1.3. Espacios de concertación.

1.4. Perfiles profesionales y ofertas formati-vas.

1.5. Fortalecimiento de la gestión institu-cional; equipamiento de talleres y la-boratorios.

1.6. Prácticas productivas profesiona-lizantes: Aprender emprendiendo.

Programa 2. Crédito fiscal:

2.1. Difusión y asistencia técnica.

2.2. Aplicación del régimen.

2.3. Evaluación y auditoría.

Programa 3. Formación profesional para eldesarrollo local:

3.1. Articulación con las provincias.

3.2. Diseño curricular e institucional.

3.3. Información, evaluación y certifi-cación.

Programa 4.Educación para el trabajo y laintegración social.

Programa 5. Mejoramiento de la enseñanzay del aprendizaje de la Tecnología y de laCiencia:

5.1. Formación continua.

5.2. Desarrollo de recursos didácticos.

Programa 6. Desarrollo de sistemas de infor-mación y comunicaciones:

6.1. Desarrollo de sistemas y redes.

6.2. Interactividad de centros.

Programa 7. Secretaría ejecutiva del ConsejoNacional de Educación Trabajo –CoNE-T–.

Programa 8. Cooperación internacional.

Los materiales de capacitación que, en estaocasión, estamos acercando a la comunidadeducativa a través de la serie “Recursosdidácticos”, se enmarcan en el Programa 5del INET, focalizado en el mejoramiento dela enseñanza y del aprendizaje de la Tec-nología y de la Ciencia, uno de cuyos pro-pósitos es el de:

• Desarrollar materiales de capacitacióndestinados, por una parte, a la actua-lización de los docentes de la educacióntécnico-profesional, en lo que hace a co-nocimientos tecnológicos y científicos; y,por otra, a la integración de los recursosdidácticos generados a través de ellos, enlas aulas y talleres, como equipamientode apoyo para los procesos de enseñanzay de aprendizaje en el área técnica.

Estos materiales didácticos han sido elabora-dos por especialistas del Centro Nacional deEducación Tecnológica del INET y por espe-cialistas convocados a través del Programa delas Naciones Unidas para el Desarrollo–PNUD– desde su línea “Conocimientoscientífico-tecnológicos para el desarrollo deequipos e instrumentos”, a quienes estaDirección expresa su profundo reconoci-miento por la tarea encarada.

María Rosa AlmandozDirectora Ejecutiva del Instituto Nacional de

Educación Tecnológica.Ministerio de Educación, Ciencia y

Tecnología

IX

Desde el Centro Nacional de EducaciónTecnológica –CeNET– encaramos el diseño,el desarrollo y la implementación de proyec-tos innovadores para la enseñanza y el apren-dizaje en educación técnico-profesional.

El CeNET, así:

• Es un ámbito de desarrollo y evaluaciónde metodología didáctica, y de actuali-zación de contenidos de la tecnología yde sus sustentos científicos.

• Capacita en el uso de tecnología a do-centes, profesionales, técnicos, estudian-tes y otras personas de la comunidad.

• Brinda asistencia técnica a autoridades e-ducativas jurisdiccionales y a edu-cadores.

• Articula recursos asociativos, integrandoa los actores sociales involucrados con laEducación Tecnológica.

Desde el CeNET venimos trabajando en dis-tintas líneas de acción que convergen en elobjetivo de reunir a profesores, a especialistasen Educación Tecnológica y a representantesde la industria y de la empresa, en accionescompartidas que permitan que la educacióntécnico-profesional se desarrolle en la escuelade un modo sistemático, enriquecedor, pro-fundo... auténticamente formativo, tanto paralos alumnos como para los docentes.

Una de nuestras líneas de acción es la de di-señar y llevar adelante un sistema de capaci-

tación continua para profesores de educacióntécnico-profesional, implementando trayec-tos de actualización. En el CeNET contamoscon quince unidades de gestión de apren-dizaje en las que se desarrollan cursos,talleres, pasantías, conferencias, encuentros,destinados a cada educador que desee inte-grarse en ellos presencialmente o a distancia.

Otra de nuestras líneas de trabajo asume laresponsabilidad de generar y participar enredes que vinculan al Centro con organismose instituciones educativos ocupados en laeducación técnico-profesional, y con organis-mos, instituciones y empresas dedicados a latecnología en general. Entre estas redes, seencuentra la Red Huitral, que conecta aCeNET con los Centros Regionales deEducación Tecnológica -CeRET- y con lasUnidades de Cultura Tecnológica –UCT–instalados en todo el país.

También nos ocupa la tarea de producirmateriales de capacitación docente. DesdeCeNET hemos desarrollado distintas seriesde publicaciones –todas ellas disponibles enel espacio web www.inet.edu.ar–:

• Educación Tecnológica, que abarca mate-riales que posibilitan una definición cu-rricular del área de la Tecnología en elámbito escolar y que incluye marcosteóricos generales, de referencia, acercadel área en su conjunto y de sus con-tenidos, enfoques, procedimientos yestrategias didácticas más generales.

X

LAS ACCIONES DEL CENTRO NACIONAL DE


• Desarrollo de contenidos, nuestra segundaserie de publicaciones, que nuclea fascícu-los de capacitación en los que se profun-diza en los campos de problemas y decontenidos de las distintas áreas del cono-cimiento tecnológico, y que recopila, tam-bién, experiencias de capacitación docentedesarrolladas en cada una de estas áreas.

• Educación con tecnologías, que propicia eluso de tecnologías de la información y dela comunicación como recursos didácti-cos, en las clases de todas las áreas yespacios curriculares.

• Educadores en Tecnología, serie de publica-ciones que focaliza el análisis y las pro-puestas en uno de los constituyentes delproceso didáctico: el profesional queenseña Tecnología, ahondando en losrasgos de su formación, de sus prácticas,de sus procesos de capacitación, de suvinculación con los lineamientos curricu-lares y con las políticas educativas, deinteractividad con sus alumnos, y consus propios saberes y modos de hacer.

• Documentos de la escuela técnica, quedifunde los marcos normativos y curricu-lares que desde el CONET –ConsejoNacional de Educación Técnica- deli-nearon la educación técnica de nuestropaís, entre 1959 y 1995.

• Ciencias para la Educación Tecnológica,que presenta contenidos científicos aso-ciados con los distintos campos de la tec-nología, los que aportan marcos concep-tuales que permiten explicar y funda-mentar los problemas de nuestra área.

• Recursos didácticos, que presenta con-tenidos tecnológicos y científicos,

estrategias –curriculares, didácticas yreferidas a procedimientos de construc-ción– que permiten al profesor de la edu-cación técnico-profesional desarrollar,con sus alumnos, un equipamientoespecífico para integrar en sus clases.

Desde esta última serie de materiales decapacitación, nos proponemos brindar he-rramientas que permitan a los docentes nosólo integrar y transferir sus saberes y capaci-dades, sino también, y fundamentalmente,acompañarlos en su búsqueda de solucionescreativas e innovadoras a las problemáticascon las que puedan enfrentarse en el procesode enseñanza en el área técnica.

En todos los casos, se trata de propuestas deenseñanza basadas en la resolución de pro-blemas, que integran ciencias básicas ytecnología, y que incluyen recursos didácti-cos apropiados para la educacióntécnico–profesional.

Los espacios de problemas tecnológicos, lasconsignas de trabajo, las estrategias deenseñanza, los contenidos involucrados y,finalmente, los recursos didácticos estánplanteados en la serie de publicaciones queaquí presentamos, como un testimonio derealidad que da cuenta de la potencialidadeducativa del modelo de problematización enel campo de la enseñanza y del aprendizajede la tecnología, que esperamos que resultede utilidad para los profesores de la edu-cación técnico-profesional de nuestro país.

Juan Manuel KirschenbaumDirector Nacional del Centro Nacional de

Educación Tecnológica.Instituto Nacional de Educación Tecnológica

XI

Desde esta serie de publicaciones del CentroNacional de Educación Tecnológica, nos pro-ponemos:

• Poner a consideración de los educadoresun equipamiento didáctico a integrar enlos procesos de enseñanza y de apren-dizaje del área técnica que coordinan.

• Contribuir a la actualización de losdocentes de la educación técnico-profe-sional, en lo que hace a conocimientostecnológicos y científicos.

Inicialmente, hemos previsto el desarrollo deveinte publicaciones con las que intentamosabarcar diferentes contenidos de este campocurricular vastísimo que es el de la educacióntécnico-profesional.

En cada una de estas publicaciones es posiblereconocer una estructura didáctica común:

1 Problemas tecnológicos en el aula. Enesta primera parte del material sedescriben situaciones de enseñanza y deaprendizaje del campo de la educacióntécnico-profesional centradas en la re-solución de problemas tecnológicos, y sepresenta una propuesta de equipamientodidáctico, pertinente como recurso pararesolver esas situaciones tecnológicas ydidácticas planteadas.

2 Encuadre teórico para los problemas.En vinculación con los problemas didác-ticos y tecnológicos que constituyen elpunto de partida, se presentan conceptos

tecnológicos y conceptos científicos aso-ciados.

3 Hacia una resolución técnica. Manualde procedimientos para la construc-ción y el funcionamiento del equipo.Aquí se describe el equipo terminado y semuestra su esquema de funcionamiento;se presentan todas sus partes, y los mate-riales, herramientas e instrumentos nece-sarios para su desarrollo; asimismo, sepauta el “paso a paso” de su construc-ción, armado, ensayo y control.

4 El equipo en el aula. En esta parte delmaterial escrito, se retoman las situa-ciones problemáticas iniciales, aportandosugerencias para la inclusión del recursodidáctico construido en las tareas quedocente y alumnos concretan en el aula.

5 La puesta en práctica. Este tramo dela publicación plantea la evaluacióndel material didáctico y de la experien-cia de puesta en práctica de las estrate-gias didácticas sugeridas. Implica unaretroalimentación –de resolución vo-luntaria– de los profesores destinata-rios hacia el Centro Nacional deEducación Tecnológica, así como elpunto de partida para el diseño denuevos equipos.

Esta secuencia de cuestiones y de momentosdidácticos no es azarosa. Intenta replicar –enuna producción escrita– las mismas instanciasde trabajo que los profesores de Tecnologíaponemos en práctica en nuestras clases:

XII

LA SERIE “RECURSOS DIDÁCTICOS”

Es a través de este circuito de trabajo (pro-blema-respuestas iniciales-inclusión teórica-respuestas más eficaces) como enseñamos ycomo aprenden nuestros alumnos en el área:

• La tarea comienza cuando el profesorpresenta a sus alumnos una situacióncodificada en la que es posible recono-cer un problema tecnológico; para con-figurar y resolver este problema, es nece-sario que el grupo ponga en marcha unproyecto tecnológico, y que encare análi-sis de productos o de procesos desarro-llados por distintos grupos sociales pararesolver algún problema análogo.Indudablemente, no se trata de cualquierproblema sino de uno que ocasionaobstáculos cognitivos a los alumnosrespecto de un aspecto del mundo artifi-cial que el profesor –en su marco curri-cular de decisiones– ha definido comorelevante.

• El proceso de enseñanza y de aprendiza-je comienza con el planteamiento de esasituación tecnológica seleccionada por elprofesor y con la construcción del espa-cio-problema por parte de los alumnos, ycontinúa con la búsqueda de respuestas.

• Esta detección y construcción derespuestas no se sustenta sólo en losconocimientos que el grupo disponesino en la integración de nuevos con-tenidos.

• El enriquecimiento de los modos de “ver”y de encarar la resolución de un proble-ma tecnológico –por la adquisición denuevos conceptos y de nuevas formastécnicas de intervención en la situación

desencadenante– suele estar distribuidamaterialmente –en equipamiento, enmateriales, en herramientas–.

No es lo mismo contar con este equipamien-to que prescindir de él.

Por esto, lo queintentamos des-de nuestra seriede publicacio-nes es acercar alprofesor distin-tos recursos di-dácticos que a-yuden a sus a-lumnos en estatarea de proble-matización y dei n t e r v e n c i ó n– s u s t e n t a d ateórica y técni-camente– en elmundo tecno-lógico.

Al seleccionar los recursos didácticos queforman parte de nuestra serie de publica-ciones, hemos considerado, en primer térmi-no, su potencialidad para posibilitar, a losalumnos de la educación técnico-profesional,configurar y resolver distintos problemas tec-nológicos.

Y, en segundo término, nos preocupó quecumplieran con determinados rasgos que lespermitieran constituirse en medios eficacesdel conocimiento y en buenos estructurantescognitivos, al ser incluidos en un aula por unprofesor que los ha evaluado como perti-

XIV

Caracterizamos comorecurso didáctico a to-do material o compo-nente informático se-leccionado por un edu-cador, quien ha evalua-do en aquél posibili-dades ciertas para ac-tuar como mediadorentre un problema de larealidad, un contenidoa enseñar y un grupode alumnos, facilitandoprocesos de compren-sión, análisis, profundi-zación, integración,síntesis, transferencia,producción o evalua-ción.

nentes. Las cualidades que consideramosfundamentales en cada equipo que promove-mos desde nuestra serie de publicaciones”Recursos didácticos”, son:

• Modularidad (puede adaptarse a diversosusos).

• Resistencia (puede ser utilizado por losalumnos, sin peligro de romperse confacilidad).

• Seguridad y durabilidad (integrado pormateriales no tóxicos ni peligrosos, ydurables).

• Adaptabilidad (puede ser utilizado en eltaller, aula o laboratorio).

• Acoplabilidad (puede ser unido o combi-nado con otros recursos didácticos).

• Compatibilidad (todos los componentes,bloques y sistemas permiten ser integra-dos entre sí).

• Facilidad de armado y desarmado (posi-bilita pruebas, correcciones e incorpo-ración de nuevas funciones).

• Pertinencia (los componentes, bloquesfuncionales y sistemas son adecuadospara el trabajo con los contenidos cu-rriculares de la educación técnico-pro-fesional).

• Fiabilidad (se pueden realizar las tareaspreestablecidas, de la manera esperada).

• Coherencia (en todos los componentes,bloques funcionales o sistemas se siguenlas mismas normas y criterios para elarmado y utilización).

• Escalabilidad (es posible utilizarlo enproyectos de diferente nivel de com-

plejidad).

• Reutilización (los diversos componentes,bloques o sistemas pueden ser desmonta-dos para volver al estado original).

• Incrementabilidad (posibilidad de iragregando piezas o completando elequipo en forma progresiva).

Haydeé NocetiCoordinadora de la acción “Conocimientoscientífico-tecnológicos para el desarrollo de

equipos e instrumentos”.Centro Nacional de Educación Tecnológica

XV

12.Entrenador

en lógica

programada

Este material de capacitación fuedesarrollado por:

Sergio Noriega.Es Ingeniero en Telecomunicaciones. Se de-sempeña como Profesional de Apoyo Prin-cipal en la Comisión de InvestigacionesCientíficas de la provincia de Buenos Aires(CIC), con lugar de trabajo en el Labora-torio Metrológico para las ComunicacionesÓpticas (LAMECO) del Centro de Inves-tigaciones Ópticas (CIOp). Es profesor titu-lar en la cátedra “Introducción a los siste-mas lógicos y digitales” (Facultad de Inge-niería. Universidad Nacional de La Plata) yprofesor asociado en la cátedra “Telecomu-nicaciones I” (Facultad de Ingeniería yCiencias Exactas. Universidad Argentina dela Empresa).

2

Coordinación general:Haydeé Noceti

Diseño didáctico:Ana Rúa

Administración:Adriana Perrone

Monitoreo y evaluación:Laura Irurzun

Diseño gráfico:Tomás Ahumada

Karina LacavaAlejandro Carlos Mertel

Diseño de tapa:Laura Lopresti

Juan Manuel Kirschenbaum

Con la colaboracióndel equipo de profesionales

del Centro Nacionalde Educación Tecnológica

Las metas, los programas y las líneas de accióndel Instituto Nacional de Educación Tecnológica VIIILas acciones del Centro Nacional de Educación Tecnológica XLa serie “Recursos didácticos” XII

1 Problemas tecnológicos en el aula 4• El recurso didáctico que proponemos

2 Encuadre teórico para los problemas 12• Hacia circuitos integrados

• Tecnología de familias lógicas• El transistor MOG, la base de toda la tecnología CMOS• Procesos de fabricación de circuitos integrados

• Diseño digital. Alternativas de implementación• Un poco de historia• Tecnología para el diseño lógico

• Circuitos lógicos programables por hardware• ¿Qué es un PLD? Clasificación• Tecnología para el diseño lógico• Dispositivos lógicos proramables simples -SPLD-• Arreglos lógicos programables -FPGA-• Programación

3 Hacia una resolución técnica. Manual de procedimientospara la construcción y el funcionamiento del equipo 58• El producto • Los componentes

• 1- Hardware• 2- Software

4 El equipo en el aula 137• La superación de dificultades

5 La puesta en práctica 172

Anexo• CD Aplicaciones para desarrollar en el aula

Índice

En comparación con la electrónica analógica,la electrónica digital ha ganado mucho terre-no en las últimas décadas.

Hoy en día, el diseño digital no sólo tienerelevancia en la computación y en las teleco-municaciones sino que, además, brinda solu-ciones muy eficientes en áreas como la indus-tria (con controladores digitales de procesos,por ejemplo) o la electromedicina (equiposde monitoreo y adquisición de datos, tomo-grafía computada), por nombrar sólo algu-nas. Esta eficiencia es posible gracias al desa-rrollo de distintos tipos de dispositivos digi-tales basados en la utilización de microproce-sadores y de circuitos de lógica programada.

Un dispositivo ló-gico programable–a diferencia deun microprocesa-dor– es un con-junto de com-puertas que se en-cuentran conteni-das dentro de unchip que se pro-grama desde unacomputadora. De acuerdo con la necesidad,es posible interconectar sus componentes in-ternos a fin que de que se implemente el cir-cuito deseado: algo sencillo como un con-tador o algo sofisticado como un microproce-sador, ya que la complejidad del diseño

depende del tipo y de las características delchip que se utilice.

Resulta imprescindible, entonces, estudiaresta tecnología con los alumnos, ya que seencuentra en un sinnúmero de equipos digi-tales modernos.

Consideremos algunas situaciones didácticasque involucran contenidos de lógica progra-mada.

4

Un microprocesador esun circuito digitalcomplejo que funcionacon el control de unprograma escrito enuna memoria. Sus apli-caciones abarcan desdeel control de una má-quina expendedora decafé hasta el de un tras-bordador espacial.

1. PROBLEMAS TECNOLÓGICOS EN EL AULA

Para sus pruebas en el “Laboratorio deautotrónica”, los alumnos necesitan medirel tiempo que trascurre al accionar unactuador neumático.

El dispositivo que requieren es:

• Un reloj digital que cuente segundosdesde 00 hasta 59 y que, allí, comien-ce una nueva secuencia. La visualiza-ción podría realizarse a través de undisplay de dos dígitos de 7 segmentoscada uno, de tipo led.

A partir de esta descripción inicial, elgrupo encara el desarrollo del reloj desdeel “Laboratorio de electrónica”. El proyec-to va a terminar en un circuito impreso yfuncionando.

Al considerar las posibles formas de

5

1National Semiconductor: http://www.national.com2Texas Instruments: http://www.ti.com

implementar las operaciones iniciales quepermitan desarrollar el reloj, surgen dis-tintas alternativas:

• Emplear circuitos integrados de tec-nología TTL –lógica transistor-transis-tor– para resolver cada una de laspartes que constituyen el reloj; porejemplo, utilizar la serie 74LS de TTL.

• Emplear tecnología CMOS –transistorde efecto de campo de simetría com-plementaria–; por ejemplo, la serie4000 de National Semiconductor®1 ola 14000 de Texas Instruments®2.

• Emplear circuitos integrados dedica-dos CMOS, que ya vienen preparadospara cumplir la función de reloj.

Con su profesor de electrónica, los alum-nos analizan que:

• La primera opción –si bien aún esviable– implicaría utilizar una tec-nología que ya está en desuso; funda-mentalmente, debido a que consumemucha corriente y que, al ocuparmayor espacio en el chip, permite unamenor densidad de integración–implementar menos lógica en unárea dada de silicio– con respecto a latecnología CMOS, por lo que su costoresulta más alto.

• Para el uso de la tecnología CMOS,podrían emplear el MC14017B comocontador; éste es un simple contadorBCD –decimal codificado en binario;

circuito contador de décadas– condos chips. O, mejor aún, podrían usarel MC14518B que es un contadorBCD doble, implementado en un solochip. Como decodificador BCD a 7segmentos del reloj, es posible em-plear el MC14511B que es muy utili-zado o, también, los circuitosMC14513, MC14547 u otros. Y,como fuente de reloj, acudir a, porejemplo, un oscilador a cristal decuarzo, empleando un cristal y com-puertas inversoras.

Los alumnos optan, entonces, por la basede un circuito contador de décadas for-mado por dos contadores –uno para lasunidades y otro para las decenas desegundos–. Además, prevén la inclusiónde una fuente de reloj de un segundo deperíodo, para aplicar a la entrada de relojde los contadores. Para implementar laparte de visualización –como van a usardos display de 7 segmentos a led–, inter-conectarán un decodificador BCD a 7 seg-mentos entre las salidas de cada contadory dichos display.

A continuación, basándose en las hojas dedatos de los manuales de CMOS, el profe-sor propone a los estudiantes que selec-cionen los componentes, considerandolos criterios de:

• Simplicidad; van a decidirse por a-quellos circuitos integrados que ha-gan el diseño lo más sintético posible–es decir, con la menor cantidad decomponentes– y, preferentemente,constituido por aquellos que puedan

6

3Editorial Técnica Plaquetodo: http://www.plaquetodo.com4Lo hacen, empleando una placa de pertinax con dos caras

recubiertas de una delgada lámina de cobre; graban el dia-grama del circuito impreso con los caminos de cobre en di-chas caras y eliminan el resto. Para el diseño de circuitos im-presos, utilizan los programas OrCAD® o Protel® –Cimme-try Systems Inc. http://www.cimmetry.com/formats.html–que permiten imprimir y, posteriormente, con un métodofotográfico, imprimir un “negativo” o un “positivo” para usarcomo máscara, en el paso de fabricación del impreso.Entonces, los alumnos depositan el papel traslucido positivosobre una de las caras y la iluminan con una lámpara derayos ultravioleta durante varios minutos; un film positivoqueda traslúcido donde no debe haber cobre y negro dondesí debe haberlo; en el caso positivo, el producto químicofotosensible que contiene la placa deja la película endureci-da donde la luz no pasa –por el negro del film– y débildonde la luz pasa. Como la placa es doble faz, se repite elprocedimiento en la otra cara. Una vez concluida esta etapa,los alumnos sumergen la placa en ácido (generalmente, per-cloruro férrico) durante el tiempo suficiente como para quese elimine el cobre de la zona que recibió la luz ultravioletay quede sólo el cobre de la parte del film que era negra.

cumplir con más de una de las funcio-nes deseadas.

• Disponibilidad en el mercado local;para esto, uno de los rasgos requeri-dos es que los componentes no seanobsoletos.

• Precio accesible.

El paso siguiente consiste en considerarcómo pueden saber si el diseño que van aimplementar funciona o no.

Las maneras que los estudiantes conocenson dos:

• Mediante la información suministradapor la hoja de datos de los compo-nentes seleccionados, pueden realizarun diagrama de tiempos a través delcual sea posible constatar que los di-ferentes componentes trabajan en for-ma correcta.

• Comprobar el funcionamiento, ar-mando los componentes electrónicosen una plaqueta de ensayos tipoExperimentor® o Proto-Board.

Seleccionados ya los circuitos a emplear,comprobada la viabilidad del diseño y ha-biendo realizado el diagrama circuital, lasiguiente etapa que los alumnos encaranes la de la construcción. Para esto, desa-rrollan el circuito impreso que va a permi-tirles interconectar los circuitos integradosy los otros componentes asociados (resis-tencias, conectores, capacitores, etc.).

Un equipo de alumnos opta por realizar elcircuito con una plaqueta del tipo Pla-

quetodo®3 a la que sueldan los pines delos chips por medio de alambres de cobre;otro equipo fabrica el circuito impreso4.

Una vez finalizado el impreso –tarea queles lleva seis horas de clase–, proceden asoldar los componentes del reloj digital ylo prueban.

Pero, su profesor ha previsto para ellosotro desafío:

– Y, ¿si, las prácticas en el laboratorio deautotrónica hicieran necesario modificaralguna de las características del reloj? Porejemplo, agregar los dígitos correspondien-tes a los minutos, de modo tal que el relojcuente, en total, una hora –es decir, desde00:00 hasta 59:59–?

La respuesta general es de desaliento: Estecambio implicaría rediseñar el proyecto

7

para duplicar la cantidad de contadores,decodificadores y displays; inclusive, seríanecesario volver a desarrollar del circuitoimpreso, ya que el que hicieron no serviríamás; y, para utilizar los componentes ante-riores, habría que desoldarlos –con la posi-bilidad de dañarlos– y volverlos a soldar.

Entonces, el profesor interviene:

– Quiero enseñarles una metodología distin-ta, que evita todas estas dificultades...

El profesor y los alumnos de “Bases de ló-gica digital” se encuentran analizando losdiferentes tipos de circuitos que podríanutilizarse para concretar un proyecto deelectrónica digital:

• Circuitos elementales, tales comocompuertas and, nand, or, nor, inversory aquellas derivadas de las anteriores.

• Circuitos de lógica combinatoria, talescomo: sumadores, restadores, decodi-ficadores, codificadores, multiplexo-res, demultiplexores, etc.

• Circuitos de lógica secuencial, talescomo: flip-flops, latches, contadores,registros de desplazamiento, etc.

En todos los casos de circuitos combinato-rios, los alumnos van a necesitar conocersu tabla de verdad, a fin de saber qué rea-liza cada uno de ellos; y, además, para lamayoría de los circuitos secuenciales, con-tar con los diagramas de tiempo, a fin deentender su funcionamiento.

Una forma en que los alumnos realizanestas operaciones consiste en analizar cadacircuito de tecnología estándar tipo TTL oCMOS, ubicándolos de a uno por vez enuna plaqueta experimental tipo Experimen-tor®, y efectuar las interconexiones ne-cesarias con cables de cobre entre aquellosy los componentes necesarios. Empleandollaves, pulsadores y diodos emisores de luztipo led, pueden visualizar las entradas ysalidas, para comprobar su funcionamien-to. Por otra parte, empleando un testerdigital (multímetro) o un osciloscopio, leses posible realizar la función de visualizarlos resultados y de analizar las señalesdinámicas de circuitos secuenciales –uncontador, un registro de desplazamiento–.

Pero, este procedimiento de trabajo obligaa los alumnos a modificar el experimentocada vez que cambian el circuito integra-do a analizar, ya que la mayoría de loschips de lógica tradicional TTL y CMOScontiene sólo una función específica a rea-lizar (sumador de 4 bits, contador de unsolo dígito tipo BCD, etc.).

Les resultaría útil contar con un procedi-miento de análisis más eficaz.

En el taller, el profesor se proponecomenzar a trabajar problemáticas vincu-ladas con la lógica programada, con susalumnos.

Para esto, les plantea:

– Les acerco el diagrama circuital (esquemá-tico) de un producto tecnológico que uste-

En cada una de estas situaciones de enseñan-za, parece óptimo integrar contenidos delógica programada, ya que alumnos y profe-sores están trabajando en torno a problemastecnológicos que, según la elección adoptadade los componentes utilizados, podríanimplicar permanentes cambios en el hardwa-re, no sólo por la cantidad de chips y mode-los empleados sino por la modificación delcircuito impreso.

El recurso didáctico queproponemosEl equipo didáctico Entrenador en lógicaprogramada que estamos proponiéndoleincluir en su clase resulta un modelo demucha utilidad para comprender cómo esposible implementar diferentes circuitosdigitales, basándose en la utilización de dis-positivos configurables por hardware.

Este recurso didáctico permite avanzar en lacomprensión de contenidos tales como:

• circuitos lógicos programables, nuevatecnología en el diseño digital,

• principio de funcionamiento y arquitec-turas actuales para la implementación delos circuitos lógicos programables,

• diseño, simulación y programación de dispo-sitivos lógicos programables por hardware.

8

des conocen –pero que no voy a anticipar-les–. Por favor, examínenlo y compartancon el grupo cómo consideran que seríaposible determinar su función.

Los alumnos plantean que una manera dedefinir la funcionalidad del circuito es através del desarrollo de:

• ecuaciones que describen su fun-cionamiento,

• tablas de verdad,

• diagramas temporales.

El profesor reconoce la corrección de larespuesta; pero, plantea que, en este caso,el procedimiento puede resultar bastantetedioso e insumir mucho tiempo de análi-sis, con la posibilidad constante de come-ter errores que conduzcan a conclusioneserróneas.

Otra forma de establecer cuál es la funcióndel circuito es implementarlo; pero, estollevaría mucho más tiempo y dificultades.

¿Qué hacer, en estos casos?

Los alumnos están desarrollando un conta-dor de eventos de módulo 20 que integrarána un equipo de llenado de frascos con com-primidos, para una industria farmacéutica.

El profesor presenta a sus alumnos el cir-cuito digital del contador y plantea:

_ Este circuito contiene errores. Mi propuestaes que ustedes piensen cómo es posible detec-tarlos.

La utilización de uno o más chips de lógica progra-mada hace posible realizar todas las funciones; y,si las condiciones del proyecto así lo exigen permi-te, además, generar lógica, ampliar o cambiar loscircuitos internos con facilidad, y replantear elesquema original.

El entrenador intenta, así, introducir al alum-no en el mundo de la tecnología de diseñológico por hardware, dando respuestas a losinterrogantes de:

– ¿Cuáles son las ventajas de emplear circui-tos programables por hardware, en lugarde usar lógica digital convencional?

– ¿Cuál es el proceso tecnológico que permi-te implementar físicamente hardware digi-tal desde un chip?

– ¿Cuáles son las diferentes formas para rea-lizar un diseño lógico, empleando este tipode tecnología?

– ¿Qué herramientas de software y hardwarese necesita para lograrlo?

El equipo está compuesto por dos placas decircuito impreso (la principal que posee elchip y una auxiliar con ejemplos de diseño)y un conector especial para programación.

La placa principal tiene alojado un circuitológico programable del tipo CPLD –disposi-tivo lógico programable complejo– y estácompuesta por subcircuitos:

• Fuente de alimentación, y conectores deentradas y salidas digitales. Permite ali-mentar a los circuitos internos y externosque se conecten con una tensión de 5 Vregulada, proveniente de un regulador detensión estabilizada; para esto, empleauna fuente externa de alimentación de220 V a 12 V de corriente continua o, e-ventualmente, una fuente auxiliar me-diante la conexión de una batería de 9 Vde corriente continua para usar en casode no contar con un suministro de ener-gía eléctrica.

• Circuito lógiico programable complejo–CPLD– tipo EPM7128. Este circuitointegrado es el componente principal delkit; mediante su programación desde unacomputadora personal, puede ser confi-gurado para que cumpla un gran númerode funciones lógicas.

• Oscilador a cristal de cuarzo. Posibilita lageneración de una señal de onda cuadra-da, con muy alta estabilidad temporal, pa-ra aquellas experiencias en las que se re-quiera de una señal de reloj de precisión.

• Conector para proggramación de la CPLD.Es implementado en base a un conectortipo DB25 con un circuito integrado ycomponentes pasivos, a fin de brindaruna interfaz entre la computadora per-sonal (desde un puerto paralelo) y el dis-positivo lógico programable (en este ca-so, una CPLD tipo EPM7128).

La placa auxiliar presenta ejemplos de aplica-ciones que pueden implementarse en un aula5.

A través del recurso didáctico Entrenador enlógica programada, los alumnos pueden rea-lizar experiencias tales como:

• Comprender la tecnología basada endispositivos lógicos programables porhardware.

• Realizar diseños lógicos simples y com-plejos con estos dispositivos y con elsoftware asociado a ellos; para concretar-los, basta con programar al chip y conec-tar aquellos componentes que se requie-ran, desde uno o varios circuitos impre-sos vía los conectores DB25.

9

5Usted encontrará estas aplicaciones en el CD que acompañaesta publicación.

• Utilizar el equipo como entrenador bási-co de lógica digital, ya que puede emularcualquier tipo de compuerta o circuitomás complejo. Por ejemplo, se podría en-señar cómo funciona un contador BCD ycómo programarlo dentro, conectando alos conectores DB25, aquellos compo-nentes necesarios para su demostración(por ejemplo llaves, pulsadores y diodosemisores de luz).

• Simular el comportamiento de un cir-cuito digital genérico en forma temporal,empleando el software asociado al cir-cuito integrado. Se constituye, así, en unaherramienta adicional para el análisis ysíntesis de circuitos digitales.

Contando con esteequipo, los alumnosdel primer testimo-nio podrían diseñarsintéticamente el re-loj y, a partir de allí,agregar o quitarfunciones, a travésde una simplereprogramación.También:

• realizar circuitos mucho más complejos yque trabajen a mayor velocidad que a-quellos a implementar con circuitos inte-grados digitales en tecnología tradicional,

• ingresar los diseños de manera gráfica omediante un lenguaje de programaciónespecial a fin de que, luego, el programacompilador sintetice el circuito pedido,

• simular cualquier diseño digital que serealice en tecnología TTL o CMOS y, deesta manera, comprobar que no contenga

errores funcionales en su diseño.

Porque, con la ayuda de los circuitos lógicosprogramables, es posible realizar el diseñodel reloj –como tantos otros mucho máscomplejos–, empleando la mínima cantidadde circuitos integrados. Con un solo chip, enprincipio, se pueden sintetizar las funcionesde la fuente de generación de reloj de unsegundo de período, de los contadores y delos decodificadores BCD a 7 segmentos; ycomo, en general, las prestaciones de estoschips son grandes, queda todavía más lógicapara implementar otras funciones.

Las ventajas de emplear este tipo de tecnolo-gía en la que el chip se puede configurar paraque haga –dentro de ciertos límites– lo que elusuario requiere:

• No se necesita tener diferentes tipos decircuitos integrados en stock.

• Al implementar toda o casi toda la lógicanecesaria en un chip, las velocidades detrabajo (máxima frecuencia de reloj a uti-

10

En la cuartaparte de este

material de capacita-ción consideramos va-rios ejemplos de di-seño de circuitos talescomo contador BCD,sumador de 4 bits, de-codificador de 7 seg-mentos, flip-flop tipo D, etc.

lizar) son muysuperiores res-pecto de em-plear lógica dis-creta.

• Seleccionandoadecuadamenteel circuito inte-grado, podemos destinar lógica adicionalpara ampliar el circuito, si esto es necesario.

• Es posible reconfigurar ciertos circuitosde lógica programada para hacer unnuevo diseño o para mejorar el existente.Esto constituye una ventaja extra, ya quepuede suceder que –si se toman ciertasprevisiones inicialmente– no sea nece-sario modificar el circuito impreso o, sidebe hacérselo, los cambios sean míni-mos, ganando en el tiempo de rediseño.

• En la etapa de diseño, la mayoría de losfabricantes de circuitos de lógica progra-mada, ofrece un software para edición,simulación y programación de sus chips.Esto es muy importante ya que, en gene-ral, hace mucho más fácil el diseño y,además, mediante el simulador es posiblesaber si el proyecto funciona correcta-mente, sin necesidad de tener que armar-lo previamente.

Si los alumnos del segundo testimonio conta-ran con el entrenador, podrían comprender elfuncionamiento de diversos circuitos integra-dos simples y complejos que se enseñan enescuelas secundarias y universidades, y queforman parte de la base de circuitos muchomás complejos –memorias, conversores analó-gico-digitales, microprocesadores, etc.– y:

• simular estos circuitos desde el punto de

vista funcional, a fin de comprobar sustablas de verdad;

• desde el punto de vista temporal, simularcualquiera de estos circuitos realizadosen tecnología TTL o CMOS, para estudiarlos efectos que introducen los tiempos deretardo de un circuito físico real;

• implementar el hardware de un circuitodigital simple o complejo –sumadores,decodificadores, contadores...–, con laayuda de llaves, pulsadores, osciladores,diodos tipo LED, etc. que se implementenen diversas placas que se interconecten alentrenador. Porque, como el dispositivoempleado en el entrenador es progra-mable, es posible seguir utilizando lasmismas conexiones de pulsadores, llaves,LED, etc. para los diferentes tipos de cir-cuitos a ensayar –éstos son creados dentrodel chip, las veces que sean necesarias–.

En el taller, integrar el entrenador como recursodidáctico para que los alumnos detecten quéhace el circuito dado por su profesor, posibilita:

• realizar su simulación temporal, paraestudiar el circuito por etapas si éste esmuy complejo,

• implementarlo en hardware dentro delchip del entrenador y excitarlo conve-nientemente con señales digitales, paraanalizar la evolución de las salidas con elinstrumental adecuado.

Y, en el último testimonio, una vez detectadoel problema, el grupo de alumnos va a poder:

• Rediseñar el circuito y volver a simularlo,para comprobar que responde apropia-damente.

11

En una computadora per-sonal, por ejemplo, exis-ten varios de estos circui-tos que la hacen másveloz y que permiten dis-minuir su tamaño –alrequerir menos cantidadde chips–.

12

La electrónica se conoce desde la década de1930.

La invención de laválvula gaseosa daorigen a un nuevocomponente eléc-trico que, entre o-tras cosas, posibi-lita amplificar se-ñales eléctricas.La invención deltransistor en 1947,por su parte, co-mienza a generarun cambio res-pecto de cómo de-berían construirselos componenteselectrónicos; en-tonces, la tecno-logía sufre un re-direccionamientonotable, al comen-zar a trabajar sobre materiales sólidos y aldiseñar un transistor -más pequeño y con-fiable, comparado con los tubos al vacío-.

A partir de 1950, el tamaño de los disposi-tivos electrónicos comienza a reducirsedramáticamente. Y, desde 1958, surge la pa-labra microelectrónica. Un bloque -chip- desilicio de un área de 0.5 cm² pasa a contenerde 10 a 20 transistores con varios diodos,resistencias y condensadores.

Así se configura la idea de circuito integrado,un circuito eléctrico muy avanzado formado,generalmente, por transistores, diodos,resistencias y capacitores conectados conve-nientemente a fin de realizar una tareaespecífica.

Hacia mediados de los '50 se construyen cir-cuitos electrónicos en laboratorios industria-les de dos compañías estadounidenses: TexasInstruments® y Fairchild Semiconductor®.Jack Kilby, de la primera empresa, es quieninventa el circuito integrado y, posterior-mente, Robert Noyce hace mejoras que per-miten resolver problemas de encapsulamien-to de los chips.

En la década de 1970 ya se han desarrolladodiversas familias de circuitos lógicos digi-

2. E N C U A D R E T E Ó R I C O PA R A L O SP R O B L E M A S

Hacia circuitos integrados

La ENAC - Numeri-cal Integrator AndComputer-, primeracomputadora elec-trónica, estaba con-formada por 18.000válvulas que se que-maban constante-mente y que la ha-cían muy poco con-fiable, con un consu-mo de 200.000 wattsde potencia y ocu-pando el espacio detoda una habitación;con el transistor selogra disminuir lacantidad de compo-nentes y el área delas computadoras.

13

tales; las preponderantes son:

• TTL -lógica transistor-transistor-,

• ECL -lógica acoplada por emisor- y

• CMOS -lógica MOS (Metal Oxide Semi-conductor; semiconductor de metal-óxido) de simetría complementaria-.

A medida que la tecnología electrónica digitalsigue avanzando, se hace cada vez más com-pacta (introduce mayor cantidad de com-ponentes en una misma área de silicio) y co-mienza a ser aplicada al diseño de dispositivoscomplejos tales como microprocesadores yotros dispositivos de alta densidad de integra-ción como son las memorias de estado sólido.

Los primeros dispositivos comerciales que em-plean circuitos de alta densidad de integraciónson las calculadoras, que dan origen a las com-putadoras comerciales, a comienzos del '80.

Hoy en día, se han alcanzado densidades deintegración tan altas, que los circuitos integra-dos digitales pueden contener varias decenasde millones de transistores en un área de si-licio de pocos milímetros cuadrados. Éste esel caso de los microprocesadores que se em-plean en las computadoras personales como,por ejemplo, los conocidos Pentium® de Intel.

Tecnología de familias lógicas

Ya en 1970, comienza a aparecer una familialógica que puede competir con la TTL6; setrata de la CMOS, basada en el uso de tran-sistores de efecto de campo tipo MOSFETtanto de canal N como de canal P, para poderimplementar cualquier función lógica pri-maria (and, or, negación) y, con ellas,cualquier otra función por compleja que éstasea.

La TTL está desarrollada sobre la base detransistores bipolares del tipo NPN, con elagregado de diodos y resistencias. La CMOS,en cambio, sólo contiene transistores MOS-FET en sus circuitos, con las ventajas de:

• bajo consumo sin señal,

• mayor inmunidad al ruido eléctrico,

• mayor capacidad de carga a la salida,para alimentar a otras compuertas,

• posibilidad de operar con tensiones dealimentación desde 3 V hasta 18 V.

Su principal desventaja es la de ser muchomás lenta que la TTL. Pero, con la mejora enla tecnología de fabricación de circuitos inte-grados y nuevas ideas para desarrollar esque-mas de conexionado interno más eficientes,ambas familias van haciéndose cada vez más

Una familia lógica es una tecnología que,empleando un conjunto particular de com-ponentes dispuestos circuitalmente de unaforma dada, permite implementar física-mente funciones lógicas, según lo estable-cido por el álgebra de Boole.

6En este momento existe (y, aún está presente, con ciertasmodificaciones) otra familia lógica denominada ECL -lógicaacoplada por emisor-, basada en el uso de transistores bipo-lares, diodos y resistencias, mucho más veloz que TTL yCMOS, pero que emplea lógica binaria negativa y que trabajacon fuentes de alimentación negativas de -5,2 V. En la actuali-dad, se cuenta con otra familia lógica denominada BICMOS,que integra tanto transistores bipolares (de ahí el prefijo "bi")como de efecto de campo (CMOS) para implementar com-puertas; se emplea en ciertas aplicaciones que requieren, prin-cipalmente, velocidad pero con gran capacidad de carga a lasalida de dichas compuertas.

14

veloces.

De la primitiva TTL, se constituyen nuevassubfamilias (variaciones de la TTL con otroscircuitos internos y transistores bipolaresmejorados). De la inicialmente conocida se-rie 74 se pasa a la 74L, a la 74S y, por últi-mo, con la inclusión de transistores del tipoSchottky, se inicia la serie 74LS, 74ALS y74F.

Por el lado de CMOS, de la serie 4000 inicialse pasa a la 74HC/HCT y, por último, a la74AC/ACT.

En la carrera por conseguir una familia másrápida y de menor consumo, gana la CMOSfrente a la TTL, ya que con la disminucióndel tamaño con que pueden fabricarse lostransistores MOS, se consiguen los beneficiosde:

• mayor velocidad de respuesta,

• menor consumo,

• mayor densidad de integración (pararealizar una misma función lógica,CMOS sólo usa transistores y en menorcantidad que TTL).

Este último rasgo es decisivo, ya que permitela implementación de circuitos mucho máscomplejos -que con TTL- en una misma áreade silicio y, además, con una velocidad unpoco mayor que con la versión más rápida dela subfamilia TTL, que es la 74F.

TTL y CMOS trabajan con lógica binaria po-sitiva y con tensiones de alimentación positi-vas; TTL emplea fuentes de +5 V, CMOS usafuentes de entre +3 V y +18 V.

El transistor MOS,la base de todala tecnología CMOS

Desde que se inventa la lógica CMOS hastanuestros días, se sigue manteniendo lamisma estructura para implementar, porejemplo, un inversor.

Los cambios tecnológicos que han llevado aCMOS a reemplazar por completo a TTL, secentran en modificaciones realizadas en lafabricación de los transistores MOS de canalN y de canal P.

La diferencia entre un transistor de canal N yuno de canal P es el tipo de material con quese crea la zona de conducción entre el sourcey el drain.

Un transistor MOS es un compo-nente activo que, controlando la ten-sión de su compuerta -gate-, permitemodificar la corriente que circulaentre los terminales fuente -source-y drenaje -drain-. Dicho de otra ma-nera, a diferencia de un transistorbipolar (en el que la corriente entrelos terminales de emisor y colectorse controla por la corriente de base),un transistor MOS permite controlarpor tensión la corriente entre los ter-minales drain y source; de esta ma-nera, se puede hacer que trabaje endiferentes zonas de trabajo comoson las de corte, zona activa y de sa-turación.

15

Esta diferencia, entre otras cosas, implica quees necesario cambiar la polaridad de la ten-sión entre gate y los otros terminales, paraobtener los mismos resultados de trabajo conun tipo de transistor o con otro.

De esta manera, un inversor CMOS puedeser implementado de una manera muy sim-ple, empleando dos transistores MOS.

• Alimentando el drain del transistor decanal p con una tensión positiva respectodel terminal source del transistor de canaln, se puede gobernar la salida de dichoinversor desde el terminal de entrada.

• Aplicando siempre una tensión positiva

Transistor MOS de canal N

Inversor entecnología CMOS

Transistor MOS de canal P

• Los terminales de compuerta se unenentre sí y forman el terminal de entra-da del inversor denominado, general-mente, Vin.

• La salida del inversor está constituidapor la unión entre el source del transis-tor de canal P con el drain del transis-tor MOS de canal N, denominadoVout.

• El terminal de alimentación positivaestá constituido por el drain del tran-sistor de canal P, denominado Vdd.

• El terminal negativo o de masa, es elsource del transistor MOS de canal N,denominado Vss.

16

entre Vin y Vss, del mismo valor que lade alimentación, se logra que la salidaVout vaya a un valor de tensión cercano aVss (que equivale al estado lógico "0").

• En estas condiciones, se está aplicando altransistor MOS de canal P una tensión enel gate tal que lo tiende a cortar; por elcontrario, dicha tensión Vin, hace con-ducir al transistor de canal N, saturándo-lo y, de esta manera, consiguiendo unatensión cercana a 0 V o Vss.

• Si se aplica, en cambio, una tensión nulaa Vin (entrada cortocircuitada a Vss), lasalida toma un valor cercano a Vdd (queequivale a un "1" lógico).

• Aquí, entonces, sucede lo contrario delcaso anterior. La compuerta del transistorde canal N es Vss e impide que se active.El potencial aplicado a la compuerta deltransistor MOS de canal P, en cambio, esmás que suficiente para que conduzca ylogre que la tensión Vout sea cercana aVdd.

Para implementar otras compuertas diferen-tes al inversor, se aplica un esquema similar,usando transistores de canal P entre Vdd y lasalida, y transistores de canal N entre la sali-da y Vss.

Por ejemplo, veamos cómo se implementauna compuerta nor de 2 entradas.

Este circuito consta de 2 transistores de canalP y 2 de canal N.

Los primeros están conectados en cascadaentre Vdd y la salida. Los de canal N están enparalelo, conectados entre la salida y Vss.

Cada una de las entradas está unida a un parde transistores N-P.

Del circuito se deduce que, para que la salidapase a Vdd ("1" lógico), se tiene que dar lacondición de que ambos transistores de canalP estén activos, lo que, en principio, se lograponiendo ambas entradas a Vss.

Por otro lado, los transistores de canal Ndeben estar cortados, para que los transis-tores de canal P puedan gobernar la salida.Como están en paralelo, la única forma delograr esto es que ambas compuertas de tipoN estén a Vss. Cualquier otra combinaciónde entradas (01, 10 ó 11) hace que, al menosuna de las entradas, esté a Vdd, lo que impli-ca que al menos uno de los transistores decanal P esté cortado y uno de los transistores

Compuerta nor en CMOS

17

de canal N esté activo, con lo que la salidapasa a ser Vss ("0" lógico).

En definitiva, la tabla de verdad de este cir-cuito es tal que sólo con las entradas a Vss sepuede lograr que la salida vaya a Vdd; y estosólo lo puede efectuar una compuerta nor.

En forma similar, una compuerta nand sepuede fabricar según el siguiente circuito:

El análisis es similar al anterior. Se puedeobservar que los transistores de canal P estánen paralelo, mientras que los de canal Nestán en serie o cascada.

Aquí, la única manera de que la salida puedaestar en Vss ("0" lógico) es cuando ambostransistores de canal N están activos; y esto se

logra con ambas entradas a Vdd ("1" lógico).

Cualquier otra combinación de entradas (00,01 ó 10) hace que al menos un transistor decanal P se active y que uno de canal N estécortado, por lo que la salida es siempre Vdd.La conclusión es que: La tabla de verdadobtenida es la de una compuerta nand.

¿Cómo se obtienen las compuertas or y nor?Sobre la base de las anteriores, conectandoun inversor a la salida de ellas.

• Una or se fabrica con una nor seguida deun inversor.

• Una and, de igual manera, con una nandseguida de un inversor.

Basándonos en estas compuertas y en otroscircuitos especiales (por ejemplo, lasdenominadas pass-gate -compuertas de trans-misión-) es posible construir cualquier tipode circuito lógico, desde un circuito combi-nacional tan simple como un multiplexorhasta dispositivos más complejos que nucle-an lógica combinatoria y secuencial, talescomo un microprocesador.

Recuerde que un microprocesador es un con-junto de circuitos basados, principalmente,en registros formados por flip-flops, y unalógica combinatoria que realiza operacionesaritméticas y lógicas denominada ALU -unidad aritmético-lógica-. Cada uno de estoscircuitos está implementado por combina-ciones de las compuertas básicas como lasque describimos; cada una de estas com-puertas está hecha, a su vez, por circuitosformados por transistores de efecto de campode canal N y P.

Compuerta nand en CMOS

18

Procesos de fabricación decircuitos integrados

Los circuitos integrados, tanto analógicoscomo digitales, son fabricados con técnicasmuy complejas y variadas que requiereninstalaciones muy costosas, mantenidas enambientes denominados "de sala limpia", conextrema pureza en el aire (sin ningunapartícula de polvo u otro componente quepueda depositarse en las obleas de silicioantes o después de su procesamiento).Empresas tales como Intel®, AMD®, TexasInstrument®, Motorola® y NationalSemiconductors®, por nombrar sólo algunas,disponen de tal infraestructura.

El material de referencia para comenzar afabricar los circuitos integrados es la oblea -wafer-, un trozo de silicio de alta pureza, ge-neralmente con forma circular, de más de 10

centímetros de diámetro y unos pocosmilímetros de espesor.

Dado que los procesos de fabricación sonmuy costos, una forma de poder abaratarloses la de fabricar varios chips en una mismaoblea. Por diversos métodos de fabricación,el circuito electrónico así grabado en la oblea,se repite varias veces.

El paso siguiente consiste en cortar la oblea afin de separar los chips y de depositar cadauno de ellos en un encapsulado que, según elcaso, puede ser metálico, plástico o cerámi-co. Este encapsulado ya dispone de pinespara, luego, poder conectar el circuito inte-grado a otros componentes.

El último paso consiste en soldar los contac-tos del chip a los respectivos pines, a fin decompletar el circuito eléctrico.

Este procedimiento de fabricación de un cir-cuito integrado tiene variaciones. Hoy en día,con la necesidad de emplear circuitos cadavez más veloces, los materiales y las técnicasvan cambiando; por ejemplo, en algunas oca-siones se reemplaza el silicio por otro com-ponente y, en otras, el chip se deposita sobreun material que hace las veces de circuitoimpreso, soldándose a éste con delgadosalambres (circuitos denominados híbridos),por lo que no existe el encapsulado (los chipsde este tipo se denominan die).

Si bien en la actualidad hay varias técnicas defabricación de circuitos integrados, una delas utilizadas es la denominada stepping -porpasos- que permite, mediante el empleo demáscaras, ir construyendo las diferentespartes de los semiconductores (principal-

Le recomendamos leer "Historia de los cir-cuitos integrados" en http://nobelprize.org/physics/educational/ integrated_circuit/history/

Como conclusión:

Todo diseño lógico, no importa su com-plejidad, se basa en la interconexiónapropiada de transistores de efecto decampo de canal N y P que son los queconstituyen cada una de las compuer-tas necesarias para implementar la olas funciones lógicas requeridas.

19

mente, transistores MOS), resistencias ycapacitores, sobre una superficie (de silicio,por lo general).

Los momentos de este proceso stepping, son:

1. Con un software especial se hace el di-seño del circuito eléctrico que va agrabarse en la oblea de silicio (Si).

2. Se fabrican las máscaras y patrones nece-sarios para comenzar la fabricación delchip; estas máscaras son placas que con-tienen el diseño del circuito integrado,con partes opacas y partes traslúcidas.Luego, sobre la oblea de silicio, son ilu-minadas con luz.

3. Con condiciones estrictas de calidad, sefabrica el cristal de silicio de muy altapureza.

4. La barra de silicio que se obtiene es cor-tada en rodajas con una sierra de dia-mante. Se logran, así, varios wafer de sili-cio que son la base para comenzar a fa-bricar los circuitos integrados.

5. Cada uno de los wafer de silicio es recu-bierto con una capa de óxido de silicio.

6. Sobre la capa de óxido se coloca otra deun material que es sensible a la luz ultra-violeta (UV).

7. La máscara que se ha fabricado se colocaentre el wafer y una lámpara de luz ultra-violeta. Las partes traslúcidas de la más-cara dejan pasar la luz UV y las opacas,no. En las partes traslúcidas donde la luzUV ilumina, el material fotosensible sedegrada y, luego, puede ser removido.

8. El proceso es repetido a lo largo de lasuperficie del wafer, a fin de que se puedaaprovechar el material para obtener dece-nas de chips del mismo tipo. Se remueveel material fotosensible.

9. El wafer es tratado químicamente conciertos productos. Este proceso sedenomina etching y permite eliminar elmaterial aislante (la capa de óxido de sili-cio) que ha quedado expuesto en laszonas donde el material fotosensible seha eliminado.

10. El wafer es sometido a un tratamientoque permite cambiar las propiedadeseléctricas de las zonas que han quedadoexpuestas, al ser eliminada la capa deóxido de Si. Este proceso se denominadoping -dopaje-.

Luz UV aplicada a obleaa través de máscara

20

Los pasos 5 al 10 pueden repetirse variasveces para construir el circuito integradocapa por capa.

11. Finalmente, cuando el chip está termina-do, se agrega una capa metálica parainterconectar los componentes unos conotros. Este proceso se denominametalization -metalización- y es realizadode una manera similar a la anterior.

12. Sobre la capa metálica se agrega una capade material fotosensible -photoresist-.

13. Repitiendo el proceso, se coloca la más-cara que contiene los caminos metálicosque el chip va a recorrer y se aplica luzultravioleta. El material photoresist quedadegradado en las zonas donde ha pasadola luz ultravioleta a través de la máscara.

14. Con productos químicos se remueve elmaterial fotosensible que fue alcanzadopor la luz UV.

15. Se aplica otro proceso de etching a fin deeliminar el metal de las zonas donde hasido removido el material fotosensible.

16. En este momento del proceso, el chip yaestá internamente completo.

17. La mayoría delos chips ac-tuales permitela aplicaciónde varias capasmetálicas pararealizar las in-terconexionesnecesarias; esdecir, el agre-gado de unasegunda capadonde previa-

mente se ha puesto una capa aislante.

18. Aquellos chips que no son programablesrequieren una prueba antes de ser conec-tados al encapsulado. Esta prueba pre-tende comprobar si cada uno de los chipsfabricados en la oblea de Si funciona ade-cuadamente, antes de pasar a la próximaetapa de construcción.

19. Los chips de la oblea son separados conuna sierra de diamante.

20. Finalmente, cada chip es empaquetado(encapsulado) en una carcasa que le brin-da protección e interconexión con elmundo exterior. Previamente, se sueldacada contacto del chip con el pin exteriorcorrespondiente.

A modo de ejemplo, veamos cómo se puedefabricar un inversor CMOS:

La figura de la próxima página es una vistasuperior de cómo se vería el inversor imple-mentado; es el esquema final que se diseñaen una computadora y da origen a las dife-rentes máscaras que se aplicarán oportuna-mente durante el proceso de fabricación delintegrado.

Allí:

• Q1 es el transistor de canal N.

• Q2 el del canal P.

• G, D y S corresponden a gate, drain ysource, respectivamente.

• A indica dónde se haría la vista del cortede la oblea.

• Sustrato-P es el material base del wafer desilicio.

La fabricación dechips no-programa-bles y programables,es en general simi-lar, salvo en las eta-pas de implemen-tación de las dife-rentes capas metá-licas que se emple-an para formar lamatriz de interco-nexión programable.

21

Grabado de inversor CMOS

22

Para fabricar el transistor de canal P, es nece-sario que el material que se emplee sea unsustrato tipo P que, en principio, una los ter-minales de drain y source. Para fabricar eltransistor de canal P se debe emplear un sus-trato-N.

Para ello se debe dopar la zona de interéspara formar el denominado Pozo-N (esto sepuede hacer con una máscara tal que sólo elárea que se quiere cambiar de Sustrato-P aPozo-N, pueda ser afectada al contaminarlacon químicos que cambien las propiedadeseléctricas del material).

Una vez hecho esto, se crean los drain ysource de ambos transistores, para lo cualtambién hay que dopar con impurezas paraformar las zonas P+ y N+, lo que también sehace con una máscara adicional.

Para formar los gate es necesario cubrir laszonas apropiadas con una capa de óxido deSi, lo que se efectúa en una etapa previa a lasanteriores.

Por último, metalizan los contactos, a fin depoder interconectar el inversor con los pinesdel encapsulado.

Un tema muy im-portante es el rela-cionado con lasdimensiones delos transistores.En particular conla dimensión mar-cada como L, quedenota la longituddel canal de am-bos transistores N

Sección de un inversor CMOS

Este rasgo es el quepermite que los mi-croprocesadoresmodernos puedanalcanzar velocida-des de procesa-miento del orden delos GigaHertz (1 GHzequivale a 1.000 MHzo 1.000.000.000 Hz).

23

y P. Este parámetro es fundamental ya que,cuando menor sea, más rápido es el transis-tor fabricado -es decir, mayor es su frecuen-cia de trabajo-.

Los avances de la tecnología CMOS en la fa-bricación de circuitos integrados permitenlograr un tamaño cada vez menor en la cons-trucción de los transistores.

Esto implica el logro de dos objetivos impor-tantes:

• aumentar la velocidad de conmutación y

• permitir la ubicación de mayor númerode transistores en un área de silicio, loque redunda en mayor lógica a imple-mentar.

Para tener una idea del tamaño logrado, diga-mos que los microprocesadores Pentium®

actuales están fabricados sobre la base detransistores cuya longitud de canal L es de130 nanometros (1 nanometro -nm- equivalea 0,000000001 metros o 0,13 micrómetros -µm- ). Intel® está trabajando en el desarrollode nuevos chips con longitudes de canal delos transistores de 90 nm (0,09 µm).

En 1965, un ingeniero en electrónica,Gordon Moore, observa que la tecnologíaavanza de tal forma que los procesos de fabri-cación de circuitos integrados llevan a que elnúmero de transistores por área de silicio seduplique cada año, dato que se confirma conel correr del tiempo.

La siguiente tabla ilustra lo dicho para el casode los modelos de microprocesadores que laempresa Intel® ha ido desarrollando, desdeel microprocesador 386 usado en las compu-tadoras XT hasta los modernos Pentium 4.

Año defabricación

1985

1989

1993

1997

1999

2000

Nombre delmicroprocesador

386

486DX

Pentium

Pentium II

Pentium III

Pentium 4

Cantidad detransistores

275.000

1.180.000

3.100.000

7.500.000

24.000.000

42.000.000

24

Un poco de historia

En los comienzos de la era de los circuitosintegrados, los chips tenían una estructurarígida, de tal manera que, una vez que esta-ban listos para ser usados, no existía la posi-bilidad de modificar su funcionamiento. Unchip -ya fuera una compuerta nand o unmicroprocesador- cumplían con lo estableci-do en sus hojas de datos... ¡ y nada más!

Así, si un usuario deseaba algún circuitoespecial, no podía hacer cambios por sucuenta; debía pedírselos a las grandes empre-sas y éstas -por los costos que involucra di-señar un chip totalmente nuevo- cobrabanuna fortuna para realizar ese diseño. Incluso,para que resultara más económico contar conun chip "a medida", el usuario tenía quecomprar quizás cientos de miles de ellos,solución que es aún válida para aquellasempresas que necesitan de un chip especial yen grandes cantidades (por ejemplo, empre-sas que arman teléfonos celulares y querequieren ciertos tipos de chips que, al sercomprados en cantidad, pueden amortizar elcosto inicial).

Pero, en los '70, con la creciente mejora en latecnología de fabricación de los circuitoselectrónicos -básicamente, con los cambiosrelacionados con la densidad de integración:cada vez más transistores en una misma áreadel chip-, comienza a pensarse de una ma-nera diferente.

En 1978 entra al mercado electrónico un tipodiferente de circuito integrado digital fabrica-

do por la empresa Monolitic Memories®. Di-cho circuito, denominado PAL -Programma-ble Array Logic; arreglo lógico programable-,es el precursor de los dispositivos programa-bles que se emplean en la actualidad y per-mite que el usuario pueda programarlo, con-tando con un aparato especial que debeadquirir.

La idea de ese entonces es la de fabricar, den-tro del chip, una serie de compuertas lógicasinterconectadas de una forma especial através de fusibles. Tales fusibles se quemancon ese aparato especial logrando, así, imple-mentar la función lógica deseada. Pero, unavez que un fusible es quemado, no hay posi-bilidad alguna de volver a la condición ini-cial, por lo que el chip se puede programaruna sola vez.

A partir de este producto tecnológicocomienza una carrera vertiginosa de diferen-tes fabricantes de circuitos integrados, a finde poder afianzarse en el mercado electróni-co con dispositivos cada vez más poderosos.

Los SPLD -Simple Programmable LogicalDevice; dispositivos lógicos programablessimples- son los que comienzan a dominar elmercado en pequeños desarrollos de elec-trónica digital reemplazando, de a poco, a loscircuitos integrados tradicionales TTL yCMOS.

Nuevos cambios tecnológicos, tanto en lafabricación de circuitos integrados como enla concepción de ideas para implementar cir-cuitos programables, dan paso a los CPLD -

Diseño digital. Alternativas de implementación

25

Complex Programmable Logic Device; disposi-tivos lógicos programables complejos-.

En la década de 1980 se introducen al mer-cado los FPGA -Field Programmable GateArray; arreglo de compuertas programablespor el usuario- que, a diferencia de los CPLD,tienen la capacidad de poder implementarmemoria tanto RAM como ROM.

Varias ventajas interesantes son introducidascon los desarrollos de los CPLD y FPGA:

• Posibilidad de reprogramar los circuitostantas veces como se deseara permitien-do, de esta manera, usar un mismo chipcomo prototipo para realizar pruebas y,luego, emplearlo como el chip definitivode diseño7.

• Posibilidad de incorporar lógica adi-cional dentro del chip, lo que permite alfabricante realizar un test de estado gene-ral. Éste constituye un factor importanteen lo económico, ya que gracias a estacualidad, los circuitos integrados pro-gramables pueden adquirirse a un costomucho menor que si el fabricante tuvieraque hacer las pruebas de sus integrados

de la manera tradicional8.

• Poner a disposición del usuario unsofisticado software para realizar el dise-ño, la simulación y la programación delos diferentes tipos de dispositivos pro-gramables. Dado que las estructurasinternas de estos chips son tan comple-jas, no es posible realizar ningún diseñosino a través de estos programas compi-ladores que los fabricantes suministran.Existen versiones básicas que cubrengran parte de las expectativas de losusuarios a las que es posible acceder enforma gratuita; otras versiones mássofisticadas para el diseño de circuitosdeben ser adquiridas.

Hoy en día las CPLD y FPGA9 permiten dise-ñar no sólo circuitos digitales -como contro-ladores de bus PCI en computadoras perso-nales- sino dispositivos tan complejos comomicroprocesadores.

Tecnología para el diseño lógico

Podemos realizar la siguiente clasificación:

7 En determinadas aplicaciones, como las aeroespaciales y las satelitarias, existen chips que son programados sólo una vez, yaque la tecnología empleada en esos casos requiere que los circuitos integrados sean muy resistentes a la radiación cósmica. Así,las técnicas usuales de reprogramación no resultan confiables para estos casos particulares.

8 El test tradicional comprende el empleo de puntas de prueba que se conectan sobre los diferentes pines del circuito integradoantes de encapsularlo; luego, se inyectan y miden señales en determinados lugares, para comprobar su funcionamiento. Pero,a medida que los circuitos electrónicos implementados en los chips se hacen más grandes y con mayor número de pines, elproceso de test en fábrica se complica y, finalmente, se traduce en un aumento del costo de los circuitos. Actualmente, sacri-ficando algo del área del chip, en la mayoría de los circuitos integrados programables, el fabricante puede hacer su test emple-ando algunos pocos pines para enviar y recibir datos, e inyectar señales de reloj. Este proceso se realiza en forma serie, entran-do información por un pin y recibiendo datos desde otro pin, y permite que los mismos pines de la prueba puedan ser uti-lizados por el usuario final.

9 En el mercado también existen otros dispositivos, los ASIC -Application Specific Integrated Circuit; circuitos integrados paraaplicaciones específicas-, un paso intermedio entre los circuitos integrados que no pueden programarse y los mencionadosSPLD, CPLD y FPGA. Se trata de circuitos en los que el usuario puede diseñar lógica sobre una estructura preestablecida yenviar, luego, el modelo terminado para que el fabricante construya el chip.

26

Son circuitos de lógica rígida todos aquelloscircuitos lógicos digitales fabricados sin que lafunción o funciones establecidas en el mo-mento de su creación puedan ser modificadas.

• Circuitos de lógica estándar. Son los en-marcados dentro de las series de circuitosde lógica TTL, ECL y CMOS que per-miten realizar funciones lógicas básicastales como and, or, nand, nor, etc. y otrasmás complejas como multiplexores, con-tadores, etc. Generalmente, cada funciónlógica se encuentra implementada en unchip, por lo que deben emplearse variosde ellos para conseguir armar el diseñorequerido. Estos circuitos tienen una bajacapacidad de generación de lógica.

• Circuitos de funciones dedicadas. Soncircuitos de mediana complejidad y den-sidad de integración que realizan ciertasfunciones específicas que permitenimplementar en forma parcial un diseñocompleto; por ejemplo, generadores dereloj a cristal, frecuencímetros, relojes,

conversores analógico-digitales, memo-rias de estado sólido, etc.

• Circuitos digitales complejos. Son aque-llos en los que se sintetizan varios blo-ques lógicos funcionales de relativa grancomplejidad, como es el caso de losmicroprocesadores.

Los circuitos de lógica programable sonaquellos circuitos que el usuario -a través deun software y, en algunos casos, de un pro-gramador suministrados por el fabricante-puede configurar para implementar el diseñológico requerido.

Dentro de su programabilidad, es posiblehacer una distinción de acuerdo con la natu-raleza de la programación efectuada:

• Circuitos lógicos programables por hard-ware. La estructura de estos circuitos estáformada por un conjunto de bloqueslógicos que pueden interconectarse entresí a fin de construir el circuito lógico

TECNOLOGÍA

APLICABLE PARA

EL DISEÑO DE CIRCUITOS

LÓGICOS

Circuitos de lógica programable

Circuitos de lógica rígida

Circuitos lógicos programables por hardware

Circuitos lógicos programables por software

Circuitos digitales de lógica estándar

Circuitos digitales de funciones dedicadas

Circuitos digitales complejos

27

Hoy en día, los diseñadores se enfrentan aespecificaciones que van variando de proyec-to a proyecto e, inclusive, a algunas que no sedefinen en el momento del desarrollo. Porotra parte, los tiempos de desarrollo son cadavez más cortos y requieren una infraestruc-tura que permita realizar el proceso lo másrápido posible y, además, efectuar pruebasconfiables a fin de detectar y resolver errores.

Las ventajas de la lógica programada porhardware frente a la lógica estándar y a loscircuitos de lógica dedicada son:

• Diseño más veloz. Parte o todo el proyec-to está dentro del chip, con lo que se evi-tan los retardos que se generan en las pis-tas de circuitos impresos.

• Diseño más pequeño y económico. Sonpocos los componentes empleados, esmenor el área de circuito impreso, y sereduce el costo hora-hombre para diseñoy armado.

• Diseño más confiable. El chip es probadoen fábrica y su diseño es simulado por elusuario empleando software. En el dise-ño del impreso hay mucha menos canti-dad de soldaduras a realizar y de compo-nentes que pueden fallar.

• Menor costo de stock. Sólo se necesitadisponer de algunos chips diferentessegún el grado de complejidad del dise-ño.

• Flexibilidad para nuevos diseños. Estosdiseños pueden guardarse en una com-putadora y ser reutilizados en otrosproyectos. Empleando versiones univer-sales de software es posible hacer un di-seño que, luego, se implemente encualquier dispositivo programable de

deseado. Por lo general, estas interco-nexiones se logran empleando transis-tores como llaves que pueden, por ejem-plo, interconectar dos líneas o no, depen-diendo de si el transistor conduce o estácortado. Estos dispositivos conformanlos SPLD, CPLD y FPGA.

• Circuitos lógicos programables por soft-ware. La programación se realiza sobreuna memoria de estado sólido. Así, estetipo de circuito -con el control del pro-grama almacenado- puede realizar opera-ciones lógicas, aritméticas y transferen-cias de datos, según se haya establecido.

El concepto de lógica programada surgede la necesidad de desarrollar diseñosdigitales cada vez más complejos y másveloces que empleen la menor cantidadde circuitos integrados. Porque, elempleo de lógica estándar -por ejemplo,de tecnología CMOS- implica que, parapoder diseñar un circuito digital de rela-tiva complejidad se requiera un númeroapreciable de chips de diferentes fun-ciones.

Circuitos lógicos programables por hardware

28

diferente fabricante; esto habilita a dise-ñar aplicaciones específicas y a ofrecerlasa usuarios.

• Migración a nuevas tecnologías. Elconocimiento adquirido para diseñar condispositivos lógicos programables per-mite que el usuario pueda adaptarse enforma relativamente simple a los cons-tantes cambios tecnológicos que se vanproduciendo. El software que brinda elfabricante es versátil, lo que permite queel diseñador pueda, por ejemplo, pasarde una familia de circuitos integrados aotra sin necesidad de rehacer sus diseños.

• Protección intelectual. Por lo general, loscircuitos de lógica programada vienencon la opción de protección contra lec-tura -si el diseñador no lo permite, no esposible copiar dicho chip-.

Las desventajas de emplear la tecnología dela lógica programada:

• Al disponer de lógica adicional pararealizar la programación de tales disposi-tivos -lo que implica interconectar blo-ques lógicos entre sí para que cumplancon la función lógica deseada-, se estáagregando más tiempo de retardo, lo quelimita la máxima frecuencia deoperación. En este sentido, los disposi-tivos ASIC tienen ventaja sobre los CPLDy FPGA, ya que no hay elementos deinterconexión programables; pero, resul-tan caros para la mayoría de los usuarios.

• Si se pretende lograr un diseño optimiza-do, se requiere de cierto entrenamientopara comprender cómo usar el softwareasociado.

¿Qué es un PLD?Clasificación

Un PLD -Programmable Logic Device; disposi-tivo lógico programable por hardware- es uncircuito integrado que puede implementarvariados tipos de funciones lógicas medianteuna programación que, generalmente, serealiza desde una computadora personal.

Internamente, cada chip dispone de unaserie de bloques lógicos que pueden inter-conectarse entre sí gracias a una serie dellaves y de alambres que sirven para llevarseñales desde diversos puntos del chip.

En forma generalizada, se puede decir que exis-ten tres componentes básicos para el desarrollode un diseño lógico:

• Microprocesador. Puede ser un micro-procesador propiamente dicho o variacio-nes de él -por ejemplo, un microcontroladoro DSP -procesador digital de señales-.

• Circuito lógico programable. CPLD, FPGA10o ASIC.

• Memoria de estado sólido. Ésta, en algunoscasos, puede estar implementada en unmicroprocesador o en un dispositivo lógicoprogramable.

Dependiendo del proyecto, alguno de los dosprimeros debe estar presente en el diseño.

10 Con los avances de la tecnología de dispositivos programa-bles por hardware, ya se están ofreciendo dispositivosFPGA con capacidad de emular microprocesadores; esdecir, que se pueden programar internamente para quecopien todos los circuitos que forman parte de dichosmicroprocesadores. De esta manera y considerando que lasFPGA también pueden emular memoria, en un futuro cer-cano se contará con chips de suficiente alta densidad deintegración como para poder realizar casi cualquier proyec-to en un solo chip programable.

29

Es así como, conectando convenientementedichas llaves, se pueden implementar combi-naciones de diversos tipos de circuitos lógicos.

Cada uno de sus bloques básicos está forma-do por un conjunto de compuertas y un flip-flop.

El conjunto de compuertas tiene la capacidadde realizar una o más funciones lógicas,según el tipo de dispositivo.

El flip-flop se puede emplear (también segúnel dispositivo de que se trate) para conectarse

a la salida de dicha función o para ser usadoen forma independiente.

Clasificación

Desde el primer circuito lógico programableen la década de 1980, han ido apareciendodispositivos cada vez más complejos y demayor número de bloques lógicos.

Desde el punto de vista de su estructurainterna, es posible realizar una clasificacióncronológica de dispositivos PLD:

PLD-DISPOSITIVO LÓGICO

PROGRAMABLE

Primera generación. SPLD -dispositivo lógicoprogramable simple-

CPLD

EPLD

PAL

GAL

PLA

EEPLD

XPLD

Tercera generación. FPGA -arreglo de compuertaprogramable por el usuario-

FPGA

LCA

pASIC

sPGA

xPGA

Segunda generación. CPLD -dispositivo lógicoprogramable complejo-

30

Generalmente, se emplean transistores comollaves para realizar las interconexiones inter-nas; pero, en otros casos, se emplean fusibleso antifusibles, dependiendo de si la inter-conexión inicialmente está cerrada o abierta,respectivamente.

A diferencia de los fusibles o antifusibles, sise usa un transistor MOS como llave, esnecesario programarlo desde su compuerta afin de definir su estado de conducción.

Para ello se emplean elementos de memoriade una sola salida que definen este nivel lógi-co. Estos elementos pueden ser celdas RAM otransistores EPROM, EEPROM o FLASH,como veremos más adelante.

El concepto de fusible es simple:

• Si se lo deja en el circuito, deja intacta launión entre líneas eléctricas.

• Si se lo quema, dichas líneas quedan ais-ladas permanentemente.

El concepto de antifusible es el inverso:

• Sin programarlo, deja la unión abierta.

• Si se lo programa, se crea un cortocir-cuito interno y se unen eléctricamentesus extremos.

CELDA DEMEMORIA

PROGRAMABLE

Fusible

Unipolar -CMOS-

EPROM

EEPROM

FLASH

SRAM

Antifusible

Bipolar

Elemento de memoriaque programa el estado de un transistor

Esquema de unión implementada con fusible

Otra posible cla-sificación se refie-re a la tecnologíaempleada paraprogramar dichasPLD: Qué tipo deelemento de me-moria se empleapara poder reali-zar las intercone-xiones internasdentro de cadadispositivo, a finde armar la lógicarequerida:

31

El antifusible se basa en el uso de dos placasde material conductor y, entre medio deambas -a modo de sándwich-, un elementosemiconductor funciona como aislante. Alaplicarle tensión al semiconductor para pro-gramarlo, el aislante se elimina y quedan lasplacas conductoras en contacto, lograndoque se unan eléctricamente. Exactamente locontrario a un fusible; de allí su nombre.

En la actualidad, los PLD están centrados enel uso de la tecnología CMOS en reemplazode la bipolar (esta última se sigue fabricandosólo para mantener en stock aquellos dispo-sitivos antiguos que requieren de repuestos).

La idea es que, en cada transistor que se usecomo llave, exista un elemento de memoriaque lo configure para que esté siempre cerra-do o siempre abierto.

Dentro de la tecnología CMOS, tenemos cin-co tipos diferentesde elementos dememoria -ROM,PROM, EPROM,E E P R O M ,FLASH- para po-der programar acada uno de los

transistores que funcionan como llaves. Unelemento de memoria basado en tecnologíaEPROM y sus derivados (EEPROM y FLASH)permite programar a la salida de éste, unestado lógico "0" o "1" y mantenerloindefinidamente, aún luego de haber quitadola tensión de alimentación al dispositivoPLD. Esto sucede también con las tecnologíasdenominadas "fusible" y "antifusible". Estos

tipos de elementos de memo-ria son no-volátiles: La infor-mación para la programacióninterna del PLD no se pierde aldesconectar su fuente de ali-mentación. La única tec-nología que es de tipo volátil -pierde su información al qui-tar la tensión de alimentación-es la SRAM -Static RandomAcces Memory; memoria estáti-ca de acceso aleatorio-.

Considerando si es posible reprogramarvarias veces los dispositivos, podemosreclasificar las tecnologías en las que se basanlos elementos de memoria en:

• Elementos de memoria de tecnología pro-gramable OTP -One Time Programmable-programables una sola vez: PROM,fusibles, antifusibles.

• Elementos de memoria de tecnologíareprogramable: EPROM, EEPROM,FLASH y SRAM.

Los primeros dispositivos SPLD, tienenincorporada la tecnología PROM para poderser programados, lo que permite configurar-los sólo una vez. Si algo falla o se requieremodificar su configuración, se debe emplearotro chip. Con EPROM se gana en cuanto a

Esquema de un antifusible

Cuando hablamos deprogramación nosreferimos a definir elestado de cada unade esas llaves: abier-tas o cerradas.

32

poder lograr la reprogra-mación; para ello se incorporaal chip una ventana de cuarzo,por la que se puede borrar elcontenido de la memoriainterna exponiéndola a la luzultravioleta; pero, los tiemposprolongados de espera hastaque este proceso se complete -alrededor de 30 minutos-constituyen una desventaja.

Una mejora lograda sobre la base de esta tec-nología, son los elementos de memoria EEP-ROM y FLASH. La mayoría de los SPLD yCPLD actuales tienen elementos de memoriaincorporados para poder configurar interna-mente a dichos dispositivos.

La tecnología EPROM y sus derivados (EEP-ROM y FLASH) se basa en el empleo de untransistor MOS que posee una doble com-puerta, indicadas como G1 y G2: La externaes G2 mientras que G1 es la interna -com-puerta flotante-. Esta constitución permiteque el transistor pueda retener la informa-ción una vez que se lo ha programado.

• Si se quiere que el transistor se comportecomo un circuito abierto, no se le aplicacarga alguna a la compuerta G2.

• Si se desea que quede programado per-manentemente en conducción cada vezque se lo alimenta, se aplica una tensiónde programación a G2.

Al realizar esto, las cargas aplicadas quedanalmacenadas en la compuerta flotante sin po-der escapar, aún si se quita la tensión de ali-mentación.

A modo de ejemplo, en la figura siguiente,presentamos el caso de una unión programa-ble entre dos líneas que transportan señales.Si el transistor EPROM está programado,actúa como un circuito cerrado y activa altransistor de conmutación uniendo las líneasde interconexión; en cambio, si no ha sidoprogramado, el transistor de conmutaciónqueda permanentemente cortado y las líneasno se unen.

La desventaja de un transistor de este tipo esque no es posible borrar la programación, esdecir, quitar las cargas acumuladas en lacompuerta flotante, salvo que se aplique luzultravioleta sobre dicha zona. Para ello, eldispositivo debe tener una ventana de cuarzo

Esquema transistor de tecnología EPROM

Programación de transistor contecnología EPROM

33

en la parte superior del chip, a fin de borrartodos los elementos de memoria y reutilizarel integrado para otro proyecto.

Los transistores hechos con estas técnicas sonsimilares a los implementados con EPROM.La diferencia radica en la construcción de lasdos compuertas, que permiten el borradoeléctrico.

Dispositivos lógicos programablessimples -SPLD-

El primer dispositivo de este tipo que seinventa es PAL -Programmable Logic Array;arreglo lógico programable-.

En un ejemplo sencillo tenemos un circuitode dos entradas y una salida. Está formadopor una compuerta or de 2 entradas y 2 com-puertas and de 4 entradas cada una. A cadaand se conectan las 2entradas externas y suscorrespondientes nega-ciones, dando un totalde 4 entradas. Laslíneas horizontales yverticales forman unamatriz de intercone-xión entre las entradas,sus negaciones y lasentradas de las com-puertas and; ésta es de8 x 4 (8 líneas horizon-tales y 4 verticales). Sise unen interseccionesen forma coherente, esposible generar fun-ciones lógicas.

Ejemplo 1. Si se une la intersección de lalínea I0 con cualquiera de las entradas de lacompuerta and superior y lo mismo con I1con cualquiera de las entradas de la com-puerta and inferior, dejando las demás inter-secciones libres, se está generando la funciónF = I0 + I1.

Así es posible obtener varias funciones de 2variables.

Pero, con este circuito no se pueden imple-mentar todas las funciones posibles con 2variables ya que se necesitan 16 términosproducto y aquí sólo disponemos de 2 térmi-nos producto (2 and).

Ejemplo 2. Si a la compuerta and superior seconectan I0 y la negación de I1, y a la com-puerta and inferior se conectan I1 y lanegación de I0, se ha implementado una fun-ción or-exclusiva.

Esquema de unaPAL elemental:

Dos entradas y unasalida

34

Se trata de una PAL elemental que tiene 6entradas y 4 salidas, y que está formada poruna matriz de interconexión de 16 x 12líneas, 16 compuertas and y 4 compuertas or.

Cada salida tiene asociada una compuerta orcuyas entradas se conectan a 4 salidas de anddiferentes. Cada compuerta and se puede

conectar a las 6 entradas y a sus negaciones.Tenemos, por lo tanto, 4 secciones and-oridénticas.

De esta manera, respecto del ejemplo ante-rior, es posible ahora resolver simultánea-mente 4 funciones lógicas de 6 variables cadauna, conectando convenientemente loscruces que correspondan.

La función responde a la ecuación11 F = /I0.I1 + I0./I1

En la siguiente figura vemos un circuito un poco más complejo:

11 La barra indica negación.

PAL de 6 entradas y 4 salidas

35

En analogía con elejemplo anterior,como en cada orno se tienen todoslos términos pro-ductos posiblescon 6 variables (64en total), el nú-mero de funcionesque se puede im-plementar en cadauna de las salidases limitado. Paralograrlo se hubierarequerido contarcon 64 com-puertas and queentraran a cada or.(Hemos planteado ex profeso esta cantidad decompuertas y de conexiones tan grande).

Si una función dada no puede resolverse conuna sola sección and-or, puede emplearse una omás de las restantes e interconectar sus salidas

a algunas de las entradas de la sección inicial12.

El esquema anterior es la base para fabricar laPAL.

Como se puede comprobar en el circuito,hay dos matrices, una la de las and y otra delas salidas de éstas con las or:

• la matriz de las and es programable,

• la matriz de las or es fija (cada or ya tieneasignada las salidas de 4 and y estasconexiones no se pueden remover).

Como generalización, mostramos un diagra-ma en bloques de un dispositivo SPLD:

12 Por simplicidad en el dibujo, las 12 entradas a cada and y a las 4 entradas a cada or se muestran con una sola línea de trazo.

Las primeras versiones de PAL disponían defusibles en cada una de las intersecciones de lamatriz and. Mediante un programador, sequemaban aquellos fusibles no deseados, y sedejaban sólo aquellos cuya variable o sunegación se necesitaba que apareciera en laentrada de las and.

Término producto: Fun-ción lógica que se ob-tiene de hacer la fun-ción and de cualquiercombinación entre lasvariables de entradas ysus negaciones.

Estudios realizados handemostrado que, en lamayoría de los casos,no es necesario contarcon todos los términosproductos para realizaruna función; sólo sonnecesarios unos pocosde ellos. En este caso,como cada or tiene a-sociadas 4 compuertasand, los términos pro-ductos posibles son 4.

Esquema genérico de una SPLD

36

Las características de este tipo de estructurasson:

• Una macrocelda por salida.

• Un mínimo de dos macroceldas por dis-positivo.

• Típicamente, todas las macroceldasiguales.

• Los términos producto omintérminos o minitér-minos, generados poruna matriz and-or.

• Un flip-flop dedicadopor cada macrocelda.

A través de esta estructura esposible programar:

• La matriz de interco-nexión.

• Internamente, cada ma-crocelda para generarlógica combinatoria osecuencial.

• La función de los pinesconectados a cada unade las salidas de lasmacroceldas.

A continuación analizamosestos componentes en unaversión moderna de una PALla denominada GAL22V10de la empresa Lattice®13.

Se trata de una PAL -deno-

minada GAL por el fabricante-, implementa-da en CMOS, que utiliza transistores de efec-to de campo con tecnología EEPROM, paraprogramar la matriz de interconexión entre44 líneas verticales y 132 horizontales.Observe este diagrama en bloques donde estamatriz se representa como un bloque rectan-gular.

13 Lattice Semiconductor Corporation:http://www.latticesemi.com/ GAL22V10 01

37

El dispositivo está formado por 10 bloqueslógicos OLMC -Output Logic Macrocell;macrocelda de lógica de salida-. Cada uno deellos termina en un pin del chip que puedeser usado como entrada o como salida; te-nemos, por lo tanto, 10 pines deEntrada/Salida.

Hay 11 pines que funcionan como entradasde señales solamente -denominadas I- y otra-ICLK- que sirve como entrada de reloj acada uno de los flip-flops que se encuentranimplementados en cada módulo OLMC ocomo una entrada adicional a las 11restantes.

De cada uno de los pines de entrada, se envíaa la matriz tanto la entrada sin negar, comosu negación.

El bloque OLMC está formado por variascompuertas and de múltiples entradas cadauna, que provienen de la matriz de inter-conexión. Todas ellas se conectan a una com-puerta or.

La salida de dicha compuerta se conecta a unflip-flop tipo D, por un lado, y a dosentradas de un multiplexor -muxde 4:1 (4entradas de datos: 1 salida), por el otro.

Las salidas del flip-flop Q y /Q también seconectan a las entradas de dicho multiplexor.Su salida, vía un buffer inversor tri-state,envía la señal a un pin del integrado.

Por último, otro MUX 2:1 (2 entradas dedatos: 1 salida), se emplea para seleccionaruna de dos fuentes posibles de señal para in-

Esquema de un bloque OLMC

38

yectar a la matriz deinterconexión. Lasopciones son: desdeel pin mismo o des-de la salida negadadel flip-flop.

Se puede notar, además, que hay otras tresseñales denominadas AR, SP y CLK. Las dosprimeras son las entradas de "reset asincróni-co" y "preset asincrónico" del flip-flop. Latercera, la entrada de reloj.

Este esquema es el mismo para cada uno delos 10 OLMC que tiene la GAL22V10.

Cada uno de los OLMC puede manejar unnúmero diferente de términos producto(combinaciones entre las entradas y sus ne-gaciones). A mayor número de términos pro-ducto, mayor es el número de funciones quese pueden implementar.

De este análisis, se puede deducir que:

• Es posible elegir que la salida sea regis-trada o no registrada, es decir, con el flip-flop entre la función generada por lascompuertas and-or o, directamente, conla salida de la or hacia el pin de salida.

• Se puede elegir si la salida es con tri-stateo no. Esta función tri-state es útil para elcaso en que, por ejemplo, se quisiera usarel pin de conexión de una OLMC sola-mente como entrada. Esto se puede lo-grar inhibiendo el buffer (poniendo susalida en estado de alta impedancia), através de la entrada de control queproviene de la matriz de interconexión.

• Se puede optar si la salida de la lógica decompuertas es negada o sin negar. Esto esposible ya que al MUX 4:1 ingresan, lasalida de la or y su negación.

• Con el MUX 2:1 es posible seleccionaruna señal que retorne a la matriz deinterconexión: Puede ser el pin externode la OLMC o la salida negada del flip-flop. Este rasgo es importante, ya que esel que hace posible implementar, porejemplo, un contador o un registro dedesplazamiento que requiera que la sali-da de un flip-flop se reutilice para talesimplementaciones.

Recuerde que tri-state -tercer estado- es unacondición de algunosbuffers que pueden po-ner su salida en estadode alta impedancia.

Tanto en SPLD como en CPLD y FPGA, el muxjuega un papel muy importante a la hora deservir como circuito de selección de señales. Unmux 4:1 con 2 líneas de selección, puede elegircuál de sus 4 entradas de datos va a estar pre-sente a su salida. Es -ni más ni menosuna llaveselectora digital.

Esquema de disposición de pines paraencapsulado tipo DIP -Dual In-line

Plastic; plástico doble en línea-

39

Ventajas de las SPLD14:

• Dado que las interconexiones que sepueden realizar son pocas, los tiempos deretardo que se obtienen son bastante pre-decibles; es decir, son fáciles de calcular.

• Son fáciles de usar en un diseño.

Desventajas de las SPLD:

• La utilización de los recursos en inefi-ciente. Por ejemplo, si en una OLMC nose usa el flip-flop, éste se pierde.

• Se pueden realizar sólo funciones lógicasmuy simples, y con poca cantidad devariables de entrada y salida.

Según los vendedores se encuentran dife-rentes denominaciones de este tipo de chip,tales como:

• PAL -Programmable Array Logic-

• GAL -Generic Array Logic-

• PLA -Programmable Logic Array-

Dispositivos lógicos programablescomplejos -CPLD-

Estos dispositivos PLD complejos son el pasosiguiente de las transformaciones de la lógica

programada por hardware.

Las SPLD tienen ciertas limitaciones. Algunasde ellas son:

• Poca flexibilidad en el uso de elementosinternos en cada macrocelda pararesolver ciertas funciones lógicas.

• Del mismo modo, en la matriz empleadapara interconectar entradas y señales derealimentación a las matrices and-or.

• Desperdicio de aquellos pines conecta-dos a las macroceldas en las que las sali-das se usen para reinyectar señales a lamatriz de interconexión.

Es por ello que, para resolver todos estosproblemas, con la creciente necesidad depoder implementar circuitos cada vez másgrandes y complejos, aparecen los CPLD.

La concepción de esta estructura divide alchip en tres partes perfectamente separadas:

• Bloque de macroceldas.

• Bloque de matriz para interconexiónentre macroceldas, y entre macroceldas ypines.

• Bloque de entrada/salida, formado porlos pines físicos reales y la lógica asocia-da a ellos.

Las características más sobresalientes deestos dispositivos son:

• Los términos productos generados seprograman dentro de cada macrocelda yno en una gran matriz -como es el casode los SPLD-.

14 La SPLD analizada, corresponde a un modelo nuevo deSPLD, que incluye mejoras respecto de las primeras ver-siones que salieron al mercado al fin de la década de 1970.Hacemos esta aclaración porque la estructura interna de losprimitivos SPLD era mucho menos flexible que la de losOLMC vistos en el chip GAL22V10; en ellos, por ejemplo,no se utilizaban multiplexores como elementos de selec-ción. Además, en esas primeras versiones, no se tenía laposibilidad de seleccionar si la salida podía ser registrada(con un flip-flop entre la salida real y la función or o nor) ono-registrada (sólo lógica combinatoria).

40

• Hay un flip-flopdedicado en ca-da macrocelda,con todas susentradas total-mente progra-mables.

• Las macrocel-das se agrupan en bloques.

• No existen pines dedicados a una macro-celda dada; éstos forman parte de unbloque separado.

• En general, los pines son todos de entra-da/salida.

A continuación analizamos la estructura deuna CPLD, la familia MAX7000 de la empre-sa Altera®16.

La familia MAX7000 es una de línea de dis-positivos lógicos programables. Se trata deCPLD implementados en CMOS que em-plean la tecnología EEPROM en los elemen-tos de memoria, a fin de mantener la infor-mación de programación de los compo-nentes internos configurables de estos chips.15 En la figura, el bloque entrada/salida está incluido en los

denominados "bloques lógicos", aún cuando algunos fabri-cantes no incluyen este bloque como algo separado de losbloques lógicos.

16 Altera: http://www.altera.com

Los dispositivos CPLDadoptan la tecnologíaEEPROM para almace-nar la información ne-cesaria para la progra-mación de los compo-nentes internos y la ma-triz de interconexión.

Esquema genérico de un CPLD15

41

En esta estructura, las macroceldas estánagrupadas de a 16 en cada LAB. UnaEPM732 tiene 2 LAB con 16 macroceldascada una; en cambio, una EPM256 tiene 16LAB de 16 macroceldas en cada LAB.

Los pines físicos del chip pueden progra-marse como entrada, salida o entrada/salida.Están vinculados no a una macrocelda sino aun bloque de entrada/salida.

Cada bloque de entrada/salida -bloque I/O-nuclea de 6 a 16 pines físicos y puede conec-tarlos a la matriz de interconexión interna -PIA- o a los LAB.

Esto permite una gran flexibilidad ya que,

salvo algunas excepciones, es posible que elusuario defina por dónde entra o sale unaseñal lógica del exterior.

La PIA es análoga a un conjunto de autopis-tas verticales en cada una de las cuales existeuna gran cantidad de carriles.

Tanto los LAB como los bloques I/O, seconectan a la PIA a través de conductoreshorizontales.

Trabajan con alimentación de 5 volt.

Están basados en el empleo de macroceldasque, según el modelo los chips, pueden con-tener desde 32 (la EPM7032) hasta 256macroceldas (la EPM7256). Cada macroceldacontiene una matriz programable and-or parala síntesis de la función lógica deseada. Susalida puede ser no-registrada o registrada,gracias al flip-flop interno totalmente confi-gurable.

Las macroceldas son agrupadas de a 16, for-mando los denominados LAB -Logic ArrayBlock; bloque de arreglos lógicos-.

El chip modelo EPM7128 es el queutilizamos como base para la gene-

ración del entrenador en lógica progra-mada que le proponemos desarrollar consus alumnos.

Diagrama en bloques de la MAX7000tal como se presenta en su hoja dedatos

Componentes:

• LAB -Logic Array Block; bloquede arreglos lógicos-.Macrocelda -Macrocell-.

• I/O -Control Block; bloque de con-trol de entradas/salidas-.

• I/O -pins; pines de entrada/sali-da-.

• PIA -Programmable InterconnectArray; arreglo de interconexiónprogramable-.

• Entradas de funciones específicas:GCLK1, GCLK2, GCLRn, OE1,OE2.

42

Existe una gran cantidad de posiblesconexiones entre la PIA y los conductores,

posibilitando, así, generar la lógica deseada.

Ruteo de informaciónentre la PIA y un LABde la MAX700017

17 Seguimos mostrándole los planosoriginales, por lo que mantenemos elinglés de su nomenclatura.

43

De los varios carriles que posee la PIA, esposible seleccionar uno para que vaya a unLAB en particular.

Cada señal de la PIA va a la entrada de unaand de 2 entradas. La otra entrada tiene aso-ciado un transistor FET que se programapara que dicha entrada se ponga a "0" (inhi-biendo la salida de la and) o a "1" lógico(habilitando dicha salida).

Para elegir cuál señal de la PIA va a un LABdeterminado, basta con poner un "1" endicha compuerta y un "0" en las demás.

Note que la salida de la or va a un buffer quepermite ingresar a un LAB con la señal PIAseleccionada, negada o sin negar.

Cada macrocelda contenida en un LAB tienela siguiente estructura:

• Matriz de selección de término pro-ducto - Product-Term Select Matrix-.Interconecta varias compuertas andcon una or donde se sintetiza la fun-ción lógica requerida.

Macrocelda de la MAX7000

44

Siguiendo con el análisis de la estructura dela MAX7000, el esquema anterior nospermite observar que la salida de la or seconecta a la entrada de una or-exclusiva de2 entradas.

De acuerdo a cómo se programe la otraentrada de la or-exclusiva, se puede tener a susalida la función negada o sin negar, de lamatriz and-or resuelta.

Luego, de esta compuerta -mediante el em-pleo de un mux denominado Register Bypass;registro de puenteo-, se puede seleccionarque dicha señal salga de la macroceldahacia el bloque I/O correspondiente y,simultáneamente, introducirla a la PIAnuevamente.

El flip-flop, por otro lado, se puede progra-mar para que su entrada de datos recibaseñal de dicha or-exclusiva o desde un pin

de I/O. Esto se selecciona con otromux denominado Fast Input Select -selección rápida de entrada-.

El flip-flop puede ser programado paraque funcione como tipo D, JK, SR o T.Sus entradas de CLK -reloj-, Clear -borrado-, Preset -ajuste-, Enable -habi-litación de reloj-, pueden también serprogramadas para recibir señales dediferentes fuentes; por ejemplo, laentrada de reloj, puede venir de lamatriz de selección de término de pro-ducto o de uno de dos pines específi-cos de entrada para señales de relojglobales, denominadas GCLK1 yGCLK2.

Lo mismo sucede con la entrada deClear del flip-flop. Puede venir de lamatriz de selección de término de pro-ducto o del pin específico de entradapara señales de borrado global,denominada GCLRn.

Por último, analicemos uno de los ele-mentos que conforman cada bloque decontrol de entrada/salida de laMAX7000.

• Un flip-flop, programable a través devarios multiplexores.

• Expansores lógicos paralelo -ParallelLogic Expanders-. Permiten incluirotros términos producto, desde la sali-da de otras macroceldas. Esto posi-bilita, por ejemplo, realizar funcionescon mayor número de entradas omayor número de términos productosde las que dispone una sola macrocel-da.

• Expansores lógicos compartidos -Shared Logic Expanders-. Cadamacrocelda dispone de compuertasand que pueden ser empleadas porotras macroceldas a fin de generarlógica muy compleja. Las salidas deestas and se pueden reinyectar nueva-mente a la PIA.

45

Bloque de entrada-salida de laMAX7000

46

Se puede apreciar que cada uno de los pinesfísicos de la EPLD está asociado a un bufferno inversor del tipo tri-state (3 estados: "0","1" y Z o de "alta impedancia"). La entrada decontrol de este estado proviene de un mux8:1 (8 entradas de datos y 1 salida).

Empleando 2 líneas de selección para dichomux, podemos seleccionar 8 diferentes fuen-tes de señal que comanden dicho buffer.

Como se puede observar en la figura, 6 dedichas señales provienen de la PIA y las otras2 son Vcc ( +5 V) y GND (masa).

Si se aplica Vcc, el buffer está siempre activo.Con GND, dicho buffer queda inactivo; porlo tanto, el pin se configura sólo para entra-da de señales desde el exterior.

Empleando cualquiera de las opciones quevienen desde la PIA, se puede usar dicho pincomo bidireccional -es decir, como entrada osalida-, según el nivel lógico de la línea decontrol proveniente de la PIA.

Se puede observar, además, que desde el pinhay dos caminos hacia dentro del dispositivo:Uno es directo hacia la PIA y el otro a un muxde una macrocelda que está directamente aso-ciada a ese pin. El multiplexor puede progra-marse -como planteamos al analizar las macro-celdas- para que la señal proveniente de dichopin vaya directamente a la entrada del flip-flopde la macrocelda, convirtiendo a dicha entradacomo registrada; es decir, en una entrada cuyovalor se captura dentro del dispositivo sólocuando se activa el flip-flop correspondiente.

Las principales ventajas de las CPLD son:

• Tiempos de retardo predecibles, al igualque las SPLD.

• Retardos internos relativamente bajos.

• Eficiencia de los recursos internos, debidoal diseño de la matriz de interconexión.

• Aptitud para diseños de baja a medianacomplejidad.

Principales desventajas:

• Para implementar diseños de gran comple-jidad, la matriz se hace muy grande y, porlo tanto, muy cara.

• No permite emular memoria como lasFPGA.

Según los vendedores, se pueden encontrardiferentes denominaciones de este tipo dechip tales como:

• CPLD -Complex Programmable LogicDevice; dispositivo lógico programablecomplejo-.

• EPLD -Erasable Programmable Logic Device;dispositivo lógico programable borrable-.

• EEPLD -Electrically-Erasable ProgrammableLogic Device; dispositivo lógico progra-mable borrable eléctricamente-.

• XPLD -Expanded Programmable LogicDevice; dispositivo lógico programableexpandido-.

• SPLD -Segmented Programmable LogicDevice; dispositivo lógico programablesimple18- .

18 Esta última categoría no debe confundirse con la siglaSPLD en la que la letra S significa simple.

47

Arreglos lógicos programables -FPGA-

Los FPGA -Field Programmable Gate Array;arreglos de compuertas programables por elusuario- son desarrollados en 1984 por laempresa Xilinx® y constituyen el tercer pasoen las transformaciones de los PLD.

La arquitectura de las FPGA consiste enmuchos módulos lógicos ubicados en unaestructura del tipo de arreglo matricial:

Esquema genéricoFPGA

48

En general, una FPGA está formada por unnúmero muy grande de módulos lógicoscada uno de los cuales tiene un circuito delógica combinatoria y un flip-flop, en formasimilar a las CPLD. Existe, además, un grannúmero de canales entre los módulos lógicosque son usados como elementos de ruteo.

Este tipo de disposición de canales permiteuna mayor flexibilidad para interconectar losmódulos lógicos entre sí.

Rodeando dicho arreglo de módulos lógicos,se ubican los bloques de entrada/salida, losque tienen funciones similares a las de losCPLD.

Existen FPGA que son de grano fino y degrano grueso.

• Grano fino:C o n t i e n emuchos módu-los en el chip.Cada módulotiene, entonces,poca capacidadde implementarlógica combina-toria (por ejem-plo, funcionesde sólo 3 ó 4variables deentrada).

• Grano grueso: Por el contrario, es unaarquitectura en cuyos chip hay pocosmódulos lógicos; pero, cada uno de ellospuede implementar lógica combinatoriade más variables de entrada (por ejem-plo, de hasta 7 variables) e, inclusive,

más de una función lógica por módulo(es posible encontrar módulos quepueden implementar hasta 4 funcionessimultáneas de 2 variables de entradacada uno).

Los elementos de memoria que suelen uti-lizarse en las FPGA para almacenamiento dela programación de interconexiones y com-ponentes, son de dos tipos: el antifusible ySRAM. El primero constituye una tecnologíano-volátil (mantiene lo programado aunquese quite la tensión de alimentación); elsegundo tipo, no.

Para segundo caso, vemos un esquema deuna celda de memoria SRAM que excitadirectamente a un transistor que puede serempleado como llave:

Este circuito consta de un transistor (ladoizquierdo) que funciona como habilitadorde señal y de un par de inversores conecta-dos en antiparalelo que funcionan comoun biestable (elemento básico de memo-ria).

Programación llave con SRAM

49

Cuando la señal "Selección" lo permite, lainformación de "Dato" hace cambiar la salidadel biestable. Al volver a inhibir al transistorde paso, queda almacenando el último valorque tenía "Dato".

En el ejemplo,esta celda SRAMse conecta al Gatede un transistorFET. De esta ma-nera, se puedecomandar su esta-do para hacerlofuncionar comouna llave.

Un caso más com-plejo es:

Aquí tenemos 4 cables denominados N, O, Ey S que se pueden conectar empleando los 6transistores dibujados. Este esquema permitetener flexibilidad en cuanto a las diferentescombinaciones entre ellos.

Cada transistor que funciona como llave está

controlado por una celda de memoria.

Otro ejemplo de utilización de la celda SRAMes para configurar un multiplexor:

En este caso, programando las entradas deselección del mux 4:1 con 2 celdas de memo-ria, es posible seleccionar permanentementecuál de las 4 entradas se conecta a la salidadel mux.

Analicemos, ahora, la FPGA de la familiaXC4000 de la empresa Xilinx®19. Esta fami-lia comprende una serie de dispositivos,desde el más pequeño: XC4002XL hasta elmás grande: XC4085XL.

Cada dispositivo está formado por un con-junto de bloques lógicos denominados CLB -Configurable Logic Block; bloque lógico con-figurable-, dispuestos en forma de un arreglode N x N bloques: La XC4002X cuenta conun arreglo de 8 x 8 CLB que dan un total de64; mientras que, la XC4085XL tiene unarreglo de 56 x 56 CLB, dando un total de3136.

Llaves en XC4000

19 Xilinx: Programmable Logic Devices, FPGA & CPLD:http://www.xilinx.com/

Una celda SRAM estáformada por 5 tran-sistores MOS. Unocomo habilitador y 4como inversores. Re-cuerde que los inver-sores CMOS se fabri-can con 2 transistoresMOS.

Programaciónmux

50

Estos CLB se pueden interconectar entre sígracias a una sofisticada red de interconexiónque permite una gran flexibilidad paraimplementar lógica compleja.

Rodeando a todo el arreglo de CLB seencuentran ubicados los IOB -Input/OutputBlocks; bloques de entrada/salida-. Éstosdisponen de circuitos internos que permitenuna gran posibilidad de interconexión entrelas entradas y/o salidas, y los recursos inter-nos del chip.

Este tipo de FPGA emplea en el diseño de losCLB una estructura denominada LUT -Look-Up Table; tabla de Look-Up- que permite no

sólo generar las funciones combinatoriasnecesarias sino, además, implementar variostipos de memorias. Esto es muy importanteya que dentro del chip, por ejemplo, puedeconstruirse un circuito que tenga la habilidadde obtener información desde el exterior,guardarlo en la memoria y permitir que otrodispositivo la lea. Esta característica es únicay no está presente en los CPLD; es originalen las FPGA basadas en tecnología SRAM.

Trabaja con tensiones de 3.3 V y es tolerantea lógica de 5 V; es decir que, aunque se ali-mente con 3,3 V internamente, puedereconocer niveles lógicos de señales de entra-da que provengan de dispositivos TTL.

EstructuraCLB XC4000

51

Cada bloque consta de 3 generadores de fun-ciones basados en una LUT, indicados comoF1-F4, G1-G4y H1.

Los dos primeros pueden sintetizar funcioneslógicas de 4 variables de entrada y 1 salida. Eltercero realiza lo mismo pero de 3 variablesde entrada, que son las salidas de los bloquesanteriores más otra señal que puede provenir,por ejemplo, de otro CLB o del exterior.

Incluye, además, 2 flip-flops tipo D cuyasentradas pueden provenir tanto de alguno delos generadores de funciones como de com-binación de ellos o de la matriz de inter-conexión. Cada uno puede programarse enforma similar a lo que hemos planteado paraCPLD.

Mediante el empleo de mux es posible selec-cionar fuente de entrada, señal de reloj, reset,preset y a dónde irá su salida Q.

Tiene 4 salidas diferentes: Y, X, YQ y XQ;todas ellas se interconectan a la matriz gene-ral del chip. Esto da una importante flexibili-dad ya que, por ejemplo, en un CLB sepuede, por un lado, usar la lógica combina-toria para generar más de una función lógicay, por el otro, emplear uno o ambos flip-flopen forma independiente para ser usados porotra parte del chip. Esta habilidad tampocoestaba presente en los CPLD.

En la siguiente figura vemos la estructurainterna de una de las LUT, la que genera lafunción G´. El circuito para el generador defunción F es idéntico.

FFs en CLB XC4000

LUT en XC4000

52

Dicha LUT está formada por un multiplexorde 16:1 (mux), un registro de desplazamien-to serie-paralelo de 16 bits (16 latch-array) yun decodificador de escritura de 1:16 (writedecoder).

La base para implementar una función lógicaestá cumplimentada por el uso del mux 16:1(16 entradas y 1 salida). Con este compo-nente podemos sintetizar cualquier funciónlógica de 4 variables (G1, G2, G3 y G4) quese entran por las líneas de selección delmux.

Recuerde que una función de 4 variablessiempre se puede formar con una combi-nación dada entre los 16 mintérminos queexisten para dicha cantidad de variables deentrada. Si el mintérmino existe en la fun-

ción, entonces es necesario poner un "1" enla entrada de datos que corresponda y, si noaparece, se debe poner un "0". De esta mane-ra, se completan las 16 entradas del mux conlos "0" y "1" que se necesiten, implementán-dose así la función lógica requerida (Porejemplo: Si una función tiene los mintérmi-nos 0 -las 4 variables negadas- y 7 -las 4 va-riables sin negar-, entonces en la primera yúltima entrada de datos del mux se pone un"1" y, en las 14 restantes, un "0").

Como el mux sólo puede implementar fun-ciones, se emplea el registro de desplaza-miento para poder programarlo.

En esencia, una LUT es la combinación entreun mux de N:1 y un registro de desplaza-miento serie-paralelo de N bits.

LUT G XC4000

53

¿Por qué progra-mar? En general,en las FPGA repro-gramables hay queprogramar no sólola matriz de inter-conexión -paraque se unan los ca-minos necesariospara armar el cir-cuito deseado- sinoque, en los CLB usados, hay que programarcada generador de función.

Olvidemos, por un momento, que existe eldecodificador de escritura. Por la entrada D1 -acceso a la entrada del primer flip-flop delmencionado registro- se va ingresando de a undato lógico por vez, usando para ello una se-ñal de reloj (clk) que sincroniza su aparición.

Así, cuando se mandan 16 ciclos de reloj, elregistro de desplazamiento tiene sus 16 sali-das con los 16 datos entrados secuencial-mente.

Si se observa la figura, dichas salidas seconectan directamente a las entradas dedatos del mux. Por lo tanto, luego de esas 16cargas, el mux ha quedado ya configurado, yresta sólo entrar las señales por G1, G2, G3 yG4 para implementar la función lógicadeseada.

Así, por ejemplo, desde una computadora seprograma en forma “serie” a este compo-nente.

En el modo de implementación de unamemoria, el bloque LUT se configura deigual manera que antes.

Las direcciones de memoria corresponden alas líneas G1 a G4 en el LUT G y de F1 a F4para la LUT F. De esta manera, en cada LUTse puede implementar una memoria de 1 x16 bits -16 posiciones de memoria (o regis-tros) de 1 bit cada una-.

Habiendo cargado los 16 valores en los regis-tros de desplazamiento de ambas LUT, sepuede acceder a cualquiera de los 16 re-gistros de cada LUT, direccionando apropia-damente con los 4 bits de G1-G4 y F1-F4.

El hardware está previsto para que en cadaCLB se pueda implementar una memoria de2 x 16 bits (usando las dos LUT en paralelo)o una memoria de 1 x 32 bits (usando a lasLUT en cascada).

Como en el caso de los CPLD, los bloques deentrada/salida son también configurables.Cada IOB -Input/Output Block; bloque deentrada/salida- está asociado a un pin físico oPAD.

El circuito es complejo y dispone de dos flip-flop, uno para programar, si es necesario, laentrada como registrada y el otro lo mismo,con la salida.

Existen otras funciones como la de progra-mar si la salida será tipo pull-up (se conectauna resistencia entre la salida y +V) o pull-down (conectando una resistencia entre masay la salida).

También -al igual que analizábamos antescon las CPLD- se puede programar la salidacomo tri-state, a fin de posibilitar el uso delpin en forma bidireccional (como de entra-da/salida).

Programar significaponer "0" y "1" en lasentradas de datosdel mux para quesintetice la funciónpedida. Esto sehace en forma“serie”, con laayuda del registrode desplazamiento.

54

IOB

en

XC

4000

55

Las ventajas de las FPGA son:

• Utilización de recursos de manera efi-ciente.

• Muy alta densidad de integración.

• Muy alto nivel de complejidad en dise-ños lógicos.

• Altas frecuencias de operación.

• Posibilidad de emular memoria.

Y, las desventajas de las FPGA:

• Tiempo de retardo no muy predecible, loque lleva a diseños internos complejos.

• Requieren herramientas de software caraspara optimizar diseños complejos.

• Si los dispositivos deben ser muy rápidosy complejos, y se necesitan en cantidad,la opción más viable es utilizar los ASIC.

Programación

Tanto los dispositivos más simples -como losSPLD- o los más complejos -como los FPGA-tienen una característica básica en común: suprogramabilidad.

Debido a la gran cantidad de celdas lógicas ymatrices de interconexión que forman partede un circuito lógico programable, es imposi-ble que el usuario pueda realizar las inter-conexiones entre dichas celdas o configurarcada una de ellas en forma manual.

Es por ello que cada fabricante ofrece alusuario una serie de herramientas de soft-

ware para que realice las diferentes etapas deldiseño con una PLD:

• edición,

• simulación y

• programación.

La edición es la etapa en la cual se entra lainformación requerida para describir el cir-cuito a implementar.

La simulación es la etapa utilizada para com-probar, mediante el análisis de un diagramatemporal, si las salidas del circuito respondenadecuadamente a las excitaciones de entradadefinidas por el usuario.

En dispositivostales como CPLD yFPGA que dispo-nen de elementosde memoria EEP-ROM o SRAM, laprogramación ge-neralmente se rea-liza de una maneramuy simple: No serequiere de unprogramador exter-no conectado a unacomputadora personal, como en el caso demuchos de los microprocesadores que seobtienen en el mercado; en esencia, el pro-gramador es la computadora personal y sólose necesitan cables y mínimo hardware paraconectar el PLD a la PC a través del puertoparalelo o en serie (RS-232).

El hardware requerido por los CPLD y FPGA

Por ejemplo, la líneade SPLD y FPGA dela empresa Altera®utiliza sólo 5 pinesdel chip, para serconectados a unaPC; luego de progra-mado, dichos pinespueden ser reutiliza-dos por el circuitodel usuario.

56

es diferente; lo explicaremos de modo dife-rencial a continuación

Programación de CPLD. Los CPLD suelentener tecnología EEPROM para realizar suconfiguración; esto implica que, una vez pro-gramados, la información no se puede borrarni siquiera quitando la alimentación del cir-cuito.

Por esto, para programarlos sólo bastaemplear un cable de interconexión entre laPC y los chips.

Las siguientes figuras muestran los pasos aseguir para la programación de un chip:

1. Se suelda el chip al circuito impresodefinitivo. Generalmente, se deja unconector sólo para uso de programación.

2. Se conecta el cable necesario entre la PCy el conector que está en el circuitoimpreso. Se procede a programar al chip.

3. Si es necesario modificar su configu-ración por algún error o por una actuali-zación, se procede a repetir el paso ante-rior.

Programación de FPGA. Aquellas FPGA queestán basadas en tecnología SRAM (memo-rias volátiles) tienen la desventaja de que,una vez que se quita la tensión de ali-mentación al chip, éste se desprograma total-

A lo largo de las páginas siguientesvamos a mostrarle y explicarle

cómo construir el hardware necesariopara programar dispositivos CPLD de laempresa Altera®.

57

mente, queda completamente desconfigura-do.

G e n e r a l m e n t e ,este tipo de FPGAse utiliza junto conotro chip que esuna memoria EEP-ROM serie. Lo quese programa ini-cialmente desde laPC es esta memoria con la información nece-saria para, luego, transferirse a la FPGA.

En el circuito impreso, se sueldan la FPGA yla memoria, conectándolas según indica elfabricante. En general, los pines necesariosson muy pocos.

Cuando se aplica la tensión de alimentación,comienza un proceso de booteo -iniciali-zación-, a través del que la FPGA controla latransferencia de datos desde la memoriahacia ella, hasta que esté completamente pro-gramada.

Una vez finalizado este proceso, la FPGA ya sepuede usar normalmente. Esta operación sueledurar algunas decenas de milisegundos20.

Esta memoria, unavez programada,guarda la informa-ción en forma per-manente.

20 Seguramente le interesará leer:- Wakerly, J. F. (2000; 3° ed.) Digital Design:Principles and

Practices. Prentice Hall International.- Tavernier, Christian (1994) Circuitos lógicos programables.Paraninfo. Madrid.

- Lloris Ruiz, Antonio; Espinoza, Alberto (1996) Diseño ló-gico. McGraw-Hill.

- Vyemura, John P. (2000) Diseño de sistemas digitales,Thomson.

- Sedra-Kenneth A.; Smith, C. (1999; 4° ed.) Circuitos mi-croelectrónicos. Oxford University Press. México.

- Pearson-Prentice Hall (2003; 3° ed.) Diseño digital.

58

El entrenador en lógica programada está di-señado sobre la base del circuito integradoEPM7128SLC84 de la firma Altera®.

Este chip es un CPLD -ComplexProgrammable Logic Device; dispositivo lógicoprogramable complejo- de 128 macroceldasque trabaja con +5 V y tiene un encapsuladotipo PLCC de 84 pines.

Está formado por estos componentes:

• Placa principal: Aloja el CPLD con unafuente de alimentación regulada de +5 Vy un oscilador a cristal de cuarzo para serusado como fuente de reloj de referenciade alta precisión.

• Interfaz de programación: Circuito quesirve para configurar el dispositivo sintener que sacarlo de la placa principal,además de protegerlo de la conexióndirecta con el puerto paralelo de la com-putadora personal.

• Placa de entrenamiento número 1:Ejemplo de aplicación de un contador de2 dígitos

• Placa dde entrenamiento número 2: Paraser implementada por los alumnos.

3. HACIA UNA RESOLUCIÓN TÉCNICAManual de procedimientos para la construcción yel funcionamiento del equipo

El producto

Para desarrollar el entrenador es nece-sario emplear algún dispositivo comer-

cial.

Nuestra elección se hizo considerando queeste dispositivo estuviera todavía en vigencia,se obtuviera a un precio accesible, tuviera lacomplejidad necesaria para poder desarrollarproyectos interesantes, y la tensión de ali-mentación de trabajo y el tipo de encapsuladopermitieran su rápido y fácil reemplazo en casode necesidad.

Esta última consideración es importante, yaque la mayoría de los chips actuales CPLD yFPGA incluyen encapsulados para montajesuperficial, que pueden constituir una limi-tación importante en el armado del circuitoimpreso, corriendo peligro en caso de tenerque reponer el chip asociado a dicha placa.

Nuestra opción no va en desmedro de disposi-tivos de otras marcas que puedan adquirirse enel mercado.

La empresa proveedora aconseja emplear elsoftware Quartus para nuevos diseños, ya queéste soporta los dispositivos más modernos.Pero, la elección hecha aquí del softwareMAXPLUS-II (que todavía está en vigencia) sedebe, principalmente, a que existe literaturaacerca de él en Internet y, además, porque estesoft funciona desde Windows 95 en adelante;en cambio, Quartus sólo es soportado porWindows XP y, desde el punto de vista didácti-co, puede resultar más difícil de apren-der.

59

• Software MAXPLUS-II: Suministrado porla empresa, permite realizar las tareas dediseño y simulación del proyecto lógico,y la programación del dispositivo.

• Placa de entrenamiento número 3:Ejemplo de aplicación como entrenadoren lógica estándar (compuertas, multi-plexores, sumadores, etc.).

El objetivo primario de este equipo es el deintroducir a docentes y alumnos al mundo dela lógica programada por hardware.

El entrenador en lógica programada permite:

• Comprender la tecnología basada en dis-positivos lógicos programables por hard-ware.

• Realizar diseños lógicos simples y com-plejos con el dispositivo CPLD y el soft-ware asociado a éste.

• Utilizarlo como entrenador básico de ló-gica digital, ya que puede emularcualquier tipo de compuerta o circuitomás complejo.

• Simular el comportamiento de un cir-cuito digital genérico en forma temporal,empleando el software asociado al cir-cuito integrado; así se cuenta con unaherramienta adicional para el análisis ysíntesis de circuitos digitales.

El ambiente de desarrollo de este equipo deentrenamiento en lógica programada estábasado en dos partes:

1. Hardware: Contiene un CPLD a serarmado por los alumnos.

2. Software: Es suministrado por el fabri-cante del chip.

A partir de aquí vamos a describir tanto elhardware como el software.

1. Hardware

Los componentes descriptos aquí son:

• El chip EPM7128SCL84.

• La placa principal.

• La interfaz de programación.

• La placa de experimentación número 1.



El chip. El equipo está basado en el circuitointegrado EPM7128 que corresponde a lafamilia de dispositivos lógicos programablestipo CPLD de la empresa Altera®.

El modelo seleccionado es el EPM7128SCL84-15:

• La sigla EPM significa: Familia MAXde dispositivos PLD basados enEEPROM.

El equipo y el marco conceptual que le hemosacercado permiten, por un lado, construir unavisión local de esta tecnología, a fin de que losalumnos puedan desarrollar equipos basadosen otros modelos y marcas de CPLD; y, por elotro, apropiarse de las nociones básicas denivel general para abordar, en el futuro, imple-mentaciones con otros dispositivos talescomo los FPGA.

Los componentes

60

• El número 7 indica: Familia MAX7000

• El número 128 indica: Modelo y númerode macroceldas que posee21.

• La letra S indica: Programación ISP (per-mite programar directamente al dispositi-vo desde una PC, sin uso de progra-

21 Los modelos incluidos en la familia MAX7000 parten desde 32 macroceldas (la MAX7032) hasta 256 macroceldas (laMAX7256), pasando por 64, 96, 128, 160 y 192 macroceldas.

61

mador alguno)22.

• La sigla CL significa: EncapsuladoPLCC23

• El número 84: 84 pines.

• El número 15: 15 nanosegundos deretardo en una conexión directa entre unpin configurado como entrada y otro pinconfigurado como salida24.

El EPM7128 tiene 128 macroceldas queestán distribuidas en el chip en 8 bloquesLAB de 16 macroceldas cada uno.

Cada bloque LAB -Logic Array Block; obloque de arreglo lógico- tiene comunicacióncon una matriz de interconexión denomina-da PIA -Programmable Interconnect Array;arreglo de interconexión programable- quees la encargada de interconectar a los LAB y,por lo tanto, a las macroceldas entre sí.

Los 84 pines que posee el chip se distribuyenen:

• 60 pines de entrada/salida, selec-cionables por el usuario.

• Pines dedicados de entrada para progra-mación y uso posterior, para el usuario.

• Pines dedicados para control globalinterno o uso como entradas, para elusuario.

• 16 pines de alimentación.

De todos ellos,sólo 2 no han sidoutilizados, dadoque no se disponíade más pines enlos conectoresDB25 y que sedecidió reforzar lasseñales de ali-mentación Vcc y GND en ellos.

Pines relevantes en el EPM7128 son:

• Pin 1 (INPUT/GCLRn): Programablecomo entrada simple o entrada para clearglobal negada.

• Pin 2 (INPUT/OE2/GCLK2):Programable como entrada simple, e n -

trada de control tri-state o entrada de reloj

De todas maneras,los 66 pines dis-ponibles son másque suficientes parala mayoría de losproyectos didácti-cos que se puedanrealizar.

22 Este dispositivo tiene implementada la función ISP -In-System Programmabiliy; programable dentro del sistema-, lo que sig-nifica que posee internamente los circuitos necesarios para poder programar las celdas de memoria EEPROM que configuranlos componentes internos del chip (multiplexores, matriz de interconexión, etc.) sin necesidad de hardware adicional (pro-gramador). La norma que se emplea para ello es la IEEE Standard 1149.1 (1990) redactada por el IEEE -Institute of Electricaland Electronic Engineering; Instituto de Ingeniería Eléctrica y Electrónica-; ésta, más conocida como JTAG -Joint Test ActionGroup- es una interfaz de 4 pines con la cual es posible programar desde un procesador host (por ejemplo, una PC) a cualquierdispositivo lógico, ya sea un PLD o un microprocesador que trabaje con esta norma. La familia MAX7000S, como la mayoríade los chips CPLD y FPGA de la empresa por la que hemos optado, dispone de esta interfaz. La EPM7128S tiene 4 pinesdenominados: TCK, TDI, TDO y TMS, que son los que se deben conectar a la PC a través del puerto paralelo.

23 Los modelos hasta EPM7128 vienen con la opción de encapsulado PLCC: a partir de allí, todo es montaje superficial.24 El número después del guión da información sobre la velocidad del dispositivo; indica el tiempo de retardo que se puede

obtener a la salida de un pin configurado como salida, excitando con una señal desde otro pin configurado como entrada, sise programa el chip de tal forma que se conecte internamente a ambos pines sin lógica en medio. Cuanto más chico es dichonúmero, más rápido es el chip internamente.

62

Esquema general de la serie MAX7000S

63

global 2.

• Pines 14 (I-O/TDI), 23(I-O/TMS), 62(I-O/TCK) y 71(I-O/TDO): Programablescomo entrada/salida o para progra-mación del dispositivo.

• Pin 83 (INPUT/GCLK1): Programablecomo entrada simple o reloj global 1.

• Pin 84 (INPUT/OE1): Programable comoentrada simple o entrada de control tri-state.

• Pines 3, 13, 26, 38, 43, 53, 66 y 78:Corresponden a tensión de alimentaciónpositiva (Vcc = +5 V).

• Pines 7, 19, 32, 42, 47, 59, 72 y 82:Corresponden a tensión de alimentación0 V (GND).

• Demás pines. Programables como entra-da, salida o entrada/salida, por elusuario.

En caso de que usted y sus alumnos quierandiseñar otro impreso empleando este chip,deben conectar todos los pines de ali-mentación indicados. Éstos no son redun-dantes, ya que conectan distintas partes inter-nas del chip que deben recibir las diferentestensiones de alimentación.

Encapsulado PLCC84 pines de lMAX7000S

64

La placa principal. Esta placa de circuitoimpreso tiene por finalidad:

• Alojar al circuito integrado EPM7128compatible con el encapsulado PLCC, afin de permitir su posible reemplazo.

• Dar alimentación con tensión regulada aéste y a los circuitos alojados en las pla-cas de experimentación.

• Interconectar el chip de lógica programa-

da con la PC, para su programación; paraesto, se dispone de un conector específico.

• Interconectar el chip con hasta 3 placasde experimentación, para la realizaciónde múltiples proyectos de diseños lógi-cos.

• Alojar al oscilador de cristal de cuarzo,para generar señales de reloj de alta pre-cisión y estabilidad temporal al chip delógica programada.

Placa principal junto con la interfaz de programación

65

Esquema de la placa indicando cada componenteU1. CPLD modelo EPM7128SCL84.U2. Regulador de tensión fija de +5 V LM7805T;suministra tensión de +5 V hasta 1 A de corriente.U3. Oscilador a cristal de cuarzo de 4 MHz JITO,compatible con señales TTL. J2. Conector de programación tipo IDC10 paracable plano de 2 x 5 contactos.J4. Conector para entrada de alimentación princi-pal de +12 VDC, tipo plug de 3,5 mm con corte.J5. Conector para entrada auxiliar de ali-mentación, para conectar una batería de +9 VDC,para el caso de no disponer de una fuente externade alimentación de 220 VAC a +12 VDC.J6. Conector 1 para conexión con placa de experi-mentación número 1, tipo DB25 macho a 90° paraimpreso.J3. Conector 2 para conexión con placa de experi-mentación número 2, tipo DB25 macho a 90° paraimpreso.J1. Conector 3 para conexión con placa de experi-mentación número 3, tipo DB25 macho a 90° paraimpreso.DD1. Diodo de protección contra inversión de pola-ridad.D2. Lámpara para indicación de alimentación, tipoled, 3 mm color rojo.SW1. Interruptor tipo llave inversora doble marcaSIPI o similar.R1. Resistencia limitadora de corriente del led,220 ohm, ¼ W.R2-R5. Resistencia de pull-up para pines de pro-gramación del CPLD, 1K, 1/4W.J7. Selector de fuente de reloj global al CPLD; tirade pines de 1 x 3 y jumper. J8. Zócalo PLCC de 84 pines para alojar al CPLD.C1. Capacitor de filtrado de alimentación;1000 µF / 25 V.C2. Capacitor de filtrado para fuente de tensión;100 nF / 16 V.C3. Capacitor de filtrado para CPLD;100 nF / 16 V.C4. Capacitor de filtrado para CPLD; 10 µF / 16 V. C5. Capacitor de filtrado para el oscilador a cristal.

Varios: Disipador para el regulador de tensiónU2, de aluminio tipo "U" de 20 x 20 x 20 mm.Fuente de alimentación 220 VAC - 12 VDC1 ampere con terminación en ficha plug 3,5 mm conel terminal positivo en el centro.

66

Como mencionamos, el EPM7128 tiene, entotal, 68 pines a disposición del usuario.

En el diseño del entrenador, contemplamosla inclusión de conectores tipo DB25; emple-ando 3 de ellos se tiene un total de 75 cone-xiones posibles.

Dado que la placa principal brinda la ten-sión de alimentación de +5 V y masa(GND), para simplificar el diseño de lasplacas de experimentación, algunos pinesson utilizados para llevar dichas señales;éstos son los designados como 1, 13, 14 y25 en cada uno de los conectores 3 (J1), 2(J3) y 1 (J6).

Los pines 1 y 14 son de masa (GND), mien-tras que los pines 13 y 25 son de +5 V.

Cada conector lleva un conjunto diferente depines de entrada/salida desde el EPM7128 yno se repiten.

Las excepciones son:

• Pin 1 del conector J7 que se conectatanto al conector 1 (al pin 17) como alconector 2 (al pin 17). Si el jumper J7 lohabilita, este pin permite que una fuentede reloj externo a la placa principalentre al reloj global de la EPM7128 porel pin 83.

• Pin 2 del EPM7128 que se conecta tantoal conector 1 como al conector 2. Estepin puede ser configurado como entradasimple ( I ), de control para control detri-state de buffers internos (OE2) ocomo una entrada adicional de relojglobal ( GCLK2).

Tabla de conexionesConector 1

PIN Dispositivo

1.

2.

3.

4.

5.

6.

7.

8.

9.

10.

11.

12.

13.

14.

15.

16.

17.

18.

19.

20.

21.

22.

23.

24.

25.

77

80

84

1

4

6

9

10

15

17

20

79

81

1

2

5

8

11

12

16

18

GND

EPM7128

EPM7128

EPM7128

EPM7128

EPM7128

EPM7128

EPM7128

EPM7128

EPM7128

EPM7128

EPM7128

VCC

GND

EPM7128

EPM7128

ConectorJ7

EPM7128

EPM7128

EPM7128

EPM7128

EPM7128

EPM7128

EPM7128

VCC

67


PIN Dispositivo

1.

2.

3.

4.

5.

6.

7.

8.

9.

10.

11.

12.

13.

14.

15.

16.

17.

18.

19.

20.

21.

22.

23.

24.

25.

25

27

28

29

31

33

35

39

41

45

2

22

21

1

30

34

36

37

40

44

46

GND

EPM7128

EPM7128

EPM7128

EPM7128

EPM7128

EPM7128

EPM7128

EPM7128

EPM7128

EPM7128

EPM7128

VCC

GND

EPM7128

EPM7128

ConectorJ7

EPM7128

EPM7128

EPM7128

EPM7128

EPM7128

EPM7128

EPM7128

VCC


PIN Dispositivo

1.

2.

3.

4.

5.

6.

7.

8.

9.

10.

11.

12.

13.

14.

15.

16.

17.

18.

19.

20.

21.

22.

23.

24.

25.

50

52

54

56

58

60

65

69

70

74

75

49

51

55

57

61

63

64

68

73

76

GND

EPM7128

EPM7128

EPM7128

EPM7128

EPM7128

EPM7128

EPM7128

EPM7128

EPM7128

EPM7128

EPM7128

VCC

GND

EPM7128

EPM7128

ConectorJ7

EPM7128

EPM7128

EPM7128

EPM7128

EPM7128

EPM7128

EPM7128

VCC

68

Esquemático del chip junto con el jumper selector de fuente de relojy oscilador a cristal

69

Esquemático de la fuente dealimentación

70

Esquemático del conector 1



71

Esquemático del conector para la interfaz de programación

72

La interfaz de programación. La tecnologíaempleada por los CPLD de la línea MAX7000para almacenar la configuración de los chipsuna vez programados, es la EEPROM.

Los elementos de memoria fabricados conesta tecnología deben ser programados apli-cando tensiones superiores a los 5 V (típica-mente, alrededor de 12 V).

Existen dispositivos que, necesariamente,deben conectarse a los programadores paraque éstos apliquen los niveles apropiados detensiones de programación; otros, en cam-bio, como los de la línea MAX7000S, poseenelectrónica interna que les permite generardichas tensiones a fin de poder programar asus elementos de memoria interna; este rasgoofrece una gran ventaja, ya que no es nece-sario disponer de programador alguno.

En la siguiente figura vemos un ejemplo que

sintetiza ambas opciones:

• Usar un programador conectado a la PCdonde se aloja el CPLD o FPGA para suconfiguración y, luego de programado,conectarlo al impreso definitivo.

• Con la ayuda del cable de bajada, interco-nectar la PC directamente al circuito im-preso donde está alojado el CPLD o FPGA-previo paso de haberlo soldado a él-.

Esta operación serealiza con sólo al-gunos cables (típi-camente, 4) que seconectan a los pi-nes de programa-ción del chip. Unavez programado el chip, estos pines de pro-gramación pueden ser utilizados por elusuario en el circuito impreso.

Esta última opciónes la denominadaI S P - I n - S y s t e mProgrammability-.

Esquema de programación en el sistema ISP

73

Para poder realizarlo, sólo son necesarioscuatro pines de la EPM7128S:

• TDI (pin 14)

• TDO (pin 71)

• TCK (pin 62)

• TMS (pin 23)

Cada uno se puede conectar directamente alpuerto paralelo de una computadora perso-nal. Sólo es necesario conectar -entre cadauna de estas líneas y los +5 V de tensión dealimentación- una resistencia de 1 k�; estasresistencias están incluidas en la placa principal.

No obstante esto, la empresa proveedora

recomienda interponer, entre el CPLD y elconector del puerto paralelo de la PC, unóctuplo buffer no inversor con tri-state talcomo el 74LS244 y 7 resistencias asociadas.Esto es debido a que en el puerto puedengenerarse niveles de tensión que perjudiquenlas líneas de programación del CPLD.

Programador

Disposición de compo-nentes en el circuito

U1. Óctuplo buffer noinversor tipo 74LS244. C1. Capacitor 100 nF /16 V.J1. Conector DB25 machopara cable.J2. Conector para cableplano 2 x 5 tipo IDC10.R1-R7. Resistencia de 33ohm de ¼ W.Varios: Cable plano de10 cables. Conector hem-bra para cable plano de10 (lado DB25).Conector hembra paracable plano de 10 (ladoplaca principal). Tapaspara conector DB25. Tiradoble de pines a 90° com-patible con conectorIDC10.

74

Esquemático del programador

75

La placa de experimentación número 1. Estaplaca consta de dos buffers de corrienteULN2803 (U1 y U2) con capacidad paramanejar hasta 500 mA de corriente cada uno.

Los buffers se usan para poder excitar a cadauno de los 2 displays de 7 segmentos (D1 yD2) que están en la placa. Esto es necesario,ya que la mayoría de los circuitos lógicos

programables no posee la capacidad de co-rriente suficiente para excitar un led ellosmismos.

Además hay dos llaves doble inversoras(SW1 y SW2) y un pulsador (SW3) sin reten-ción, a fin de proveer diversas entradas ma-nuales al chip.

Disposición de componentes

U1. Óctuplo buffer inversor tipo ULN2803 que comanda a display D1.U2. Óctuplo buffer inversor tipo ULN2803 que comanda a display D2.D1. Display de 7 segmentos ánodo común tipo TDSR5150 o TDSO5150.D2. Display de 7 segmentos ánodo común tipo TDSR5150 o TDSO5150.J1. Conector DB25 hembra a 90 grados para impreso.SW1. Llave doble inversora, para uso como selector de modo de conteo up/down.SW2. Llave doble inversora, para uso como habilitación de reloj.SW3. Pulsador doble normal abierto, para uso como RESET.R1-R8. Resistencia de 330 ohm de ¼ W limitadoras de corriente, para display D1.R9-R16. Resistencia de 330 ohm de ¼ W limitadoras de corriente, para display D2.R17-R19. Resistencia de 4K7 de ¼ W limitadora de corriente, para SW1, SW2 y SW3respectivamente.

76

El conector DB25 hembra (J1) es el queinterconecta esta placa con la principal. Deesta manera, el EPM7128 puede excitar a los

displays vía los ULN2803 y, además, usarentradas provenientes de las 2 llaves y el pul-sador.

Esquemático mostrando el conector DB25

77

El pulsador se conecta al pin de global clear(GCLR1n) del EPM7128, teniendo un accesodirecto para poder resetear a los flip-flopsinternos.

Esquemático mostrando las llaves

78

Los dos circuitos de excitación de cada dis-play son idénticos. Las resistencias R1 a R16se utilizan para limitar la corriente que pasa

por los led y por cada uno de los inversoresde los ULN2803.

Esquemático mostrando los componentes U1 y D1

79

Esquemático mostrando los componentes U2 y D2

80

Cada ULN2803 está compuesto de 8 inver-sores que sirven de buffer entre el dispositivode salida (en este caso, el EPM7128) y losdiodos led que conforman a los displays.

Cada uno de esos inversores tiene la capaci-dad de brindar una corriente de hasta 500mA, suficiente en este caso, para alimentar alos diodos led.

Diagrama del ULN2803

81

La placa de experimentación número 2. Estaplaca permite implementar tipos de circuitosque contienen diversos componentes,incluyendo circuitos integrados, ya que elpaso de varias de las islas dibujadas en elimpreso son de 100 mils (100 milésimas depulgada).

Esta placa usa varios de los pines de entrada-salida del EPM7128.

La placa de experimentación número 3. Éstaposee dos dip-switches (llaves en encapsula-do DIP) de 4 llaves cada uno, lo que permite,en forma individual o en grupo, introducirhasta 8 señales digitales manuales directa-mente al EPM7128.

Un ULN2803 posibilita que, desde elEPM7128, se pueda excitar en forma inde-pendiente cada uno de los 8 diodos ledincluidos en la placa.

A fin de poder realizar, por ejemplo, dosdesarrollos diferentes en forma simultánea,se han elegido 4 led de color verde y 4 decolor rojo.

Dos conectoresBNC hembra parachasis completanla placa; cada unode ellos se encuen-tra conectado a unpin de entrada-sa-lida del EPM7128y pueden ser usa-dos independien-temente, comoentrada o salida,según sea el proyecto.

Para el caso presenta-do en el siguiente título,"El ensayo y el control",se utiliza el conectorBNC1 como entradaexterna compatible conTTL hacia el EPM7128 yel BNC2 como salidacompatible con TTLdesde el EPM7128hacia el exterior.

Tabla de conexiones entre placa principaly placa 1

PIN

GND

EPM7128

EPM7128

EPM7128

EPM7128

EPM7128

EPM7128

EPM7128

EPM7128

EPM7128

EPM7128

EPM7128

VCC

GND

EPM7128

EPM7128

ConectorJ7

EPM7128

EPM7128

EPM7128

EPM7128

EPM7128

EPM7128

EPM7128

VCC

GND

Pin 8 de U2

Pin 6 de U2

Llave de habilitación

Pulsador reset

Pin 4 de U2

Pin 2 de U2

No conectado

Pin 7 de U1

Pin 5 de U1

Pin 3 de U1

Pin 1 de U1

VCC

GND

Pin 7 de U2

Pin 5 de U2

No conectado

Llave de up/down

Pin 3 de U2

Pin 1 de U2

Pin 8 de U1

Pin 6 de U1

Pin 4 de U1

Pin 2 de U1

VCC

1.

2.

3.

4.

5.

6.

7.

8.

9.

10.

11.

12.

13.

14.

15.

16.

17.

18.

19.

20.

21.

22.

23.

24.

25.

77

80

84

1

4

6

9

10

15

17

20

79

81

1

2

5

8

11

12

16

18

Dispositivo Placa 1

82

Disposición de componentes de la placa 3

U1. Óctuplo buffer inversor tipo ULN2803 que comanda a display D1.D1-D4. Diodo led de 3 mm de color rojo.D5-D8. Diodo led de 3 mm de color verde.J1. Conector BNC hembra, para chasis.J2. Conector BNC hembra, para chasis.J3. Conector DB25 hembra a 90 grados, para impreso.SW1. Llave cuádruple tipo DIP-SWITCH, para impreso.SW2. Llave cuádruple tipo DIP-SWITCH, para impreso.R1-R8. Resistencia de 4 K7 de ¼ W limitadora de corriente, para las llaves.

83

Esquemático del conexionado de conectores BNC

84

Esquemático del conexionado del conector DB25

85

Esquemático del conexionado de las llaves DIP-SWITCH

86

Esquemático del conexionado del ULN2803 y diodos LED

87

El armado del hardware

Vamos a organizar las tareas de armado encinco etapas:

1. Armado de la placa principal.2. Armado de la interfaz de programación.3. Armado de la placa de práctica número 1.

4. Armado de la placa de práctica número 2.5. Armado de la placa de práctica número 3.

1. Armado de la placa principal

Esta placa es un circuito impreso de doblefaz, según se puede apreciar en las siguientesfiguras:

Impreso de placa 3 lado cobre

Impreso de placa 3 lado componentes

88

El chip empleado tiene un encapsulado tipoPLCC de 84 pines, distribuidos en un forma-to cuadrado de doble línea.

1.1. El EPM7128 tiene varios pines dealimentación de +5 V y GND que debenser interconectados, además de los pinesutilizados para entrar o salir con señales digi-tales. Es aconsejable, por ello, incluir uncapacitor de 100 nF, usado como filtro dealimentación lo más cerca posible de losbornes de +5 V y GND. Para esto, optamospor ubicarlo en el centro del área del chip.Dado el tamaño reducido de dicha área(sobre ella va soldado el zócalo PLCC),empleamos un capacitor miniatura (puedeser de montaje superficial).

Primero, soldamos el capacitor en ambas

caras del impreso y, luego, colocamos y sol-damos linking pins -pines de interconexión-también en ambas caras.

Los linking pins son clavijas con cabeza sinpunta; se presentan en tiras y son fácilmenteremovibles. Según su diámetro (el típico esde 0,7 mm), agujereamos cada una de lasvías con una mecha acorde, a fin de que loslinking pins entren a presión. Luego, sol-damos ambos lados de la placa.

ZócaloPLCC; vista

posterior

Zoom de lazona del

EPM7128:Ubicación del

capacitorde 100 nF ylinking pins;lado compo-

nentes

Zoom de lazona

EPM7128:Soldado de

componentesen dicha zona

ZócaloPLCC; vista

frontal

Zoom de lazona del

EPM7128:Soldado endicha zonalado cobre

89

1.2. Una vez que están soldados el capacitory los linking pins, montamos el zócalo PLCC,soldando los 84 pines del lado cobre.

1.3. Ubicamos y soldamos los linking pins enel resto del circuito.

1.4. Soldamos la tira de pines doble de 2 x 5y las 4 resistencias de 1k�.

1.5. Soldamos el regulador de tensión-7805T-, la tira de pines de 1 x 3, la resistenciade alimentación de led y led. Lo mismo con loscapacitores de fuente de 100 nF y 10 µF.

Tira delinking pins

Zoom zonadel

EPM7128:Ubicacióndel zócalo

PLCC

Disposición de vías y ubicación de los linking pins

Zoom de la zonade entrada deprogramación

Zoom de la zonade entrada dealimentación

90

1.6. Soldamos el jack de alimentación y elconector auxiliar de alimentación. Lo mismocon el diodo 1N4007 de protección contra

inversión de polaridad, el capacitor elec-trolítico de filtrado y el interruptor de encen-dido.

Zoom de lazona de sa-lida de ali-mentación

ya regulada

1.7. Soldamos los conectores DB25.

Emplaza-miento y

soldado detodos los

conectores

1.8. Soldamos el oscilador a cristal.

Emplaza-miento del

chip deosciladora cristal

91

1.9. Emplazamos el chip EPM7128, presio-nando suavemente en las aristas del chip, dea una por vez, hasta que quede firmementecolocado.

1.10. Soldamos el capacitor de filtrado deloscilador y montar el disipador.

2. Armado de la interfaz de programación

La base de la interfaz se centra en:

• un conector DB25 macho para cable,

• un buffer Schmitt Trigger 74LS244,

• 7 resistencias de 30 ohm y

• un capacitor de 100 nF de policarbonato.

El extremo del conector DB25 se conecta alpuerto paralelo de la PC y elotro a la placa principal, víaun conector hembra IDC10.

A fin de poder miniaturizardicha interfaz, empleamosun circuito impreso doblefaz, para ubicar todos loscomponentes dentro delespacio que existe entre lasdos tapas de un conectorDB25 para cable.

2.1. Cortamos los postesinternos de cada tapa del

conector DB25, a fin de dejar espacio paraubicar el circuito impreso.

Esquema mostrando la posición correcta para colocar el chipen el zócalo PLCC

Placa principal ya armadaVista interna de la tapa del

conector DB25, ya preparada

Vista exter-na de la tapadel conector

DB25, yapreparada

92

2.2. Desarrollamos el circuito impreso doblefaz para la interfaz de programación. Una vezfabricado, puede ser necesario limar los bor-des, hasta que calce perfectamente dentro delas tapas.

2.3. Cortamos una tira doble de postes a 90grados, tal que queden dos líneas de 5 postes.

2.4. Ubicamos y soldamos dicha tira al cir-cuito impreso.

2.5. Soldamos el buffer 74LS244 al circuitoimpreso. Tenemos presente que es necesariohacer soldaduras en ambas caras del impre-so.

2.6. Soldamos el capacitor de desacoplo albuffer.

2.7. Soldamos las 7 resistencias de 30 ohm.

2.8. Ubicamos el impreso dentro de una delas tapas (es indistinto cuál es, la superior ola inferior). Presentamos el conector DB25. Sies necesario, limamos la cara que lo toca a finde que pueda acoplarse todo, al cerrar ambastapas.

Impresolado cobre

Impresolado compo-

nentes

Corte de la tirade pines doble a

90 grados

Ubicación ysoldado

de la tirade pinesde 2 x 5

Soldado del74LS244

Soldado delcapacitor dedesacoplo

Soldado delas 7

resistenciasde 30 ohm

93

2.9. Retiramos el impreso y le soldamosalambres esmaltados de longitud suficientecomo para que puedan soldarse, luego, alconector DB25.

2.10. Ubicamos el conector DB25 contra elborde superior de la tapa y doblamos losalambres a la altura necesaria para cada con-tacto. Cortamos el alambre excedente y sol-damos cada uno al pin que corresponda.Repetimos esto en cada contacto.

En la foto se muestra un clip "cocodrilo" quese usa a fin de que el calor del soldador noderrita el estaño ya soldado en el impreso.

2.11. Ubicamos el impreso sobre una tapa,cortamos con trincheta y rebajamos a lima lazona donde está el conector IDC10, a fin deque pueda calzar dentro. Repetimos estepaso para la otra tapa.

2.12. Ponemos ambas tapas y comprobamosque todo quede firme en el interior.

Provisoriamente, para las pruebas, podemosmantener las tapas unidas con cinta aislado-ra. Posteriormente, para su uso permanente,le recomendamos utilizar un adhesivo decontacto para fijarlas definitivamente.

Emplaza-miento delconector

DB25

Soldado decables

Técnica paraevitar el desol-dado de la otrapunta del cable

Vista final delprogramador,armado sin

conector

Conviene identificar con un símbolo -en laparte posterior de la tapa- dónde está elpin número 1 del conector IDC10; éste seidentifica en el impreso como un cuadra-do. Esta identificación es importante paraconectar correctamente el cable plano aesta interfaz.

Vista finaldel soldadode cables al

conectorDB25

94

2.13. Armamos el cable plano con los dosconectores hembra IDC10 en cada extremo.Dicho cable tiene, en general, uno de loshilos de color rojo que sirve como referenciapara indicar cuál es el número 1. Asimismo,cada conector tiene una indicación (porejemplo, un triángulo) para el mismo fin, loque se respeta en el armado.

3. Armado de la placa de práctica número 1

La placa consiste en un circuito impreso sim-ple faz, que se conecta a la placa principal através del conector DB25.

Cable planode 10 cables

ConectorIDC hembrade 10 pines

Programadorcon el cable

completo

Croquis del circuito impreso de la placa 1

95

3.1. Soldamos el conector DB25, zócalosDIP-18, el pulsador sin retención y las llaves.

3.2. En el impreso, dejamos ex profeso unaseparación de los displays de 7 segmentos, a

Impreso de la placa 1; lado cobre

Vistaimpreso

conemplaza-miento deconector,zócalo

delULN2803 y pul-sador

Vistaimpreso

conemplaza-miento de

zócalopara losdisplay

96

fin de poder utilizarlos en forma conjunta oindividual. En caso de necesidad de reem-plazarlos, podemos montarlos sobre un zóca-lo. Como no se proveen zócalos tipo DIP-10del tamaño de dichos displays, es posibleemplear uno DIP-24 (dos líneas de 12 con-tactos) y cortarlo.

3.3. Montamos las resistencias de 330 ohm y4K7.

3.4. Montamos los displays TDSR5150.

3.5. Por último, montamos los drivers deLED, ULN2803.

Vista impreso con el emplazamiento delas resistencias

Vista impreso con los displays agregados

97

4. Armado de la placa de prácticanúmero 2

Esta placa está prevista para que losalumnos diseñen sobre ella, por loque el montaje de componentesqueda libre de explicación.

Vista definitiva del impresode la placa de experi-

mentación 1

Croquis del circuito impreso de la placa deexperimentación 2

98

5. Armado de la placa de práctica número 3

La placa consiste en un circuito impreso sim-

ple faz que se conecta a la placa principal através del conector DB25.

Croquis del circuitoimpreso de la placa de

experimentación 2

99

5.1. Soldamos el conector DB25, zócalo DIP-18 y las dos llaves DIP-Switch.

5.2. Soldamos los 8 diodos led, 4 rojos y 4verdes

Vista del circuito impreso de la placa número 3

Vista delcircuitoimpresocon el

emplaza-miento

de conec-tores yllaves

Vistadel

impresode ubi-caciónde losdiodos

led

100

5.3. Soldamos las resistencias de 330 ohmpara el ULN2803 y las de 4K7 para las llavesDIP-Switch.

5.4. Realizamos perforaciones al perfil parapoder amurarlo al circuito impreso y pasardichos conectores. Se trata de un perfil en"L" de aluminio de 90 mm de largo, y de 15x 15 mm de ancho, utilizado como soportemecánico para los conectores BNC hembratipo chasis.

5.5. Emplazamos el perfil "L" con los dosBNC ya colocados.

5.6. Emplazamos el ULN2803.

Vista delimpresocon el

emplaza-miento detodas lasresisten-

cias

Perfil "L" de aluminio empleado para sujeción de losconectores BNC

Vista del emplazamiento del perfil dealuminio con los conectores

101

5.7. Soldamos los dos terminales de cadaconector BNC al impreso.

2. Software

El software paratrabajar con elchip EPM7128 esel MAX+PLUS-IIde la empresaAltera®. Es nece-sario instalarlo enuna PC que corrabajo el sistema operativo Windows 98 enadelante.

Los pasos a seguir para realizar la instalaciónson:

1. Ingrese al sitio web de la empresa:http://www.altera.com

2. En la parte superior de la página web vaa ver una serie de barras; haga clic enDownload.

3. En Legacy Design Software, haga clic en laopción MAX+PLUS II Student Edition, laque lo conduce a una página del centrode descarga de la empresa.

4. Haga clic en Download stu-dent10.0.exe (archivo de 51Mbytes, aproximadamente); va aingresar a una nueva página conun formulario que es necesariollenar.

5. Una vez hecho esto, presione elbotón de Submit; aparece unaventana de diálogo para bajar elsoftware.

Vista del impreso con el chip ULN2803

Vista final del circuito impreso de la placa deexperimentación 3

Si no dispone delarchivo de insta-lación, puede bajar-lo desde el sitio deInternet de laempresa.

102

6. Presione en Guardar. Elija en qué subdi-rectorio quiere que se almacene el pro-grama. Como son 51 Mbyte, depende dela velocidad de conexión de Internet sa-ber cuánto tiempo dura la descarga (parauna bajada a 30 Kbps, usted y sus alum-nos tardarán, más o menos, 30 minutos).

7. Una vez descargado el software, pida unalicencia a Altera® para usarlo. Para esto,vaya a la opción Licensing que puedeestar en la parte izquierda de la últimapantalla abierta; si no es así, vuelva a lapágina principal y haga clic en Licensing.

8. Una vez en esta página, vaya al final yhaga clic sobre la opción MAX+PLUS IIsoftware for student and universities.Aparece otra página en la que debe elegir,dentro de Legacy Software, la opciónMAX+PLUS II Student Edition SoftwareVersión 10.2, 10.1 or 9.23.

9. Al presionar el botón de Continue, va a ira otra página que le pide que ingrese elnúmero de serie del disco rígido dondeva a instalar el software. Este númeropuede obtenerse desde el sistema opera-tivo DOS, escribiendo "dir/p".

10. Una vez ingresado, presione Continue.Aparece otra página con un formularioque es necesario llenar25.

11. Presione Continue. La última pantalla daun mensaje de aprobación a lo solicitadoy expresa que, dentro de las próximashoras, por e-mail, la escuela va a recibirel archivo de autorización para el uso delsoftware.

12. Una vez que usted tiene el archivo deinstalación, ejecútelo y siga las instruc-ciones que le solicita. Si usted no indicalo contrario, el programa es instalado enun subdirectorio creado en el directorioraíz, denominado maxplus2 y, además, escreado otro subdirectorio llamadomax2work que contiene varios ejemplosde aplicaciones.

13. Luego de completada la instalación,todavía es necesario un paso más paraemplear el software; éste es el ingreso delarchivo license.dat que envía la empresapor correo electrónico. En este archivohay información para que el softwarepueda funcionar -esto sucede sólo sicoincide con el número de serie del discorígido donde se ha instalado-. Una vezque tenga este archivo de licencia,ubíquelo en el subdirectorio maxplus2 y,luego, procedeaa correr el MAX+PLUS-II, ya sea desde el acceso directo que secrea al instalar o desde el subdirectoriomaxplus2, haciendo doble clic en elarchivo "max2win.exe".

14. Desde el menú principal, haga clic enOptions. Se despliega una ventana quecontiene la opción License Setup; hacien-do clic sobre ella, aparece la ventanaLicense Setup.

15. Presione sobre el botón Browse; va aentrar a una ventana similar a la delExplorer de Windows® donde debe ubicarel subdirectorio en el que se encuentra elarchivo license.dat. Una vez hecho esto,presione el botón OK.

A partir de ese momento, usted y sus alum-nos pueden utilizar el MAX+PLUSII.

25 Es importante que controle que la dirección de correo elec-trónico sea la correcta, ya que la empresa envía por e-mailun archivo que, luego, debe ser ubicado en el subdirecto-rio "maxplus2", una vez que se ha instalado el software.

103

La descripción del software

Ya le hemos explicado cómo instalar el soft-ware; ahora, le presentamos las bases parapoder emplearlo.

El MAX+PLUS-II es uno de los ambientes dedesarrollo que nos permite diseñar proyectosde lógica digital con circuitos lógicos pro-gramables tanto SPLD, CPLD como FPGA.

Especificación del diseño. Existen varias for-mas de entrar un diseño en el software.

• Modo gráfico. El proyecto se va armandoa través de la inclusión, en una ventanagráfica, de símbolos que representan loscomponentes digitales a usar (compuer-tas, multiplexores, sumadores, conta-dores, etc.), cables de interconexión ybornes de entrada y salida; es decir, detodo lo necesario para especificar el cir-cuito que se desea implementar.

• Modo textual. A través de lo que sedenomina HDL -Hardware DescriptionLanguage; lenguaje de descripción delhardware- se puede ordenar al programaque sintetice (implemente) el circuitopedido dentro del chip; se realiza me-diante sentencias escritas 26.

Verificación del diseño. En dispositivos PLD,la manera tradicional de poder saber si elproyecto puede implementarse (una vez dehaberlo descrito en forma gráfica o textual)es mediante una simulación en el tiempo.

Para esto, es necesario realizar la compilación(la explicamos en el punto siguiente) y,luego, crear un gráfico que incluya todas lasseñales de interés: las de entrada y las de sa-lida del circuito.

Este gráfico muestra la evolución en el tiem-po, en el eje de las abscisas (eje X). Se danvalores ( 0 y 1) a las señales de entrada a lolargo del eje X y se ejecuta el programa de

26 Existen variaciones de este tipo de lenguaje HDL básico,como el AHDL de Altera® o el ABEL de Xilinx®, y ver-siones mucho más poderosas como VHDL y VERILOG,que son utilizadas por los diseñadores expertos

Este software está formado por cuatroherramientas de diseño:

1. Especificación del diseño. Permiteentrar las especificaciones delproyecto en forma gráfica o textual.

2. Verificación del diseño. Permite veri-ficar, a través de simulaciones y análi-sis temporal, la viabilidad del proyecto.

3. Procesamiento del diseño. Permite,mediante un programa compilador yprocesador de mensajes, sintetizar lalógica requerida dentro del chip selec-cionado.

4. Programación de los dispositivos.Permite programar físicamente al dis-positivo seleccionado, vía puerto serieo paralelo, según la interfaz que sedisponga.

104

simulación, obteniendo entonces, la respues-ta de las salidas a dichas entradas.

Procesamiento del diseño. Para poder simu-lar y, luego, programar el chip se requierecompilar -sintetizar internamente el circuitodentro del chip-. En esta tarea se usa el pro-grama Compiler -compilador- que se encargade convertir en hardware el circuito que ya seha descrito.

Programación de los dispositivos. Una vezque se está seguro de que el circuito fun-ciona, pasa a la etapa de programación delchip. Para ello se usa el programaProgrammer -programador- en el que seespecifica qué dispositivo se desea programar(en nuestro caso, el EPM7128SCL84).

Consideremos los distintos pasos:

• Se plantean las especificaciones del cir-cuito a implementarse. Esto, general-mente, se hace en un papel y forma partedel diseño. Por ejemplo, si va a imple-mentarse un contador de décadas (BCD),se define de cuántos bits consta, si senecesita un reset asincrónico o sincróni-co, etc.

• Se ingresan esos datos al programa, yasea en forma gráfica (dibujando unesquemático) o en forma textual (emple-ando algún lenguaje HDL).

• Se compila el proyecto, a fin de que elprograma lo sintetice como lógica dentrodel chip. Este paso es muy importante ypuede dar información referente a posi-bles errores en el diseño (por ejemplo,alertarnos de entradas o salidas nodefinidas, de partes del circuito que -por

mal diseño- nunca van a cambiar con lasseñales especificadas, etc.).

• Una vez que se ha pasado con éxito laetapa de compilación, se procede arealizar la simulación temporal. Paraesto, se ingresan a un gráfico de tiempos,las señales de entradas y las de salida,dándoles valores a las primeras; al correrla simulación aparecen las formas deonda que corresponden a las señales desalida.

• Si todo sale bien, es decir, si el gráficoresponde a lo esperado, se puede pasar ala última etapa. Si los resultados no sonlos esperados, entonces se debe volver alpaso primero y replantearse el diseñopara ver donde está el error.

• El último paso es el de programación.Seleccionado el chip a emplear, se conec-ta a la PC, ya sea a través de una interfazserie (vía puerto RS-232) o paralelo (víael puerto paralelo, como en nuestrocaso).

• Se prueba el diseño con el chip ya inser-to en el circuito definitivo.

ESPECIFICACIÓN DEL DISEÑO

Explicaremos cómo realizar la entrada deldiseño en forma gráfica.

Cada vez que se mencione la frase "hacerclic o doble clic" se refiere al uso del botónizquierdo del mouse. Cuando se requierausar el botón derecho, se menciona expre-samente esa frase.

105

7. Entrar pines de entrada y de salida

6. Mover un símbolo

1. Crear un nuevo archivo

2. Especificar el nombre del proyecto

3. Seleccionar una herramienta gráfica

4. Entrar símbolos de funciones lógicas

5. Ajustar y mostrar líneas de guía

8. Nombrar pines

9. Efectuar la conexión entre símbolos

10. Conectar nodos y buses por nombres

11. Salvar el archivo de trabajo y chequearerrores

12. Crear un símbolo por default -defecto-

13. Cerrar archivo

Crear un archivo de diseño gráfico.

1. Crear un nuevo archivo. Creamos unproyecto que se llama "decbcda7s.gdf",en alusión a un decodificador BCD a 7segmentos.

1.1. En File -archivo- elija New -nuevo-.

1.2. Elija Graphic Editor File -archivo deeditor gráfico-.

1.3. Seleccione la extensión ".gdf" en elmenú desplegable.

1.4. Elija OK. Se abre una ventana sintítulo.

106

1.5. Si es necesario, puede maximizar laventana del diseño gráfico.

1.6. Para salvar el archivo, en File, elijaSave As -salvar como- y, en File, Name-nombre del archivo-; en este caso, es"decbcda7s".

2. Especificar el nombre del proyecto. En elMAX+PLUS II se pauta un archivo de di-seño -como su proyecto actual, antes depoder realizar una compilación (procesopor el cual el programa sintetiza la lógicanecesaria en base a la información que ledio el usuario)-.

2.1. Elija, en el menú, File, la opciónProject Name, donde aparece unaventana de diálogo.

2.2. Seleccione el archivo "decbcda7s".

2.3. Oprima OK. En la barra superior dela ventana principal aparece el nom-bre del proyecto (por ejeplo: c:/max2work/tutorial/decbcda7s).

3. Seleccionar una herramienta gráfica. Esposible seleccionar diferentes tipos deherramientas para dibujo -en particular,para el puntero-. Por ejemplo, haciendo

107

clic en el icono Orthogonal Line Tool, elpuntero se convierte en una cruz y sepuede dibujar una línea; esto sirve pararealizar las interconexiones entre pinesde los dispositivos que se van a agregaren el diseño gráfico. También se puedeagregar texto, haciendo clic sobre la letra"A"; esto permite poner nombres a laslíneas y, así, identificarlas.

4. Entrar símbolos de funciones lógicas.

4.1. En la ventana del editor gráfico, elijala opción Enter Symbol.

4.2. A la izquierda aparecen varias opcio-nes de librerías de símbolos, talescomo: prim, mf, mega_lpm, Edif. Siselecciona una de ellas, aparece -másabajo, a la izquierda- una serie denombres que hacen referencia adiversos símbolos, como entradas ysalidas de señal, tensiones de Vcc yGND, componentes tales comocompuer-tas simples(and, or,etc.) o dis-p o s i t i v o scomplejos(decodifi-c a d o r e s ,sumadores,contadores,etc.).

La librería de sím-bolos "prim" con-templa los símbolosbásicos de com-puertas, pines deentrada, salida y

entrada-salida, como así también las etique-tas de "Vcc" (que equivale a un 1 lógico) y"GND" (que equivale a un 0 lógico).

108

La librería de símbolos "mf" -megafunciones- contempla,fundamentalmente, compo-nentes que figuran en los ma-nuales TTL, como son 7400(nand cuádruple de 2entradas), 74161 (contadorbinario de 4 bits), etc.

La librería "mega_lpm" -com-ponentes parametrizados- esmuy poderosa, ya que contem-pla la inclusión en el diseño decomponentes que pueden serarmados "a medida". Por ejem-plo, un contador en esta libre-ría llamado "lpm_counter" sepuede configurar como unoquiera; es decir, es posibledefinir la cantidad de bits quese necesiten, si va a contar enbinario o BCD, si va tener o noentrada de RESET, ya sea asin-crónica o sincrónica, etc.

Lo mismo vale para otros com-ponentes: sumador, multiplexer,decodificador, latch, etc.

Para este ejemplo, hemos deci-dido seleccionar el decodifi-cador 74248 de la librería "mfque tiene las mismas carac-terísticas de funcionamientoque el chip comercial de lógicaTTL denominado 74248. Paraacceder a él, entramos en EnterSymbol y, eligiendo la librería"mf", optamos por "74248" enel menú desplegable y hacemosclic.

109

5. Ajustar y mostrar líneas de guía. Ustedpuede ubicar líneas horizontales y ver-ticales que sirven de guía (grilla). Paraello, en el menú Options vaya aGuideline Spacing y, por ejemplo, ponga

tanto en "X" como en "Y" en número15; se forma, entonces, una grilla concuadrados delineados por líneas depuntos de 15 x 15 unidades.

6. Mover un símbolo. Posicione el pun-tero sobre el símbolo y, presionandoel botón izquierdo del mouse, muéva-lo; el símbolo seleccionado se va co-rriendo hasta el lugar que se elija.

7. Entrar pines de entrada y de salida.Vaya a Enter Symbol y, en /prim, selec-cione Input -entrada-. Al hacer clic enInput, aparece en la pantalla el corres-pondiente símbolo.

Lo mismo, para entrar un pin de salida: En/prim, busque la opción Output -salida- yhaga clic. En el área de trabajo aparece elsímbolo correspondiente.

Ambos se ven así:

110

Esta operación se repite las veces que seannecesarias (en este caso, tenemos 4 entradasy 7 salidas).

Una forma más práctica es la de entrar sólouna entrada y una salida, y luego usar lasherramientas de Copy y Paste -copiar ypegar-, a las que puede usted acceder desdeel menú Edit -edición- o desde la barra supe-rior de herramientas. De esta manera, porejemplo, si hace clic sobre el símbolo delpin de entrada, éste queda recuadrado encolor rojo; en esta condición, si selecciona

Copy, queda cargado en la memoria y, luego,basta sólo posicionar el puntero en dondequiera que aparezca una copia e indicarPaste. Puede realizar la misma operacióncon el símbolo del pin de salida o concualquier otro objeto que desee reproducir.

8. Nombrar pines. Posicione el cursorsobre Pin_name y haga doble clic; el car-tel se ha puesto negro y usted puedecambiar el nombre por el que elija.Como regla, el nombre siempre empiezacon una letra.

111

La primera salida del decodificador queda, entonces:

112

Y, el esquema completo:

9. Efectuar la conexión entre símbolos. Desde la barra izquierda de herramientas, presioneel ícono con la flecha. Las conexiones entre símbolos se hacen haciendo clic con el botónizquierdo del mouse y, desde un terminal, arrastrando el puntero hasta el otro terminalque se quiere unir.

Por ejemplo, la unión de la entrada A comienza así:

113

Y, termina así:

El circuito completamente conectado, queda:

114

Para escribir algún texto, acceda a la he-rramienta Texto que está ubicada a la izquier-da de la ventana de trabajo. Haciendo clic enícono "A", puede escribir a partir de dondeestá posicionado el cursor. En caso de querercambiar el tipo de letra, tamaño o necesitargirar el texto 90°, puede posicionarse en él y,con la herramienta de Selección, hacer cliccon el botón derecho del mouse.

Existen dos comandos más en el menú deherramientas de la barra de la izquierda de laventana de trabajo; corresponden a dosíconos denominados "rubberbanding func-tion on" y "rubberbanding function off".Conforman una herramienta que, si está acti-vada (primera opción), permite que almoverse un símbolo, las conexiones asocia-das a él se mantengan; es decir, las líneas deconexión se modifican para que siga conecta-do con los otros componentes. En cambio, sila opción está en "off", al mover el objeto,sólo éste se cambia de lugar, quedando elresto del circuito tal como estaba antes demoverlo.

10. Conectar nodos y buses por nombres.

11. Salvar el archivo de trabajo y chequearerrores. Para guardar el diseño se debe ira File y a Save -guardar-, donde apareceuna ventana que permite almacenar losúltimos cambios realizados. Otra opciónes hacer clic en el icono del disquete queestá sobre la barra superior.

12. Crear un símbolo por default -defecto-.

13. Cerrar archivo. En File, haga clic sobre laopción Close -cerrar-.

PROCESAMIENTO (COMPILACIÓN) DEL

DISEÑO.

Hasta aquí hemos especificado las tareasnecesarias para realizar la entrada del diseño.Consideremos, ahora, cómo efectuar la com-pilación del proyecto.

Para realizar la compilación, abrimos la ven-tana del proyecto que queremos sintetizar

115

(en este caso, el denominado"decobcda7s.gdf").

Se pueden realizar dos compilaciones dife-rentes: una funcional y otra total.

La compilación funcional -Functional SNFExtractor; extractor SNF funcional- permitesintetizar la lógica requerida para el proyectopero no tiene en cuenta ningún requeri-miento temporal; es decir, no optimiza lavelocidad del circuito. Si bien esta opciónsirve para una primera aproximación -parasaber si el funcionamiento del circuito es elcorrecto-, es bastante rápida en implemen-tarse.

Una vez que no hay errores en la especifi-cación del diseño, se puede pasar a la opciónde compilación total o completa -Timing

SNF27 Extractor; extractor SNF con infor-mación de temporización-. Esta opción tieneen cuenta, por ejemplo, qué tipo de chip seva a usar, ya que existen muchas familias dedispositivos SPLD, CPLD y FPGA, cada unacon diferente performance y velocidad derespuesta. Es necesario, entonces, asignar alproyecto la familia de dispositivo que sequiere usar y, dentro de ella, especificar dequé modelo se trata.

Dentro del menú Assign -asignación-, está laopción Device -dispositivo- desde dondeusted puede seleccionar qué familia dechip28 va a emplear:

En la ventana desplegable Device Family,seleccione la MAX7000S.

Dentro del ambiente de diseño del MAX+PLUS II,podemos acceder a los programas de compilación,simulación y programación del proyecto, emplean-do los íconos que aparecen en la barra verticalsuperior o accediendo al menú de la izquierda quedice "MAX*PLUS II.

27 SNF -Simulator Netlist File- es un archivo de listado del si-mulador que contiene toda la información requerida parasintetizar el circuito especificado.

28 Puede haber variaciones en el chip que se consiga luego delguión (en lugar de 6 puede aparecer 15); esto se refiere auna especificación de velocidad del chip que no es rele-vante, por ahora, para lo que estamos explicando. Dichasopciones se encuentran en el menú Processing -proce-samiento- que aparece una vez que se hace clic sobre elicono Compiler.

116

Y, dentro de la familia de dispositivos CPLDMAX7000S, elija el chip modeloEPM7128SLC84-6 que es el que le pro-

ponemos usar en el entrenador. Una vez seleccionado, presione el botón deOK.

Ya designado el dispositivo, el paso siguientees comenzar la compilación. Para ello, pre-

sione en Start.Si todo está correcto, aparece una ventanacon un aviso de 0 errors y 0 warnings -ningúnmensaje de error y ninguno de advertencia-.

El mensaje deadvertencia noes un mensajede error; sóloindica algunacondición queel usuario pue-de tener encuenta o no(por ejemplo,que no asignóningún chip yque el compi-lador lo hizopor sí solo).Los mensajes

de error, en cambio, sí son para considerar,ya que la síntesis no se puede realizar hastano tener ningún error. En esas condiciones esimposible simular y, menos, programar elchip hasta eliminar por completo todos loserrores que aparezcan.

Si usted haceclic en los sím-bolos etiqueta-dos como CNF,RPT, SNF yPOF, se abrenarchivos quecontiene infor-mación sobrela compilaciónrealizada. Enparticular, paranuestro pro-

117

yecto, el icono RPT abre el archivo de textode reporte "decobcda7s.rpt" que contieneinformación de cómo se realizó la compi-lación; generalmente, es un archivo extensoque brinda datos de cuántas y cuálesmacroceldas se utilizaron, cuántos y cuálespines se emplearon, qué espacio quedadisponible todavía, etc. (El archivo denomi-nado "decobcda7s.pof" contiene informa-ción necesaria para poder, luego, programaral chip).

Dentro del ambiente de desarrollo gráfico,existe también una parte denominadaFloorplan Editor que es un editor gráfico quemuestra la disposición física de las macro-celdas y de los pines dentro del dispositivo.Allí se encuentra información que sirve decomplemento al archivo de reporte en elque se encuentran marcados los compo-nentes que se han sintetizado luego de lacompilación.

Al entrar a esteeditor aparecenlas macroceldas a-grupadas de a 8.Cada bloque for-ma el LAB -LogicBlock Array; arre-glo de bloques ló-gicosque ya he-mos descrito enapartados anterio-res.

En las siguientesdos figuras po-demos ver aque-llas macroceldasque han sido uti-

lizadas para este proyecto:

118

Si usted hace doble clic sobre esta ventana,pasa a otro modo de ver el chip que muestra

la disposición física de los pines con sus de-signaciones respectivas.

119

En nuestro caso, tenemos 4 entradas y 7 sali-das.

Para comenzar las asignaciones, entre en elmenú Assign y haga clic en la opciónPin/Location/Chip

Aparece una ventana de diálogo. Presione elbotón Search -búsqueda- para encontrar lalista de los nombres que hemos puesto en lasentradas y salidas (Ain, Bin, Cin y Din paralas entradas; a, b, c, d, e, f y g para las sali-das).

Presione en List -listado- para que aparezcan:

Una vez allí, haga clic sobre, por ejemplo, laentrada Ain y presione OK.

Vuelva a la primera ventana. Ahora, en NodeName -nombre del nodo- aparece "Ain".

Haga clic en la opción Pin. Aparece una ven-tana desplegable que contiene todos lospines del dispositivo seleccionado (en estecaso, el EPM7128SLC84).

Hemos elegido el pin número 68. Luego,presione el botón Add -agregar-. En la ven-tana denominada Existing Pin/Location/ChipAssignment aparece la asignación ya hechade la entrada Ain al pin número 68.

Hasta aquí hemos explicado cómo se puedecompilar un proyecto para que el programadel chip sintetice las funciones requeridassegún los datos entrados en forma gráfica; yhemos planteado cómo se puede asignar unmodelo dentro de una familia de dispositivoslógicos programables.

El siguiente paso para tener un diseño com-pletamente flexible es el de asignar a cadauna de las entradas y salidas del proyecto unnúmero de pin en el encapsulado del chip.

120

Repita esto para cada una de las señalesrestantes.

En las siguientes dos figuras se resume dichaoperación:

Salve el proyectonuevamente y vuelvaa correr el programade compilación, yaque ahora se hancambiado -por de-cisión del usuario-las asignaciones rea-lizadas en pasos an-teriores.

VERIFICACIÓN DEL DISEÑO

Una vez que tiene el proyecto compilado,puede pasar a la etapa de simulación.

Para esto, haga correr el programa denomi-nado Simulator -simulador-. Puede acceder aél a través del menú "MAX+plus II en laopción Simulator o haciendo clic sobre elicono correspondiente ubicado en la barrasuperior horizontal de la hoja de trabajo delproyecto abierto.

Comience creando un archivo de extensión"scf" que, en un gráfico temporal, ubique lasseñales de entrada y salida para poder simu-lar a estas últimas.

Para esto, en File seleccione la opción New.

Haciendo clic aparece una ventana; en ella,seleccione Waveform Editor File -archivo deleditor de formas de onda- y haga clic en OK.

Al hacer esto, aparece una nueva ventana con

Recuerde quecuando hizo porprimera vez lacompilación, fueel mismo progra-ma el que decidiódónde ubicar lasentradas y lassalidas.

121

un gráfico X-Y; en él, el eje de las abscisascorresponde a tiempo y el de las ordenadas alos estados lógicos de las variables en juego.

Esta ventana aparece con el nombre "unti-tled1.scf" -sin título-.

Ahora, ingrese las señales que intervienen enla simulación: 4 entradas y 7 salidas, en nue-stro proyecto "decobcda7s". Para esto, en elmenú Node, elija Enter Nodes from SNF -entrar nodos desde SNF, Simulator NetlistFile-.

Al hacer esto, aparece una ventana que tienedos cuadros de diálogo; en el de la izquierdaaparecen las variables disponibles en elproyecto -Available Nodes&Groups-; en el dela derecha, las variables que uno quiere si-mular -Selected Nodes&Groups-.

Presione en List. En el cuadro de la izquierda,aparecen todas las señales disponibles:

Marcando, por ejemplo, la entrada Din yhaciendo clic en el botón en el cuadro dela derecha, aparece la entrada en la simu-lación.

Repita esto para todas las señales. Cada unade éstas debe aparecer en el cuadro de laderecha.

Una manera más rápida es hacer clic sobreuna de las señales y arrastrar el cursor haciaabajo y, luego, soltarlo. Así, quedan marcadasen negro las señales requeridas. Luego, pre-

122

sione en el botón .

Cuando esta tarea está terminada, marqueOK. Aparece, entonces, nuestra ventana ini-cial pero, ahora, con las 11 señales.

Los gráficos de las salidas se ven rayados;esto se debe a que aún no tienen valores asig-nados, ya que no se realizó la simulación.

Las entradas por default -defecto- están todasen cero a lo largo del gráfico.

Deténgase a analizar el menú File. Allí tienelas opciones normales más otras; por ejem-plo:

• End Time es la opción que permite entrarel tiempo máximo de simulación, desde0 segundos en adelante. Por defecto, elprograma siempre ajusta este parámetroen 1.0 µs (1 microsegundo).

• Otro menú importante es el View -vista-.

• La opción Fit in Windows -ajustar pan-talla- permite que todo el gráfico entre enla pantalla.

• Time Range posibilita seleccionar el tiem-po inicial y final que se muestra en pan-talla.

• Mediante Zoom in -lupa con signo más- yZoom out -lupa con signo menos-, sepuede expandir o comprimir el gráficoen el eje de tiempos.

• A través del menú Node, entran lasseñales tanto desde el archivo SNF comode a una variable por vez, empleando laopción Insert Node -insertar nodo-.

Sigamos con el armado delos gráficos temporales.Teniendo las entradas, esnecesario asignarles valo-res en el tiempo.

Para ello, use la barra deherramientas que está a laizquierda de la ventana detrabajo. Las opciones 0, 1,X, Z son las que definen"0" lógico, "1" lógico, esta-do no definido y alta im-pedancia respectivamente.

Nosotros aquí sólo usamos las opciones "0"y "1".

Si usted hace clic sobre el nombre Din, porejemplo, el gráfico correspondiente se vuelvenegro, lo que significa que puede trabajarsobre él.

Si, en esta condición, usted presiona el botón"1", queda la señal Din en "1" lógico en todoel gráfico. Esto se evidencia con un cambioen el nivel de la línea horizontal.

123

Para asignar, en el tiempo, un nivel lógico ala entrada Din, marque una zona determina-da con el cursor del mouse; hágalo presio-nando el botón izquierdo en la zona en quequiere modificar el nivel lógico, mientrascorre el cursor horizontalmente. Va aobtener la zona a modificar destacada connegro.

Si, ahora, presiona sobre el botón "1" de labarra vertical de la izquierda, la entrada Dincambia su nivel lógico a "alto".

Para observar todo el gráfico -hasta el tiempofinal de la simulación marcado como Endtime-, puede ir a View y, desde allí, elegir laopción Fit Windows. Va a apreciar, entonces,todo el rango de tiempo completo (para estecaso, desde 0 segundos hasta 1.0 µs).

Complete el resto de los gráficos de las otrasseñales de entrada de la misma manera quehizo con Din.

Si necesita hacer un cambio de estados "muyfino" y la resolución de la pantalla no es la a-decuada, puede hacer un zoom in (la lupacon el signo más) y cambiar los niveles conmás precisión.

Una vez completados los gráficos de las en-tradas, salve el archivo con el mismo nombreque tiene el del diseño gráfico (en nuestrocaso, "decobcda7s"). Para ello, diríjase al me-nú File.

Aparece una ventana de diálogo con el nom-bre de nuestro proyecto, por defecto. Pre-sionando, registre en File Name. Finalmente,dé OK.

124

Ya está listo para realizar la simu-lación.

En el menú MAX+plus II, elija laopción Simulator.

Al hacer clic, aparece una nueva ven-tana que se prepara para iniciar conla simulación. Presione, entonces, enStart.

Esta ventana cuenta con una barra horizontal

que visualiza el grado de avance de la simu-lación. Cuando ésta ha concluido, aparece uncartel. Si todo resultó correcto, el mensajeindica 0 errors y 0 warnings.

Al igual que cuando usted hizo la compi-lación, pueden aparecer errores o mensajesde alerta derivados de desajustes cometidos ode los valores que se utilizaron. Un aviso deerror puede ser, por ejemplo, porque asignóvalores a una variable desde 0 hasta 0.2 µs yel tiempo final de simulación es 1.0 µs -comoen este caso-.

Si todo es correcto, va a ver completados losgráficos de las salidas.

Como usted puede notar, si hace clic sobreuna coordenada horizontal, aparece una ba-rra vertical de color azul, indicando a quétiempo corresponde esa posición (en la figu-ra, a 41 ns).

Al lado de cada una de las variables del cir-cuito aparecen valores ("0" y "1") que indicanlos valores que toman las señales en eseinstante.

125

Cambiando el lugar de esa barra vertical, se cambia la información (en la figura, 167 ns).

126

En algunos proyectos puede resultarinteresante disponer de una forma máscompacta para la representación deseñales. Por ejemplo, si usted lo desea,puede agrupar las 7 salidas -que estánindicadas en formato binario- en unasola salida con notación en hexadeci-mal. Para ello, presione el botón delmouse marcando todas las salidas y,luego, libérelo: Quedan las salidas marcadasen negro.

Paso seguido, presione el botón derecho delmouse; aparece un menú. En él, elija EnterGroup -entrar grupo-.

En la ventana de diálogo que se ve, ingreseun nombre para esta nueva salida combinada(aquí, hemos optado por "salida7seg") y elijael formato de dicho grupo (en el ejemplo,HEX = Notación hexadecimal).

Al hacer esto, va a ver que desaparecen las 7salidas y que se visualiza una nueva, denomi-nada "salida7seg", con información sobre losvalores de las 7 salidas agrupadas.

Si repite lo mismo para las entradas, obtieneun gráfico más compacto que puede ser máspráctico a la hora de analizar los resultadosde la simulación.

Para revertir el proceso de agru-pación de señales, basta con que separe sobre la señal y, haciendo cliccon el botón derecho, seleccione laopción Ungroup -desagrupar-.

Una vez que cuenta con el formatodeseado, proceda a verificar que losvalores lógicos de las salidas que seobtienen en el tiempo sean los co-rrectos, en función de los valoresestablecidos por las entradas.

La simulación a través de la opción Zoom vaa permitirle observar con bastante precisión,los cambios producidos por las salidas antecambios en las entradas.

A continuación vemos un ejemplo donde, en

127

una parte del gráfico, la señal de entrada Ainproduce un cambio en la salida "e". La barravertical se ha posicionado en el instante justodel cambio de Ain y, si se mueve el cursorhasta el momento en que cambia la señal "e",se puede medir en el cuadro denominadoInterval -intervalo- qué tiempo ha transcurri-do desde el instante en que Ain cambió hastaque lo hizo "e" (en este caso, 6.0 ns).

En las siguientes dos figuras se muestra cómopuede usted hacer para cambiar el tiempofinal de la simulación. Desde File, al selec-cionar la opción End Time, aparece una ven-tana de diálogo; en este caso, ponemos enella el valor 10.0 µs.

Expandiendo el gráfico desde 0 hasta10.0 µs, puede usted ver que las señales noestán definidas desde 1.0 µs hasta 10.0 µs.Esto es debido a que es necesario correr nue-vamente la simulación que paró en 1.0 µs.Además, obviamente, se requiere dar valoresa las entradas para este nuevo segmento detiempo.

PROGRAMACIÓN DE LOS DISPOSITIVOS

Esta herramienta de diseño tiene como obje-tivo programar al chip seleccionado, a fin deque pueda sintetizarse la lógica -que fue pre-viamente definida al hacer la compilación delproyecto-.

Para lograr esto, comience accediendo al pro-grama Programmer; esta opción se encuentraen el menú "MAX+plusII" y, además, en elícono correspondiente de la barra horizontalsuperior.

Al hacer clic sobre esta opción, aparecen dosventanas: la primera (programmer) está aso-

128

ciada con las operaciones de configuracióndel chip, y con operaciones de programacióny verificación. La segunda (Hardware Setup)le permite realizar la selección de la interfazque empleará para conectar el chip a la com-putadora personal.

En esta última, elija la opción ByteBlaster enHardware Type -tipo de hardware-. Estainterfaz es la que permite trabajar con elpuerto paralelo de la PC y es donde va usteda enchufar el cable de programación. Luegode esto, puede dar alimentación al equipo, yaque necesita de tensión para poder ser pro-gramado.

Dé OK a la ventana Hardware Setup; aparecesólo la ventana de Programmer.

Haga clic en el menú JTAG; elija la opciónMulti-Device JTAG Chain Setup.

Este paso lo conduce a otra ventana en la queva a especificar el modelo del chip que quiereprogramar y, además, indicar qué archivo esel que el programador debe cargar en laCPLD. En nuestro caso, el dispositivo es elEPM7128S y el archivo de salida para el pro-

gramador es el "decobcda7s.pof".

En Device Name -nombre del dispositivo-,seleccione la EPM7128S.

Luego, haga clic en Select Programming File -selección del archivo de programación-.Aparece una ventana a la derecha con unaestructura de subdirectorios. Ubique el quecontiene el archivo de programación.

A la izquierda aparece una lista con todos losarchivos disponibles.

Busque el archivo "decobcda7s en la lista queaparece a la izquierda y que co-rresponde al subdirectorioC:/max2work/tutorial indicadoa la derecha. Marque OK.

Al dar OK, vuelva a la ventana Programmer;en ella ha quedado configurado el chip eindicado el archivo a transferir al dispositivo.

Haga clic en Add -agregar- a fin de que quedecargado este archivo en el buffer de salida delprogramador.

129

En la ventana del centro aparece la informa-ción del chip y del archivo a utilizar.

Ya conectado el cable de programación alpuerto paralelo de la PC y encendido elentrenador, puede usted comprobar que laconexión está bien, si presiona el botónDetect JTAG Chain Info. Si todo está en orden,va a recibir el mensaje JTAG Caín informationconfirmed by hardware check.

Como en este caso sólo hay un archivo a uti-lizar, puede dar OK.

Ahora, está en condiciones de realizar la pro-gramación. Para ello, haga clic en el botónProgram.

Una barra horizontal indica el progreso de laprogramación; cuando ésta finalice, llega al100 %.

Esta operación tiene tres etapas:

• Examine -examinar-,

• Program -programar- y

• Verify -verificar-.

Si todo sale bien, va a ver un mensaje deProgramming Complete -programación com-pleta-.

Puede hacer clic en el botón Verify para com-probar qué ha quedado programado en elchip. Si todo está correcto, va a leer un men-saje de Verify successful: No Error -verificaciónexitosa: no hay errores-.

130

A continuación le presentamos algunosejemplos de aplicación para este entrenadoren lógica programada. Se trata de proyectosque se implementan en forma separada y deuno en el que se combinan los anteriores.

Vamos a compartir con usted ocho proyec-tos.

Cada uno de estos proyectos permite familia-rizarse con diferentes formas de síntesis posi-bles, empleando el ambiente gráfico del cualdispone el software MAX+PLUS II.

4. EL EQUIPO EN EL AULA

Recuerde que:

• Cada vez que se programa el dispositivoEPM7128, se borra la configuración ante-riormente grabada. Por lo tanto, si ustedquiere que se sintetice en el chip más deun proyecto simultáneamente, agreguecada uno de esos circuitos en un mismoarchivo de trabajo.

• Es necesario tener cuidado en la desig-nación correcta de los pines del chip, yaque éste puede dañarse en caso de queun pin designado como salida estéconectado a una fuente de señal externaentrante. Si el grupo de alumnos utilizalas placas propuestas, éstas ya tienenpredefinidos los pines de entrada y salidaque van hacia la placa principal donde seconectan con el chip EPM7128; por lotanto, sólo es necesario respetar lasconexiones establecidas29.

Proyecto 2: Divisor de frecuencias de 4.000.000 Hza 4 Hz

Proyecto 3: Contador de 2 dígitos BCD con entradade reloj externa al equipo

Proyecto 4: Contador de 2 dígitos BCD con divisorde frecuencias incorporado

Proyecto 5: Sumador binario sin signo de 4 bits

Proyecto 6: Circuito monoestable disparado porflanco ascendente

Proyecto 7: Combinación de los proyectos 4, 5 y 6 en un mismo diseño

ENTRENADOR EN LÓGICA PROGRAMADA

Proyecto 8: Uso del entrenador como herramientade análisis de circuitos

29 Por ejemplo, las 4 llaves del DIP-Switch SW1 de la placanúmero 3, ya están conectadas en forma definitiva a lospines 22, 09, 21 y 08 del conector de dicha placa y, a travésde él, a los pines 68, 69, 64 y 65 del EPM7128. Asimismo,para dar otro ejemplo, el display de 7 segmentos D1 que seencuentra en la placa de experimentación número 1, recibeseñales desde el integrado U1, cuyas 8 entradas provienen-a través del conector asociado a dicha placa- de los pines16, 17, 18, 10, 11, 15, 12 y 20 del EPM7128.

Proyecto 1: Implementación de un decodificador BCD a 7 segmentos

131

Veamos cómo los alumnos fueron dándolesolución a su problema

Proyecto 1: Implementación de undecodificador BCD a 7 segmentos

En la sección anterior, la descripción de cadauno de los programas que integran al am-biente de desarrollo MAX+PLUS II (editor detexto, compilador, simulador y programador)se corresponde con este diseño, desde laentradas de la información en el editor gráfi-co hasta la programación del chip.

Para este caso, seleccionamos ciertos pines

del EPM7128, a fin de que coincidan con losde las placas de experimentación propuestas.

Aquí, las entradas del decodificadorprovienen del DIP-Switch número 1 de laplaca número. Como salidas al display de 7segmentos se utilizan los pines que excitan alcircuito integrado U1 (ULN2803) que co-rresponde al control del display D1 de laplaca número 1.

Para poder generar este proyecto los alumnosnecesitan, entonces, conectar las dos placasde experimentación.

De esta manera, pueden cambiar el dígitoBCD que se visualiza en D1, modificando las

Los alumnos están desarrollando un cir-cuito que les permite visualizar, en un dis-play de 7 segmentos, la evolución de uncontador de décadas de 2 dígitos.

Para tal fin, éste va a estar conectadotanto a una señal de reloj externa como auna interna en la que el reloj es generadoa una frecuencia lo suficientemente bajacomo para poder seguir visualmente loscambios en el número de conteo.

Además, el contador dispone de 3entradas adicionales a la de reloj, parapermitir:

• Modificar el sentido del conteo -ascendente o descendente-.

• Inhibir o habilitar el conteo.

• Borrar -resetear o poner a "0"- a loscontadores.

En el CD que acompaña a estemódulo de capacitación, usted

puede encontrar los archivos empleadospara realizar la edición, simulación y pro-gramación del chip EPM7128:

• Los archivos con extensión "gdf" co-rresponden a los circuitos esquemáti-cos del editor gráfico.

• Los archivos con extensión "rpt" sonlos de reporte de la compilación efec-tuada.

• Los archivos con extensión "snf" sonlos que generó el compilador y que seemplean en la etapa de simulación.

• Los archivos con extensión "scf" co-rresponden al editor del simulador queya contiene una simulación tipo.

• Los archivos con extensión "pof" sonlos que hay que cargar en el chipempleando el programaProgrammer.

132

4 llaves de SW1, y generando números desde0000 (que equivale al dígito "0") hasta el1001 (que equivale al dígito "9").

Este proyecto es denominado"decobcda7s.gdf".

Para complementar esta tarea, sus alumnospueden generar un nuevo proyecto que per-mita entrar el dato en BCD a través del DIP-Switch SW2 y visualizar la información desalida del decodificador en el display D2.

Proyecto 2: Divisor de frecuenciasde 4.000.000 Hz a 4 Hz

Este proyecto tiene como finalidad servircomo generador de reloj del proyecto"Contador de 2 dígitos BCD".

La función del circuito que implementan losestudiantes permite obtener una frecuenciade reloj muy estable de baja frecuencia (4ciclos por segundo); la frecuencia inicial es laque proviene de un oscilador de muy altaprecisión cuya frecuencia es de 4 megahertz.

La entrada deexcitación al cir-cuito proviene deuna señal de relojde 4.000.000 Hzque ingresa por elpin de GCLK (pin83) y divide dichaseñal en frecuenciapor 1.000.000; poresto, a la salida,tenemos una onda cuadrada de 4 Hz (con

período de 250 milisegundos).

Esta señal de salida ya dividida es sacada poruno de los conectores BNC de la placa deexperimentación número 3, que puede servisualizada con un osciloscopio.

En este proyecto, los alumnos implementanuna cascada sincrónica de contadores dedécada (BCD); cada uno de ellos divide 10veces la frecuencia de la señal de reloj.

Para lograr un total de 1.000.000 de veces,deben utilizar 6 de ellos.

Llaman a este proyecto "divisorfrec.gdf"

En las figuras de la proxima páginamostramos el circuito total y ampliaciones desus partes.

No deje de verificarque el jumper J7 dela placa principalesté colocado co-rrectamente, paraque la salida deloscilador a cristalvaya al pin 83 delEPM7128.

133

eq6[

15..0

]eq

5[15

..0] eq

5[9]

eq6[

9]

eq1[

15..0

]

VCC

9

eq1[

9]eq

2[15

..0]

eq2[

9]eq

3[15

..0]

eq3[9]

eq4[

15..0

]eq

4[9]

13

LPM

_COU

NTE

R

updo

wn

q[]

eq[]

clk_

en

12

LPM

_COU

NTE

R

updo

wn

q[]

eq[]

clk_

en

7

LPM

_COU

NTE

R

updo

wn

q[]

eq[]

clk_

en

6

LPM

_COU

NTE

R

updo

wn

q[]

eq[]

clk_

en

10

LPM

_COU

NTE

R

updo

wn

q[]

eq[]

clk_

en

11

LPM

_COU

NTE

R

updo

wn

q[]

eq[]

clk_

en

AND2

19

AND2

16

AND2

17

AND2

18

INPU

TVC

C

eq6[

9]OU

TPUT

15

eq5[

9]OU

TPUT

21

eq4[

9]23

OUTP

UT

eq2[

9]22

OUTP

UTeq

1[9]

20OU

TPUT

eq3[

9]OU

TPUT

20

INPU

TVC

C

134

eq2[

15..0

]eq

2[9]

eq3[

15..0

]

eq3[9]

6

LPM

_COU

NTE

R

updo

wn

q[]

eq[]

clk_

en

10

LPM

_COU

NTE

R

updo

wn

q[]

eq[]

clk_

en

11

LPM

_

updo

wn

clk_

en

AND2

16

AND2

17

eq2[

9]22

OUTP

UT

eq3[

9OU

TPUT

20

135

9]eq

3[15

..0]

eq3[9]

eq4[

15..0

]eq

4[9]

10

LPM

_COU

NTE

R

updo

wn

q[]

eq[]

clk_

en

11

LPM

_COU

NTE

R

updo

wn

q[]

eq[]

clk_

en

AND2

17

AND2

18

eq4[

9]23

OUTP

UT

eq3[

9]OU

TPUT

20

136

eq6[

15..0

]eq

5[15

..0] eq

5[9]

eq6[

9]

13

LPM

_COU

NTE

R

updo

wn

q[]

eq[]

clk_

en

12

LPM

_COU

NTE

R

updo

wn

q[]

eq[]

clk_

en

7

6

10

AND2

19

AND2

16

eq6[

9OU

TPUT

15

eq5[

9OU

TPUT

21

137

Este divisor está compuesto por 6 contadorestipo BCD, en conexión sincrónica; en él,todas las entradas de reloj están conectadas auna única entrada denominada "reloj".

Se emplean, además, compuertas and de 2entradas que se obtienen de la librería prim,accediendo a la opción and2.

Para dividir por 1.000.000, los estudiantesusan cada contador dividiendo por 10 cadavez. Para ello, necesitan el total de 6 conta-dores que obtienen de la librería de compo-nentes parametrizados "mega_lpm".

Volvamos al contador. Los alumnos entran aSymbol del menú principal y eligen la opciónEnter symbol.

Aparece una ventana en la que seleccionan laopción mega_lpm. Al hacer doble clic sobreella, se ve una lista de todos los componentesparametrizados. Eligen la opción lpm_counter.

Además del símbolo del contador, se ve una ven-tana que permite asignar las señales a utilizar enel contador generalizado.

Los estudiantes lo configuran para que sea uncontador BCD con entrada de reloj y habili-tación de reloj, y para que tenga una salidaque indica que el conteo llega a "9".

Cada contador tiene salidas de conteodenominadas q[ ]. Su cantidad de bitsdepende de cómo se configura el contador.En nuestro caso, como el grupo de alumnosdecide que sean del tipo BCD, cada uno deellos va a tener 4 bits para poder contar desde"0000" ("0") hasta "1001" ("9").

138

Además de estas salidas, existen otras lla-madas salidas eq[ ]. Cada una de estas salidasse pone a "1" cuando el valor del conteo pre-sente en las salidas de datos q[ ] coincide conel número que las designa. Por ejemplo: lasalida eq[9], se pone a "1" cada vez que lassalidas de datos llegan a "1001". Cuando,luego del siguiente ciclo de reloj, pasan a"0000", la salida vuelve a "0".

Para el primer contador, entonces, cada 10ciclos del reloj de entrada, en eq1[9] se cuen-ta con una onda cuadrada de período 10 vecesmenor que la señal de entrada "reloj" o -lo quees lo mismo- dividido en frecuencia por 10.

La idea, entonces, es la siguiente:

• El primer contador cuenta de "0000" a"1001" y repite dicho ciclo, indefinida-mente.

• Como el segundo contador tiene el relojconectado a la misma entrada que elprimero, éste debe cambiar su cuentacada vez que el primer contador pasa de"9" a "0".

• Para ello, em-plea la en-trada de ha-bilitación dereloj"clk_en".Cuando hayun "1" en

"clk_en," se permite que el contadorcuente ciclos de reloj.

• Uniendo la salida eq1[9] a la entrada de"clk_en" del contador 2, logra que cadavez que el contador 1 pasa de "9" a "0", elcontador 2 cuente un evento.

• Si se saca una señal de eq2[9], se obtieneuna onda cuadrada 10 veces más lentaque la salida eq1[9] y, como ésta ya era 10veces más lenta que "reloj", hasta aquí seha dividido por 100.

• Para dividir ahora por 1000, los alumnosconectan el tercer contador. Se aseguranque éste cuente un evento sólo cuando se

verifica que los conta-dores 1 y 2 llegansimultáneamente a "9",es decir a "99". Por esoes recomendable usaruna compuerta and de2 entradas.

• Cada entrada and está conectada a una salida eq[9], a fin de garantizar que elcontador 3 está sólo habilitado a contarcuando los anteriores llegan -ambos- alnúmero "9".

En la siguiente figura vemos una simulaciónde las salidas eq[9] de los tres primeros con-tadores BCD.

139

Los alumnos repiten este procesopara el cuarto contador, que debequedar habilitado para contar sólocuando los tres primeros llegan,simultáneamente, a "9" -es decir,para el conteo "999"-. Para esto,usan otra and; ésta permite que sehaga la and total entre las señaleseq1[9], eq2[9] y eq3[9].

Repiten para el resto de los conta-dores, empleando otras compuer-tas and adicionales.

Para editar los parámetros de loscontadores, hacen clic en cada unode ellos y presionan el botón dere-cho del mouse. Aparece la ventanade edición Edit Ports/Parameters.

En las siguientes figuras pueden verse losparámetros que los alumnos han considera-do:

Las entradas a utilizar son la señal de relojclock, la señal de habilitación de conteoclock_en y una entrada denominada updownque permite definir si se va a contar en formaascendente o descendente (Esta señal puedeanularse en la ventana de EditPorts/Parameters...; pero, el profesor les pro-

pone mantenerla, porque va a serusada en el próximo proyecto).

Conectan updown a Vcc ("1" lógi-co) para que cuente siempre enforma progresiva o ascendente.

Los alumnos no utilizan las salidasq[ ] de los contadores; como sóloles interesa implementar un divisorde frecuencias, emplean las salidaspara la detección de un conteoespecífico que es el número "9".

La salida final del divisor es laeq6[9] (último contador).

140

A continuación,realizan las unio-nes entre compo-nentes.

Una vez que el cir-cuito está dibujado, realizan la asignación dedispositivo (EPM7128SCL84) dentro de lafamilia MAX7000S y de los pines:

A continuación, los alumnos compilan.Como no han tenido errores, inician la simu-lación para comprobar que, funcionalmente,su diseño responde a lo esperado.

Las asignaciones que se muestran en las figu-ras son tales que:

• El reloj está conectado al pin 83del chip; éste va al oscilador decristal vía el Jumper J7.

•El enable está conectado al inte-rruptor de la placa de experi-mentación número 1 denominada"ENABLE".

•La salida eq6[9] -que es la que seha dividido por 1.000.000- estáconectada al pin 75 del chip paraque termine en el conector BNC 1de la placa de experimentaciónnúmero 3.

•La salida eq1[9] que divide por 10,está conectada al BNC 2 de laplaca.

•Las otras salidas, eq2[9] , eq3[9] ,eq4[9] y eq5[9], se envían alconector número 2 a los pines 2,3, 4 y 5, respectivamente.

En las siguientes figuras se presen-tan extractos del archivo de reporteque muestran cómo ha quedadoconfigurado el chip y la cantidad delógica empleada.

Explicamos en detalleeste proceso, en elejemplo de diseño deun decodificador BCDa 7 segmentos.

143

En las siguientes figuras podemos veralgunos gráficos de simulaciones hechas deeste divisor. Se han simulado sólo las salidascorrespondientes al tercer y quinto contador:

Proyecto 3: Contador de 2 dígitosBCD con entrada de reloj externa alequipo

Este proyecto consta de dos contadores BCDy dos decodificadores BCD a 7 segmentos, afin de poder implementar un contador de 2dígitos BCD con visualización en 2 displaystipo LED de 7 segmentos.

Como los estudiantes ya han diseñado eldecodificador BCD a 7 segmentos en elprimer proyecto, lo único que necesitan esduplicarlo, haciendo Copy y Paste.

Por su parte, el contador de 2 dígitospuede ser replicado del divisor defrecuencias (segundo proyecto), ya que estáformado, básicamente, por los dos primeros

contadores BCDde dicho divi-sor. Cada unade las salidas deestos contado-res va a la entra-da de uno de losdecodificadoresBCD a 7 seg-mentos. Sus sa-lidas van alas entradas delos drivers -m a n e j a d o r e sde corriente-ULN2803 (U1 yU2) de los dis-plays D1 y D2ubicados en laplaca de experi-mentación nú-mero 1.

Sin embargo, existe una diferencia de conex-ión: ahora, el reloj es externo al entrenador,por lo que dicha señal debe ser inyectadadesde el conector número 2 de la placa prin-cipal (pin 17 del DB25), donde se coloca eljumper J7 de tal forma que la conexiónquede fijada con el pin 83 del EPM7128(GCLK1).

El grupo de alumnos llama "contador2-dig1.gdf" a este proyecto.

El esquema del circuito es:

145

Para desarrollar este proyecto, apelan a losarchivos "divisorfrec.gdf" y "decobcda7s.gdf",y hacen Copy y Paste, a fin de copiar eldecodificador y parte del circuito del divisorde frecuencias.

Como necesitan dos decodifi-cadores, una vez que copian "con-tador2dig1.gdf" a la hoja de traba-jo, vuelven a hacer un Copy yPaste para obtener el segundo.

Por otro lado, sacan el circuito delos dos contadores BCD del cir-cuito del divisor de frecuencias,borrando lo que no corresponde,es decir, los 4 últimos flip-flops.

Las entradas a este proyecto son:enable, reloj y up-down -habili-tación de reloj, reloj y control deconteo progresivo-regresivo, res-pectivamente):

• Asocian enable al interruptorde enable de la placa de experi-mentación número 1.

• Hacen lo mismo con la entra-da up-down y con el interrup-tor up-down.

• Toman el reloj del conectornúmero 2, pin 17, de la placaprincipal, donde ajustan con-venientemente J7.

• Envian las salidas de losdecodificadores (14 en total) alos displays de 7 segmentosde la placa de experi-mentación número 1.

Paso seguido, como antes, los alumnos asig-nan al proyecto el dispositivoEPM7128SLC84 y, luego, los pines aemplear:

146

Una vez hecha las asignaciones, el grupo dealumnos compila y simula.

Las siguientes figuras muestran extractos delarchivo de reporte de la compilación realizada:

148

Para la simulación, abren un nuevo archivodenominado "contador2dig1.scf". En él car-gan:

• las señales de entrada enable, reloj y up-down;

• las 14 salidas a1 hasta g1 y a2 hasta g2.

Vemos una simulación en la que se marca un instantede tiempos que corresponde al número de cuenta "20".

Esto se corresponde con los niveles lógicos queadquieren las salidas de 7 segmentos. Para el número"2" (decenas) los segmentos a2, b2, d2, e2 y g2, están

en nivel alto y los demás en bajo.

Para el "0" (unidades), todos los segmentos menos g1están en alto.

Estos valores se pueden ver en la columna "Value".

La siguiente figura muestraotro momento del conteo.Aquí se marca el quecorresponde al número "07":

Para la programación losalumnos emplean, comoantes, el archivo "conta-dor2dig1.pof", habiendo se-leccionado como dispositi-vo el EPM7128, previa-mente.

149

Proyecto 4: Contador de 2 dígitosBCD con divisor de frecuenciasincorporado

Este proyecto es similar al anterior, con ladiferencia de que en el chip se implementatanto el contador de 2 dígitos como el divisorde frecuencias.

De esta manera, la señal de reloj que recibe elcontador proviene del oscilador a cristal,dividiendo dicha frecuencia de 4 MHz por1.000.000.

Con esto no es necesario disponer de unaseñal externa al entrenador para manejar elconteo.

La diferencia en las asignaciones de pinesrespecto a los otros proyectos radica en que,ahora, tanto la entrada al contador como lasalida del bloque divisor de frecuencias sonseñales internas al chip EPM7128.

Este proyecto se llama "contador2dig2.gdf".

En las siguientes figuras vemos el esquemapropuesto por los alumnos y algunas amplia-ciones.

152

En este caso, los estudiantes han sacado lasseñales internas del divisor de frecuenciasque les permitían ver cómo se iba dividiendola señal de reloj de entrada. Sólo dejaron lasalida del sexto flip-flop que, internamente,se conecta a la entrada de reloj de los doscontadores BCD; es decir, la entrada de relojproveniente del oscilador de cristal a travésdel jumper J7 va directo a la entrada de relojdel divisor.

El grupo de los dos contadores BCD recibeesa señal dividida por 1.000.000.

Las asignaciones para las salidas de 7 seg-mentos siguen siendo las mismas que para elproyecto anterior, al igual que las entradasenable, reloj y up-down.

En las siguientes figuras vemos extractos delreporte, una vez hecha la compilación.

154

Proyecto 5: Sumador binario sinsigno de 4 bits

Diseñan, entonces, un sumador de númerosbinarios sin signo de dos operandos dataa y

datab con salidas result y cout.

• dataa y datab son dos números binariossin signo, de 4 bits, que pueden ir desde"0000" (0 en notación decimal) hasta"1111" (15 en notación decimal). Estosnúmeros son ajustados desde la placa deexperimentación número 3, empleandolos DIP-Switches SW1 (para dataa) ySW2 (para datab).

• La salida de datos de 4 bits result se envía-a través del integrado U1 de la mismaplaca- a los 4 diodos led de color rojo(D1 a D4). D1 es el bit menos significati-vo (LSB) y D4 el bit más significativo(MSB).

• La salida cout se manda al diodo led D8(color verde). Es una indicación de over-flow -desborde- que señala una suma quesupera los 4 bits (números mayores a 15en decimal).

En este caso, las simulaciones son similares a los dos casos anteriores, por lo que no las repetimos.

Los alumnos quieren saber cómo funciona unsumador de números binarios sin signo, de 4bits.

Para ello, lo implementan en el entrenador,empleando 8 llaves que permiten entrar losdatos de los números A y B (4 llaves para cadanúmero ) y 4 diodos emisores de luz paravisualizar el resultado de la suma.

Adicionalmente, agregan otro led que indicaque existe overflow -sobrecarga-; es decir,cuándo se han excedido en la capacidad derepresentar un número de 4 bits.

155

Para realizar el diseño, los estudiantes creanun proyecto denominado "sumador4bits.gdf":

• Entran, sucesivamente, a File ProjectName.

• En File New, crean un nuevo archivo,en modo gráfico, de extensión "gdf". Losalvan como "sumador4bits.gdf".

• En Symbol Enter symbol eligen laopción "mega_lpm" donde seleccionan"lpm_add_sub", que es un modeloparametrizado de un circuito sumador-restador.

Como se trata de un circuito genérico, tienenque especificarlo.

La primera vez30 que los estudiantes accedena un símbolo de una librería parametrizada,se abre automáticamente una ventana dediálogo, mostrando los parámetros que sepueden modificar.

Este componente add_sub es un sumador-restador de "n" bits, que puede sumar dosnúmeros binarios con o sin signo, segúncómo se lo programe.

Por defecto, viene armado para realizaroperaciones con signo; pero, para desarrollarsu proyecto, los estudiantes lo cambian a "sinsigno".

En la parte superior de la ventana de EditPorts/Parameters... se puede ver una lista.

30En cualquier otro momento, marcando el símbolo parame-trizado, aparece señalado con rojo. Haciendo clic con elbotón derecho se despliega un menú en el que es posibleelegir la opción Edit Ports/Parameters...

156

Con el título Name se encuentran todas laslíneas de entrada y salida del componente.

En Status se indica si se usa -Used- o no -Unused- esa señal. Esto se puede modificar,haciendo clic en una señal dada y seleccio-nando en Port status: Used o Unused.

Los alumnos indican Used para las señales:

• cout -salida de indicación de overflow;desborde-,

• dataa[......] -dato de entrada del operan-do "a"-,

• datab[.....] -dato de entrada del operando"b"-,

• result[.....] -dato de salida-.

En la ventana inferior, cambian:

• "LPM_REPRESENTATION" a "UNSIGNED"

• LPM_WIDTH a "4".

Dejan los demás datos een none -ninguno-.

Como en los ejemplos anteriores, agregan lospines de entrada de datos de los operandos"a" y "b", que llaman dataa[3..0] ydatab[3..0], respectivamente; también, lasalidas de desborde cout y la de datosresult[3..0].

En Assign Device, seleccionan la opcióndel EPM7128SLC84-6

Luego, en Pin/Location/Chip asignan los pi-nes:

Finalmente, realizan la compilación y, porúltimo, la programación empleando el archi-vo "sumador4bits.pof".

De esta manera, queda configurado el chippara que la entrada "a" provenga del DIP-Switch SW1 y la entrada "b" del SW2 de laplaca de experimentación número 3.

La salida de datos de 4 bits va a través delintegrado U1 de la misma placa a los 4 led decolor rojo "D1" a "D4", mientras que la sali-da de overflow denominada cout comanda alled verde "D8".

157

En las siguientes figuras vemos extractos delarchivo de reporte "sumador4bits.rpt" desde

los que es posible verificar que las asigna-ciones están correctas.

159

Para realizar la simu-lación, crean un archi-vo "sumador4bits.scf"al que cargan lasseñales a emplear através del menú Nodeen la opción Enternodes from SNF(Recuerde los pasosque puntualizamos aldescribir el software).

En la siguiente figurase muestra una corri-da de la simulacióndel sumador

Aquí, agrupan los bitsde datos de las en-tradas dataa y datab,y de la salida result.

Para este caso, dejan el dato de datab cons-tante e igual a "7"; a la entrada dataa asignandatos variables, cambiando cada 100 ms,desde el número "1", con incrementos de auno por vez.

Una propuesta que usted puedeimplementar con sus alumnos es

modificar el circuito para que realice unaoperación de suma de números "consigno". Para ello, es necesario cambiar elparámetro "LPM_REPRESENTATION" a"SIGNED".

160

Proyecto 6: Circuito monoestabledisparado por flanco ascendente

Éste es un ejemplo de cómo se puede con-struir un circuito monoestable totalmentedigital sin resistencia ni condensadores,como los que tienen que usarse en los chipde lógica estándar 74LS221, MC14528 osimilares.

La ventaja principal es la de implementarlodentro del chip sin requerir de componentesexternos adicionales. Los pulsos así genera-dos son de gran estabilidad en el tiempo, sise emplea un reloj a base de cristal de cuar-zo; esto no ocurre al emplear componentescomo resistencias y capacitores, cuyos coefi-cientes de temperatura son de varios cientosde partes por millón por grado centígrado.

El circuito está formado por dos fli-flop tipoD y compuertas.

Tiene una entrada de datos "X" y una salidade datos 2salida_m".

Es un circuito secuencial, ya que consta dedos elementos de memoria (los flip-flopsmencionados) y, por lo tanto, trabaja con unaseñal de reloj que, en este caso, proviene delpin 83 del EPM7128, el que se conecta aloscilador a cristal de la placa principal vía eljumper J7.

De esta manera, en cada período del reloj de4 MHz (cada 250 nanosegundos), el circuitova a muestrear la entrada "X". Cuando detec-ta que esta señal cambia de "0" lógico a "1"lógico, pone la salida "salida_m" (hasta elmomento, en "0" lógico) a "1" lógico durante

un ciclo de reloj (durante 250 ns) y, luego,dicha salida va nuevamente a "0" lógico.

De esta manera, lo que los alumnos logran esun detector de flancos de señal "positivos" o"ascendentes" y lo registran con un pulso"positivo" (de 0" va a "1" y vuelve a "0", luegode un período de reloj). Esto se denominamonoestable disparado por flanco positivo.

Para la implementación, el grupo de alumnos creaun proyecto denominado "monoestable.gdf": yabre un nuevo archivo de trabajo que salvancon el mismo nombre.

El circuito que van a implementar es el si-guiente:

162

Está formado por dos flip-flops tipo D que seleccio-nan de la librería prim den-tro del menú Symbol en laopción Enter symbol con elnombre de dffe.

El resto de los compo-nentes son compuertasbásicas, que los alumnostambién obtienen en esamisma librería:

• compuertas and de 2entradas con el nombrede "and2",

• inversores con el nom-bre de "not",

• una nor de 3 entradas como "nor3" y

• una compuerta or-exclusiva como "xor".

De forma análoga a como lo hicieron en losproyectos anteriores, seleccionan el chipEPM7128 y le asignan los pines:

Compilan y, luego, realizan la programaciónempleando el archivo "monoestable.pof".

164

En este caso,realizan las si-m u l a c i o n e sgenerando una r c h i v o"monoestable.scf"y seleccionando-desde el menúNode, en la op-ción Enter Nodesfrom SNF- lasseñales X, reloj,nreset y sali-da_m.

Veamos una si-mulación en laque se hace unzoom para ana-lizar con más de-tenimiento lospulsos generadosa la salida, cuan-do aparece unflanco positivoen la entrada:

165

Se puede observar claramente cómo el pulsogenerado dura un solo ciclo de reloj, al serdetectado el flanco ascendente en "X".

Para este caso -como se trata de una simu-lación-, los alumnos cambian el reloj a200 ns de período, en lugar de los 250 nsque corresponderían al reloj de 4 MHz. Paraesto, se posicionan sobre el símbolo de laseñal reloj y presionan el botón derecho delmouse para seleccionar las opcionesoverwrite clock.

Proyecto 7: Combinación de losproyectos 4, 5 y 6 en un mismodiseño

Este proyecto tiene como finalidad plantear a

los alumnos el problema decómo es posible integrar enun solo chip varios proyec-tos realizados en forma se-parada, comprobando hastadónde llega la flexibilidaddel diseño lógico cuando seemplea este tipo de tec-nología, cómo se reduce

drásticamente el tiempo de diseño y cómo sesupera la dificultad de tener que replanteartodo de nuevo cada vez que es necesariorealizar un proyecto diferente.

En este caso, los alumnos crean un nuevoproyecto "tresproyectos.gdf", en el que co-pian los esquemáticos de los tres proyectosanteriores tal como están definidos -es decir,manteniendo sus asignaciones-.

La manera más fácil de realizarlo es partir delproyecto del contador con divisor incorpora-do, al que agregan los circuitos del sumadory del monoestable mediante Copy y Paste.

Luego, realizan las asignaciones a los pinesfaltantes, compilan el proyecto y programanel chip.

Sus alumnos pueden modificar el cir-cuito para que se dispare con el flanco

negativo (lo que se logra, simplemente,negando la entrada "X".

Una segunda propuesta es que modifiquen elcircuito para que, además, el pulso de salidaal detectarse dicho flanco, sea "negativo", esdecir, esté normalmente en "1" y cambie a "0",sólo durante un ciclo de reloj (Para esto,necesitarían incluir otro negador más ala salida del circuito anterior).

Si prevemos que no haya superposi-ción de uso en los pines de entrada y

salida, podemos mantener las mismas asigna-ciones.

Para otros casos que implementemos, verifi-camos que no haya dobles asignaciones. Detodas maneras, si existe alguna incompatibili-dad, el compilador va a darnos un mensaje deerror.

Pero, lo que el compilador no puede saber esqué es lo que le conectamos a cadauno de los pines del chip.

166

Proyecto 8: Uso del entrenadorcomo herramienta de análisis decircuitos

Hasta aquí hemos planteado el empleo delequipo para realizar diseños de circuitos di-gitales.

Existe, además, una variante que es la de usarel software de simulación temporal delMAX+PLUS II como una herramienta deentrenamiento para el análisis de circuitos; esdecir, para conocer el funcionamiento de uncircuito mediante su simulación temporal através de la excitación de las entradas y delposterior análisis de la evolución de las sali-das.

Esta posibilidad es válida tanto para analizarcómo funciona algo tan elemental como unacompuerta and o algo un poco más comple-jo como un flip-flop tipo "D", como paraindagar en circuitos más complejos comocontadores, registro de desplazamiento e,inclusive, microprocesadores.

Veamos cómo hacerlo, por ejemplo, con uncircuito secuencial formado por dos flip-floptipo "D" y 3 compuertas; las entradas son"X", "Y", "CLK" y las salidas "W" y "Z".

Mediante la simulación vamos a determinarsu funcionamiento y, por lo tanto, a saberqué es o, lo que es lo mismo, qué hace.

El proyecto se llama "análisis.gdf".

El esquema del circuito:

168

Dibujamos el circuito empleando la libreríade símbolos prim; en ella:

• el flip-flop corresponde al símbolo dffe,

• el inversor a not,

• las compuertas or-exclusiva a xor.

Para realizar el análisis, corresponde haceruna compilación funcional; en ella no esimportante asignar un dispositivo o pines alproyecto, ya que no lo vamos a sintetizar sinosólo a analizar para saber cómo funciona.

Luego de esto, presionamos start en la ven-tana de compilación. Al terminar, aparece uncartel que informa el proceso desarrollado;aquí, los mensajes de warning sólo indicanque el usuario no especificó el dispositivo autilizar y, por lo tanto, lo hizo el compiladoreligiendo el EPM7032 -que es el más chicode la serie MAX7000S-.

Ya estamos listos para realizar la simulación.Creamos un nuevo archivo con extensión"scf" y lo salvamos como "análisis.scf".

Antes de simular, consideramos las variablesen juego. En este caso, son "X", "Y", "CLK"como entradas, y "W" y "Z" como salidas.

Por comodidad, cambiamos el tiempo finalde simulación de 1.0 µs -que es en defecto- a10.0 µs.

A partir del esquema, inferimos que se tratade un circuito secuencial sincrónico, ya quelas entradas de reloj de los flip-flop estánunidas entre sí y provienen de una entradacomún. Por otra parte, la entrada "Y" está

conectada a las entradas de habili-tación de reloj de cada flip-flop.

Desde el menú que se despliega alpresionar el botón derecho delmouse sobre el nombre CLK,generamos el reloj con 200 ns deperíodo.

Elegimos Overwrite clock. Al hacerclic, aparece una ventana que nospermite concretar el cambio deperíodo.

Ponemos a "Y" siempre en "1", para habilitara los flip-flop a que cuenten.

La entrada que queda es "X", una incógnita.Podemos empezar a probar, dejándola lamitad del tiempo en"0" y el resto en "1".

Con todos los elementos definidos, corremosla simulación.

169

Y obtenemos un gráfico:

Observamosque la salida"W" es unaonda cuadra-da de mitadde frecuenciaque el relojde entrada yque "Z" es,también, unaonda cuadra-da pero de mitad de frecuencia que "W".

Podemos agrupar las dos salidas en una solagráfica. Haciendo clic sobre "Z" y arrastrandohasta "W",q u e d a nambos grá-ficos en" n e g r o " .Haciendoclic con el

botón derecho del mouse, se despliega unmenú donde aparece la opción Enter group.En la ventana que aparece, damos el nombrede salidas al nuevo gráfico y seleccionamos laopción Hex -formato hexadecimal-.

Aparece,entonces,el gráficode "sali-das" enlugar de"W" y "Z".

Como no se ve ninguna numeración, hace-mos un zoom y nos centramos alrededor delcambio de "X" cuando pasa de "0" a "1", paraanalizar los gráficos.

170

En este gráfico podemos apreciar que las sa-lidas desde el inicio de la simulación hastaque "X" cambia, van tomando valores "0","1", "2" y "3", que se repiten cíclicamente.

Al cambiar "X" a "1", las salidas toman va-lores en sentido contrario, es decir desde "3","2", "1" y "0", volviendo a repetir este patrón.

Como conclusión:

La superación de dificultades

En estos últimos párrafos es nuestra inten-ción plantearle algunas recomendaciones,que se agregan a las indicaciones que lehemos acercado para cada etapa de diseño ydesarrollo del entrenador.

En la etapa de armado de las placas:

• Verifique que todas las conexiones de ali-mentación sean las correctas, antes deinsertar el chip.

• Verifique que todas las vías (interco-nexiones entre pistas de ambos lados)estén bien soldadas.

• Realice la prueba de alimentación antesde colocar el EPM7128 y el oscilador acristal.

• Verifique que la fuente de alimentaciónde 12 V de continua tenga el positivo enel centro del conector. Porque, si no esasí, se aplica tensión inversa a la plaque-ta principal; y, si bien está incluido eldiodo 1N4007 como protección ante unainversión de polaridad, es recomendableque no deje de efectuar esta prueba.

• Alimente el equipo con una batería de9 V de continua. Aplíquela respetando lapolaridad que corresponda -consideran-do la misma advertencia que antes-.

• Considere que, si los proyectos incluyendiodos led y displays, éstos consumenalrededor de 10 mA por cada segmento,con lo cual puede disminuir rápidamenteel tiempo de vida útil de la batería.

• Respete la posición relativa entre el chipy el zócalo PLCC, al realizar el montaje.

En la etapa de instalación del software:

• Recuerde que es necesario pedir la licen-cia a la empresa proveedora y querecibirá por e-mail un archivo de licenciaa ser insertado en el programa. Comoesta licencia sirve sólo para el programaque sea instalado en el disco rígido cuyonúmero de serie coincide con la licencia,va a tener que repetir este procedimientopara usar el programa en otra PC.

En la etapa de desarrollo de los proyectos:

• Es extremadamente importante que veri-fique que las asignaciones de pines en elEPM7128 sean las correctas. Si un pinasignado como salida se conecta a la sa-

El circuito analizado es un contador bina-rio de 2 bits, que tiene una entrada decontrol "X" que, cuando es "0", hace que elcontador cuente en forma progresiva; y,cuando "X" es "1", cambia a conteo regre-sivo.

171

lida de otro componente, el chip puededañarse permanentemente.

• Considere que la gran flexibilidad deestos dispositivos permite configurar lospines como entrada-salida; pero, tengaen cuenta que el software no puede pre-ver qué es lo que el usuario va a conectarni dónde lo hará.

• No aplique cargas mayores a 1 mA (unmiliampere) a los pines del chip configu-rados como salida. Por esta razón, en losejemplos de control de diodos led seemplean los integrados ULN2803, ya queéstos sí están preparados para manejargrandes cargas.

• Tenga en cuenta que el programaMAX+PLUS II tiene un archivo de ayuda-Help- muy poderoso, que presta granayuda en cuanto a las dudas que puedansurgir en el momento del diseño.

• Prevea que elprograma con-tiene todas lasherramientasde desarrolloque ofrece laempresa parasu línea de pro-ductos de lógica programada, pero que lalicencia gratuita da posibilidad de editar,simular y programar sólo ciertos disposi-tivos. La lista de éstos y las autorizacionescorrespondientes a qué operaciones sepueden realizar, están visibles en el menúOption License Setup. El programaempleado para el diseño del chipEPM7128 de nuestro equipo contienemuchas más herramientas de las quehemos detallado aquí; sólo hemos pre-

sentado aquellas básicas para poderrealizar los proyectos propuestos.

Sus alumnos puedenutilizar la opción deayuda -Help, en elmenú principal-, siestán interesados enahondar más sobre lalógica programada.

172

Esta parte final de nuestro módulo de capa-citación contiene un cuadernillo para la eva-luación del recurso didáctico que le presen-tamos y, de las experiencias didácticas y con-tenidos propuestos a partir de él:

Esta evaluación tiene dos finalidades:

• Brindarle a usted, como docente que uti-liza este material, la oportunidad de do-cumentar el seguimiento de las activi-dades que realice con sus alumnos, a par-tir de nuestras propuestas y, en funciónde esta memoria de acciones, propiciaruna reflexión acerca de los cambios,mejoras o enriquecimiento de su propiatarea de enseñanza.

• Obtener de su parte, como usuario deeste material, información sobre todoslos aspectos en torno a los cuales gira lapropuesta.

Para este relevamiento de información, ustedencontrará, a continuación, una serie decuestionarios organizados básicamente entablas o matrices para completar. Con losdatos que usted exprese en ellos esperamostener una realimentación que nos permitamejorar todos los componentes de la serie depublicaciones “Recursos didácticos” yenriquecerla con propuestas o docu-mentación complementaria para aquellosdocentes que planteen iniciativas, interro-

gantes o dificultades específicas con relacióna la construcción del recurso didáctico, a lasactividades de aula, a los contenidos cientí-ficos y tecnológicos, a la metodología deenseñanza, a los procedimientos incluidos, ala información sobre materiales y a otrosaspectos.

Dada la importancia que esta información deretorno tiene para nuestro trabajo deseguimiento, mejora y actualización, leagradecemos que nos remita el cuadernillocon todas las observaciones, comentarios osugerencias adicionales que nos quiera hacerllegar. Para ello puede remitirnos una copia,a través de correo postal, a

Área de Monitoreo y Evaluación –CeNET–Oficina 112Saavedra 789. C1229ACE.Ciudad Autónoma de Buenos Aires.República Argentina.

O, si lo prefiere, solicitarnos el archivo elec-trónico de las páginas que siguen [email protected], enviándonos la versióndigitalizada de sus respuestas a través delmismo correo electrónico.

Desde ya, muchas gracias.

5. LA PUESTA EN PRÁCTICA

Identificación del material:

Las dimensiones que se consideran para la evaluación del módulo de capacitación y delrecurso didáctico son:

ILa puesta en práctica

1. Nivel educativo

2. Contenidos científicos y tecnológicos

3. Componentes didácticos

4. Recurso didáctico

5. Documentación

6. Otras características del recurso didáctico

7. Otras características del material teórico

8. Propuestas o nuevas ideas

(*) Por favor, indique la modalidad, la orientación, la especialidad, etc.

Escuela técnica (*)Nivel educativo EGB2

Polimodal(*)

Trayecto técnico-profesional (*)

Formaciónprofesional (*)

Otra (*)

1 2 3 1 62 3 4 5

EGB3

Nivel en el queusted lo utilizó

Asignatura/espacio curricular en el que usted lo utilizó:

2. Contenidos científicos y tecnológicos trabajados:

1. Nivel educativo en el que trabajó el material:

3. Componentes didácticos:

3.1. Testimonios (situaciones problemáticas) presentados en el material

a. ¿Le resultaron motivadores para iniciar las actividades propuestas?

b. ¿Le facilitaron el desarrollo de contenidos curriculares que ustedtenía previstos?

c. A su criterio, ¿están vinculados con el recurso didáctico que se lepropone desarrollar?

d. ¿Le facilitan la organización de situaciones didácticas para el tra-bajo de los contenidos científicos y tecnológicos propuestos?

e. El nivel de las situaciones problemáticas que se plantean, ¿es eladecuado al nivel educativo para el que está previsto?

f. En caso negativo, ¿permiten adecuaciones para ser trabajados enel nivel educativo de sus alumnos o en otro nivel educativo?

g. Los testimonios iniciales, ¿permiten generar diferentes soluciones(soluciones tecnológicas o didácticas)?

En caso que su respuesta sea negativa (en cualquier ítem), le pedimos que nos indique porqué (señale el número del ítem a que corresponde su comentario)

Otro (indique el ítem al que corresponde el comentario):

La puesta en prácticaII

Sí Otro1No

1 Utilice esta opción para indicar que agregará comentarios al final de este sector de la matriz.

La puesta en práctica

3.2. Estrategias

A partir de la utilización de las propuestas de trabajo en el aula contenidas en el material ydel recurso didáctico con el que se asocian, le solicitamos que nos indique (tomando comoreferencia su forma de trabajo anterior a disponer del material), cómo resolvió las activida-des consignadas en la tabla siguiente:

III

Mej

or

Igua

l

No

aplic

ado2

Inco

rpor

ado3

3.2.1. Contextualización de la estrategia didáctica

Con respecto a su forma habitual de trabajo, usted logró:

a. Determinar las capacidades, habilidades, conocimientos previosnecesarios para iniciar las actividades propuestas.

b. Organizar, asociar, relacionar los conocimientos científicos y tec-nológicos para resolver un problema tecnológico.

c. Recortar (identificar) los contenidos científicos y tecnológicos atrabajar con sus alumnos para el desarrollo de un sistema/produc-to tecnológico como el propuesto por el material.

d. Vincular estos conocimientos con los saberes previos de los alum-nos.

e. Establecer la secuencia adecuada de los contenidos científicos ytecnológicos, y de los procedimientos para generar una solucióntecnológica (la propuesta por el material u otra diferente).

f. Organizar una experiencia didáctica integrando conocimientoscientíficos y tecnológicos, metodología de resolución de problemasy procedimientos propios del trabajo tecnológico.

g. Otras (que haya incorporado o hecho mejor con el recurso).

2 No aplicado: No lo hizo antes ni ahora con este recurso didáctico.3 Incorporado: Integró la estrategia a sus clases a partir de la utilización del recurso didáctico propuesto.

La puesta en prácticaIV

Mej

or

Igua

l

No

aplic

ado

Inco

rpor

ado

3.2.2. Desarrollo de la estrategia didáctica


h. Encuadrar la tarea a partir de la formulación de uno (o varios)problemas.

i. Explicitar consignas de trabajo que plantean una situación pro-blemática.

j. Organizar las actividades de aprendizaje atendiendo a las etapaspropias de la resolución de problemas.

k. Utilizar técnicas de trabajo grupal.l. Promover el trabajo colaborativo y cooperativo.m. Otras (que haya incorporado o hecho mejor con el recurso).

Mej

or

Igua

l

No

aplic

ado

Inco

rpor

ado

3.2.3. Aspectos cognitivos (proceso de aprendizaje de sus alumnos)


n. Estimular a sus alumnos en la búsqueda de información e investi-gación en torno al problema eje del material.

o. Promover la consulta a variadas fuentes de información.p. Rescatar, incorporar los aportes del grupo para identificar aspectos

o variables críticas del problema.q. Evaluar los conflictos cognitivos propios del proceso de aprendizaje.r. Detectar, evaluar, la comprensión asociativa.s. Promover la reflexión sobre las actividades realizadas y las estrate-

gias utilizadas en cada parte del proceso.t. Otras (que haya incorporado o hecho mejor con el recurso).

4. Recurso didáctico:

4.1. Construcción del recurso didáctico

Tomando en cuenta la finalidad prevista en el material para el recurso didáctico (equipamien-to o software), le pedimos que nos indique si, a partir de la propuesta contenida en el mate-rial:

4.1.1. Utilizó:

VLa puesta en práctica

a. Un equipo ya construido, según lapropuesta del material.

c. Otro que ya tenía disponible(de características similares).

b. Un software.

d. Ninguno.

Si su respuesta fue “d.” indíquenos la razón, por favor:

a. ¿Pudo seguir sin dificultades los procedimientos indicados en el “Manual deconstrucción”?

b. La secuencia indicada, ¿fue la adecuada para la construcción?

c. El grado de complejidad, ¿fue el apropiado para el nivel educativo a que sedirige el recurso?

d. Los contenidos científicos asociados, ¿son pertinentes para el desarrollo delrecurso propuesto?

e. Los contenidos tecnológicos asociados, ¿son pertinentes para el desarrollodel recurso propuesto?

f. Con sus alumnos, ¿construyó el recurso didáctico siguiendo el proceso y lametodología de resolución de problemas?

g. ¿Siguió todos los procedimientos propuestos para la construcción peroincorporó sus propios contenidos científicos y tecnológicos?

h. Por el contrario, ¿hizo adaptaciones en los procedimientos de construcciónpero mantuvo los mismos contenidos?

i. ¿Realizó la construcción siguiendo las actividades de aula propuestas en elmaterial?

j. ¿Diseñó sus propias experiencias en función de su grupo de alumnos?

¿Completó todas las etapas del proceso de construcción propuesta?

En caso negativo, indíquenos a qué fase llegó:

Sí No


4.1.2. ¿Realizó todo el proceso de construcción del recurso didáctico con susalumnos? (Conteste este apartado en caso de que haya construido un equipoigual al propuesto. En caso contrario, pase al apartado 5 “Documentación”)

4.1.3. En caso de que su respuesta sea afirmativa, le pedimos que nos indique:

Sí No

Sí No

a. Planificación.

c. Construcción, armado.

b. Diseño en dos dimensiones.

d. Ensayo y control.

e. Superación de dificultades (evaluación del funcionamiento, siguiendo las indica-ciones y la lista de control que brinda el material).

f. Construcción de otro equipo que se adapta más a sus necesidades curriculares(Si marcó esta alternativa, lo invitamos a responder, directamente, el apartado 4.1.5.).

VI

VIILa puesta en práctica

4.1.4. Complete este ítem sólo si realizó el proceso de construcción del equipo siguiendo losprocedimientos indicados en el Manual. Si no fue así, lo invitamos a responder elapartado 4.1.5.

Acerca de los materiales, herramientas e instrumentos:

a. La especificación de los materiales para la construcción, ¿fue suficiente paraconseguirlos?

b. ¿Utilizó los mismos materiales (en calidad y tipificación) indicados en ladocumentación?

c. ¿Reemplazó materiales, instrumentos, componentes, piezas, etc., sin alterarel resultado final previsto en el material?

d. La especificación de las herramientas a utilizar, ¿le resultó adecuada?

e. La cantidad de herramientas indicadas, ¿fue la necesaria?

f. Los instrumentos, ¿estuvieron bien especificados?

g. El tipo y cantidad de instrumentos, ¿fueron los adecuados para armar elrecurso didáctico?

Sí No

4.1.5. En caso de que usted haya construido un recurso didáctico diferente al propuesto porel material de capacitación, le pedimos que nos indique si la razón fue:

a. El propuesto no se ajustaba a susnecesidades curriculares.

c. No pudo interpretar el manual deconstrucción.

b. No pudo conseguir los materi-ales o instrumentos indicados.

d. Otra (Por favor, especifíquela).


4.1.6. ¿Qué características específicas destacaría en este recurso didáctico diferente al pro-puesto por el material, que sus alumnos han construido. (Marque todas las opcionesque considere necesarias):

a. Se ajusta mejor a los contenidoscurriculares que necesita trabajar.

c.

b. Es más económico.

d. Es más adaptable(a diversos usos).

e. Otra (Por favor, especifique):

Permite su reutilización(mediante el desarme y armado, enfunción de necesidades didácticas).

Descripción del recurso didáctico construido:f.

Indique las principales diferencias con el equipo propuesto(estructurales, funcionales, didácticas):

g.

VIII


a. Aprovechando todo el proceso y lasecuencia de construcción pro-puestos en el material.

c.

b. Aplicándolo (como algo ya comple-to) a la solución de problemas dife-rentes al propuesto en el material.

d. Otra (Por favor, especifique):

Utilizándolo como un sistema tecnológico (ya construido) en las funciones paralas que está pensado (manejo de las variables, control de operaciones, etc.).

4.2. Utilización del recurso didáctico

4.2.1. ¿Cómo utilizó el recurso didáctico (hecho por usted o ya construido), en las experien-cias didácticas que concretó? (Puede marcar todas las opciones que crea necesarias)

IX


Con respecto a su forma habitual de trabajo, este recurso didáctico lepermitió a usted, como docente:

a. Integrar contenidos científicos y tecnológicos en la solución de situa-ciones problemáticas de carácter tecnológico.

b. Diseñar situaciones de enseñanza y de aprendizaje centradas en laresolución de problemas tecnológicos.

c. Planificar y promover en sus alumnos la organización del trabajo(planificación y secuenciación de tareas), según el proceso tecnológico.

d. Favorecer la identificación de aspectos o variables críticas de unasituación problemática.

e. Organizar las actividades de manera que facilite la toma de decisionespor parte de los alumnos (determinación y selección de alternativas,opciones de diseño, materiales, etc.).

f. Organizar la actividad de sus alumnos en función de solucionesdiversas a los problemas planteados.

Mej

or

Igua

l

No

aplic

able

4

Otro

5

4.2.2. Ya sea que haya desarrollado el recurso didáctico con sus alumnos según las especifi-caciones del material, ya sea que haya construido otro diferente o que haya utilizadoun equipo ya construido, en relación con las actividades que usted venía realizando,la utilización del recurso didáctico propuesto por el material le permitió (seleccione laopción que coincida con sus experiencias):

g. Agregue otras que usted considere haber logrado de una mejor manera con este recursodidáctico

4 NA: No aplicable; es una actividad que no realizó antes ni ahora.5 Otro: Recuerde utilizar esta opción para indicar que agregará comentarios al final de este sector de la tabla.

X


Con respecto a su forma habitual de trabajo, este recurso le permitió alos alumnos (habilidades intelectuales):

Capacidad de planificar

h. Identificar variables o aspectos fundamentales de un problema tec-nológico.

i. Organizar su trabajo en etapas (identificar y seguir la secuencia deoperaciones de un proceso).

j. Ejecutar las actividades en los plazos o etapas previstas.

k. Seleccionar materiales, herramientas y piezas, de acuerdo con lasnecesidades del diseño.

l. Anticipar y resolver dificultades que podrían surgir en el proceso.

m. Prever puntos críticos de todo el proceso.

Mej

or

Igua

l

No

aplic

able

Otro

n. Agregue otras que considere que sus alumnos alcanzaron mejor con este recurso didáctico

XI


Capacidad para tomar decisiones

o. Analizar alternativas en función de un problema.

p. Seleccionar alternativas en función de las restricciones planteadasen el problema, o en el contexto de enseñanza y de aprendizaje.

q. Adecuar la propuesta para la solución del problema planteado.

Mej

or

Igua

l

No

aplic

able

Otro

r. Agregue otras que considere que sus alumnos alcanzaron mejor con este recurso didáctico

XII


Capacidad de aplicar y transferir

s. Interrelacionar los datos, técnicas y procedimientos en el diseño dela solución.

t. Utilizar técnicas de representación adecuadas al equipo que seconstruye o en el ya construido que se utiliza.

u. Integrar los conocimientos científicos y tecnológicos en losmomentos pertinentes para el diseño de la solución.

v. Relacionar, ensamblar componentes en la secuencia adecuada.

w. Utilizar de manera correcta la simbología y los lenguajes propios dela tecnología (representación gráfica, simbólica, etc.).

x. Transferir conocimientos científicos y tecnológicos en otras activi-dades similares.

Mej

or

Igua

l

No

aplic

able

Otro

y. Agregue otras que considere que sus alumnos alcanzaron mejor con este recurso didáctico

Otro (Por favor, exprese aquí los comentarios que tenga, identificando el ítem con la letra quecorresponda):

XIII


5. Documentación (Material teórico, manual de procedimientos y propuestas didácticas):

5.1. ¿Cómo calificaría los aportes del material recibido (encuadre y desarrollo teórico, y expe-riencias propuestas para el aula)?

a. Por su potencialidad didáctica (sugerencias, propuestas de trabajo en elaula, papel motivador, etc.).

b. Para sus necesidades curriculares (desarrollo de los contenidos y experien-cias previstas en su planificación).

c. Para organizar, planificar, concretar experiencias didácticas relacionadascon problemas de Educación Tecnológica.

d. Para renovar, actualizar, ampliar (subraye el que se ajusta más a su expe-riencia) los contenidos que desarrolla en su área/ disciplina.

e. Para trabajar conocimientos científicos y tecnológicos de manera asociadaa un problema tecnológico.

f. Para organizar experiencias de aprendizaje en torno a la utilización derecursos didácticos.

g. Para utilizar un recurso didáctico en el marco de experiencias didácticasorganizadas en función de la resolución de problemas.

h. Para integrar mejor contenidos científicos y tecnológicos en la soluciónde problemas de carácter tecnológico.

i. Para estimular la generación creativa de otros recursos didácticos.

MV6

V PV

Otras (Especifíquelas, por favor)

6 Escala= MV: Muy valioso / V: Valioso / PV: Poco valioso

XIV

Sí OtroNo


5.2. Manual de procedimientos para la construcción y el funcionamientodel recurso didáctico

En caso de que haya seguido los procedimientos contenidos en el Manual (ya sea para hacerun equipo igual o uno diferente al propuesto), le pedimos nos indique si:

a. ¿Pudo seguir todos los procedimientos descriptos, sin dificultad?

b. ¿La secuencia descripta le resultó la adecuada?

c. ¿La secuencia establecida le planteó alternativas según algún crite-rio (disponibilidad de los materiales, trabajo de contenidos especí-ficos, etc.)?

d. ¿La finalidad (para qué sirve) del equipo está indicada con clari-dad?

e. ¿Se establecen cuáles son los contenidos (científicos o tecnológicos)que se asocian al equipo a construir?

f. ¿Se determina la relación entre conocimientos implicados, proce-dimientos a seguir, materiales a utilizar y experiencias posibles derealizar?

g. ¿Considera que la relación anterior es pertinente (es la que corres-ponde) para la construcción que se propone?

h. ¿La descripción de los procedimientos le facilitaron la organizaciónde las experiencias de trabajo con sus alumnos?

i. ¿Pudo seguir las indicaciones para la puesta en funcionamiento?

j. ¿Todas las indicaciones para el uso son claras?

Otro (identifique con la letra que corresponda el ítem sobre el que hace observaciones)

Por favor, fundamente sus respuestas negativas o agregue los comentarios que crea pertinentes(identifique el ítem a que se refiere):

XV


6. Otras características del recurso didáctico:

6.1. Constructivas (Por favor, conteste sólo si realizó el proceso de construcción). Indique siel proceso de construcción reúne las siguientes características:

a. Simplicidad. Es sencillo de construir por parte de los alumnos.

b. Economía. Es posible hacerlo con materiales de bajo costo.

c. Compatibilidad. Todos los componentes, bloques y sistemas permiten serintegrados entre sí.

d. Acoplabilidad. Puede ser unido o combinado con otros recursos didácticos.

e. Sencillez. Permite combinar diferentes tipos de materiales (madera, cartón,plástico, otros similares).

f. Facilidad de armado y desarmado. Permite, sencillamente, realizar pruebas,correcciones, incorporación de nuevas funciones, etc.

Sí No

Si su respuesta es negativa en alguna de ellas, indique por qué (Por favor, identifique sucomentario con la letra del rasgo aludido):

XVI


6.2. Técnicas (Por favor, complete tanto si construyó el equipo como si utilizó uno ya cons-truido)

a. Portabilidad. Puede ser utilizado en el taller, aula, laboratorio.

b. Modularidad. Puede ser adaptado a diversos usos; para trabajar diversos con-tenidos curriculares o para realizar diferentes experiencias didácticas; paraaprendizaje, demostraciones, análisis, etc.

c. Reutilización. Posee partes, componentes, bloques o subsistemas que puedenser desmontados para volver a su estado original, y usados en sí mismos o enforma independiente.

d. Incrementabilidad. Puede complejizarse agregando piezas o completando elsistema para mejorar su funcionalidad, rendimiento, precisión o calidad.

e. Aplicabilidad múltiple. Como sistema tecnológico, permite que usted selec-cione las variables con las que desea trabajar (algunas de las que maneja el sis-tema, todas las previstas o agregar otras).

Sí No

Si su respuesta es negativa en alguna de ellas, indique por qué, identificando su comentariocon la letra correspondiente:

XVII


6.3. Didácticas (Por favor, complete tanto si construyó el equipo como si utilizó uno yaconstruido)

a. Congruencia. Tiene relación con los testimonios de realidad incluidos en elmódulo de capacitación.

b. Pertinencia. Los componentes, bloques funcionales y sistemas son adecuadospara el trabajo con los contenidos curriculares de la educación técnico-profe-sional.

c. Integración. Posibilita el tratamiento asociado de los conocimientos científicosy tecnológicos propuestos en el material.

d. Escalabilidad. Es posible utilizarlo con proyectos o problemas con diferentesniveles de complejidad.

e. Complejidad creciente. Las soluciones alcanzadas para una parte del proble-ma, sirven de base para las siguientes o permite que, agregando componentes,sea utilizado como solución a problemas más complejos.

f. Adaptabilidad. Permite su adaptación a soluciones diversas en torno a lasproblemáticas planteadas.

Sí No

Si su respuesta es negativa en alguna de ellas, indique por qué, identificándola con la letracorrespondiente:

XVIII


7. Otras características del material teórico:

¿Cómo calificaría el diseño del módulo escrito (desarrollo de contenidos científicos y tec-nológicos, y propuestas de experiencias didácticas)?

a. Formato gráfico del material (distribución del contenido, márgenes, dis-tribución de texto e imágenes, inserción de gráficos, diseño gráfico glo-bal, etc.).

b. Lenguaje utilizado (claridad, adecuación al destinatario).

c. Organización (secuencia entre cada parte).

d. Adecuación al destinatario (evidencia que se toma en cuenta que es unmaterial para ser trabajado en un ámbito escolar).

e. Pertinencia de los conocimientos científicos con las problemáticasplanteadas.

f. Pertinencia de los conocimientos tecnológicos con las problemáticasplanteadas.

g. Vinculación (pertinencia) del recurso didáctico que propone con lassituaciones didácticas planteadas.

h. Congruencia (vinculación) de los contenidos propuestos con el recursodidáctico.

i. Aporte metodológico para enriquecer sus estrategias didácticas.

j. Aporte teórico (en general) para su trabajo docente.

k. Valor motivador para el trabajo con sus alumnos.

l. Valor orientador para generar sus propios recursos didácticos.

m. Concepción innovadora para el trabajo didáctico en la educación técni-co-profesional.

MB7

B MR

Si marcó la opción “Malo”, le pedimos que nos explique por qué:

7 Escala= MB: Muy bueno / B: Bueno / R: Regular / M: Malo

XIX


8. Propuestas o nuevas ideas:

Tanto para los autores de este material, como para el CeNET como institución responsablede su elaboración y distribución, una de las finalidades más importantes es suscitar en loseducadores nuevas ideas, aplicaciones o propuestas creativas a partir de la lectura o el traba-jo con el módulo.

En función de ello, le solicitamos que nos indique:

Si a partir del módulo (contenido teórico y recurso didáctico) usted, en su calidad de(marque todas las opciones que correspondan):

a. docente a cargo de un grupo de alumnos

c. responsable de la asignatura:

b. directivo

d. lector del material

e. otro (especifique):

ha generado nuevas ideas o propuestas:

Respecto de los contenidos (independientemente del recurso didáctico):

a. Organización de su asignatura.

b. Contenidos científicos y tecnológicos (formas de asociarlos, ampliarlos,desarrollarlos, etc.)

c. Planificación de las experiencias didácticas.

d. Trabajo con resolución de problemas.

Sí No

XX


Otras (Por favor, especifique en qué ámbitos ligados con los contenidos ha generado estasnuevas ideas o propuestas):

Si su respuesta fue afirmativa le pedimos que la amplíe:

XXI


En relación con el recurso didáctico. Le pedimos que nos relate (libremente) las nuevas ideaso propuestas que el trabajo con este material le ha suscitado:

XXII

Sí


No

En caso negativo, por favor, indíquenos por qué:

¿Puso en práctica alguna de estas ideas o propuestas?

¿Cuál/es?

XXIII

Títulos en preparación de la serie “Recursos didácticos”.

- Agenda electrónica para personas con disminución visual

- Arquitectura bioclimática

- Auto solar

- Banco de trabajo

- Generador eólico

- Manipulador neumático

- Máquina de vapor

- Matriceria. Moldes y modelos

- Planta de tratamiento de aguas residuales

- Simuladores interconectables basados en lógica digital

- Sismógrafo

- Sistemas SCADA para el control de procesos industriales

- Tren de aterrizaje

serie: recursos didácticos - dirección general de ... didacticos/12... · 2 probador de...

Documents