Objetivo:

Realizar una programación para implementar un circuito que represente un reloj digital donde se pueda mostrar por medio de display las horas, minutos y segundos de un día completo, la programación se realizara por medio una señal de reloj mediante un lenguaje de descripción de hardware en un dispositivo lógico programable.

Hipótesis:

Se realizara un circuito donde los segundos y minutos se expresen de 00 a 59 y comience de nuevo en 00 y los horas se mostraran en el display de 00 a 23 y vuelve a iniciar en 00, impulsado por un pulso de reloj.

Marco Teórico:

Sistema Secuencial

En los sistemas secuenciales, los valores de las salidas, en un momento dado, no dependen exclusivamente de los valores de las entradas en dicho momento, sino también dependen del estado anterior o estado interno. El sistema secuencial más simple es el biestable, de los cuales, el de tipo D (o cerrojo) es el más utilizado actualmente.

La mayoría de los sistemas secuenciales están gobernados por señales de reloj. A éstos se los denomina "síncronos" o "sincrónicos", a diferencia de los "asíncronos" o "asincrónicos" que son aquellos que no son controlados por señales de reloj

En todo sistema secuencial nos encontraremos con:

a) Un conjunto finito, n, de variables de entrada (X1, X2,..., Xn).

b) Un conjunto finito, m, de estados internos, de aquí que los estados secuenciales también sean

denominados autómatas finitos. Estos estados proporcionarán m variables internas (Y1,Y2,..., Ym).

c) Un conjunto finito, p, de funciones de salida (Z1, Z2,..., Zp).

Reloj Digital

Un reloj digital representa la hora en un display digital en numeración decimal, presentando la hora del día en la forma: HH:MM, o HH:MM:SS, según el reloj tenga o no segundero.

Para cada uno de estos casos hay dos formatos: 24 o 12 horas. En el formato de 24 horas, el día se divide en 24 horas comenzando a las cero horas, y finalizando a las veinticuatro horas. En el formato de doce horas el día se divide en mañana (AM) y tarde (PM), que a su vez se dividen en 12 horas.

Reloj digital en formato de 24 horas

El formato de 24 horas asigna de forma correlativa un valor del 0 al 24 a cada hora individual. La hora más avanzada que este sistema puede marcar 23:59:59. Nunca llega a marcar las 24:00 porque el

minuto siguiente corresponde a las 00:00 del día posterior, cambiando de fecha. El minutero hace el recorrido de 0 a 59 minutos; el minuto próximo al 59 es el 0 de la hora posterior, por lo que nunca marca 60 en los dígitos de los minutos. Los dígitos de los segundos funcionan igual que los minutos.

Desarrollo Experimental:

Materiales:

Un eliminador de baterías con la siguientes características:Voltaje de entrada 110-220 V de corriente alternaFrecuencia 50-60 HzIntensidad de corriente mayor de 500 mA

6 Circuitos integrales 7447 o 7448 (si el display es catodo común se utilizara el 7448, si es anodo común se utilizara el 7447)

1 push buttons 3 Circuito integrado GAL22V10 1 Circuito integrado SN7414 1 Capacitor electrolítico de 220 µf 1 Potenciómetro de 1 KΩ 2 Diodos emisores de luz 7 Resistencias de 330 Ω 6 Display

Procedimiento:

Comenzaremos construyendo una tabla de verdad que utilizaremos para el primer GAL el cual al conectarlo a las entradas de 2 decodificadores y las salidas del mismo a 2 display nos desplegara los números del 0 a 59.

Se realiza la parte de la programación de nuestro segundero una vez que ingresamos al software ISP LEVER e ingresamos al editor de texto de programación del lenguaje ABEL-HDL.

Donde tenemos 2 entradas CLK y RST además de 7 salidas del tipo registradas (Q6, Q5, Q4, Q3, Q2, Q1, Q0) y una salida “Y” del tipo combinacional que nos servirá como señal de reloj para el siguiente gal (minutero)

De las salidas disponibles utilizaremos 4 para las unidades y 3 para decenas, después agregamos las ecuaciones para la sincronía con de reloj y por ultimo agregamos la tabla de verdad.

Se muestra en la figura 1 parte de la programación en el editor de texto del software ISP LEVER, en la parte izquierda tenemos el estado actual y en la parte derecha el estado siguiente.

Figura 1. Programación.

Se agregara la entrada RST que nos llevara al estado cero cuando tenga el valor de uno como se muestra en la fig.2

Figura 2. Programación RST.

Agregamos una segunda tabla de verdad para la salida combinacional donde solo en el estado cero la salida será 1 fig.3.

Figura 3. Programación salida Y.

Una vez que ya tenemos nuestras tablas de verdad guardamos los cambios y seleccionamos la opción chip report lo cual nos desplegara el orden de entradas y salidas de nuestro Gal.

Archivo Reporte

Este archivo se genera como resultado de la compilación.

Chip Diagram:

Para la programación de nuestro segundo gal usaremos la misma programación que el segundero.

Para las horas seguiremos la misma secuencia de programación de nuestro segundero pero esta vez solo construiremos la tabla de verdad hasta el estado [2,3] y regresara el [0,0].

Una vez que tenemos nuestra programación procedemos a implementar nuestro circuito sobre el protoboard.

Ahora pasaremos a implementar nuestro circuito sobre la tabla de conexiones en el cual también construiremos un generador de pulsos utilizando un circuito integrado SN7414, podemos ver el diagrama esquemático del generador en la figura 4, la salida de la terminal 2 del SN7414 fue conectado a la terminal 1 del GAL22V10 (el gal de segundos).

Figura 4. Generador de pulsos.

Para las salidas del circuito integrado GAL se realizo una conexión de alambres hacia el circuito integrador SN7447 (dos circuitos integradores para cada Gal) de la siguiente manera:

La terminal 22 del Gal contador de segundos hacia la terminal 2 del primer SN7447 La terminal 21 del Gal contador de segundos hacia la terminal 1 del primer SN7447 La terminal 20 del Gal contador de segundos hacia la terminal 7 del primer SN7447 La terminal 19 del Gal contador de segundos hacia la terminal 6 del segundo SN7447 La terminal 18 del Gal contador de segundos hacia la terminal 2 del segundo SN7447 La terminal 17 del Gal contador de segundos hacia la terminal 1 del segundo SN7447 La terminal 16 del Gal contador de segundos hacia la terminal 7 del segundo SN7447

Para los Gal de minutos y horas se efectuaran las mismas conexiones hacia sus circuitos integrados correspondientes, en la figura 5 se muestra el diagrama del circuito integrado utilizado y en la figura 6 se demuestra la representación de sus conexiones.

Figura 5. Diagrama de SN7447

Figura 6. Fotografía de conexiones.

Después se realizara la conexión de las salidas del circuito integrado hacia los display (un display para cada integrador), en la siguiente figura 7 se muestra las conexiones del display.

Figura 7. Diagrama de conexión hacia display

Esto se efectuara para cada display, para los circuitos integrados 7448 el display deberá ser catodo común y el pin 3 y 8 deberá ir conectado a la línea GND (tierra o negativa). Una vez conectado todos los componentes el circuito quedara de la siguiente forma (figura 8).

Figura 8. Conexión de circuito.

Discusión de resultados:

Para este circuito las salidas fueron representadas en seis display con diferentes dígitos como se muestra en la siguiente tabla:

Display 1 Display 2 Display 3 Display 4 Display 5 Display 6

Dígitos representados en display

0 0 0 0 0 01 1 1 1 1 12 2 2 2 2 2

3 3 3 3 34 4 4 45 5 5 5

6 67 78 89 9

Tabla 1. Digitos en display.

En la figura 9 se muestra los resultados del circuito.

Figura 9. Resultados de display.

Resultados generales

Fotografía del circuito concluido: circuito de diseño de secuencia para un reloj digital utilizando circuitos integradores, representado en la figura 10.

Figura 10. Resultados finales de conexión del circuito

Conclusiones:

Se demostró la hipótesis obtenida y se aprendió el funcionamiento de los decodificadores, asi como aprender a programar PLD teniendo como entrada un pulso de reloj, aprender a programar por decimales y la conexión de los decodificadores.

Bibliografía:

Fundamentos de diseño digital, César A. Leal Chapa, FIME, UANL.

Sistemas digitales, Ronald J. Tocci 8va edición

M.C. Juan Ángel Garza Garza http://jagarza.fime.uanl.mx