pr. dr. xavier bonnairebonnaire/download/arq_4_sistemas... · sslliiddee 33 pr. dr. xavier bonnaire...

Pr. Dr. Xavier Bonnaire - Universidad Tecnica Federico Santa MarPr. Dr. Xavier Bonnaire - Universidad Tecnica Federico Santa María – Departamento de Informáticaía – Departamento de InformáticaSlide Slide 11

Pr. Dr. Xavier Bonnaire


Temario

● Introducción● Sistemas Combinacionales (SC)● Implementaciones de SC mediante PLA● Sistemas Secuenciales


Introducción

● Estudiar los Sistemas Digitales– A través de un enfoque sistémico

● Sistemas Combinacionales– Son los Sistemas Digitales lo más simples– No tienen memoria– Realizan solamente funciones de lógica

● Típicamente una funcion de la Álgebra de Boole

– Constituyen un porcentaje muy importante del espacio total de un Chip VLSI

● Procesadores, Circuitos ASIC, etc...


Introducción

● Sistemas Secuenciales– Son Sistemas Digitales más complejos– Permiten memorizar informaciones a través de estados internos– Los estados interno constituyen une tipo básico de memoria


Sistemas Combinacionales

● Un Sistema Combinacionale (SC)– Es un sistema digital que tiene entradas y salidas

SCN Entradas M Salidas

● Salidas– Son funciones Booleanas de las variables de Entrada– El número de salidas no es necesariamente igual al número de

entradas


Combinaciones Superfluas

● Combinaciones Superfluas– Son combinaciones de las variables de entrada que nunca pueden

ocurrir● Es una razón lógica que no permite tener estas combinaciones

● Ejemplo– Si consideramos un SC que detecta los números pares de un

código BCD– El código BCD solamente sirve para representar los números de 0

a 9– La representación de 10 símbolos necesita 4 bits

● Una de las combinaciones de bits no representan un código BCD



Detector denúmeros

paresb2

b1

b0

b3

Salida 1 si par0 sino



b3 b2 b1 b0 S0 0 0 0 10 0 0 1 00 0 1 0 10 0 1 1 00 1 0 0 10 1 0 1 00 1 1 0 10 1 1 1 0

B3 b2 b1 b0 S1 0 0 0 11 0 0 1 01 0 1 0 x1 0 1 1 x1 1 0 0 x1 1 0 1 x1 1 1 0 x1 1 1 1 x

Nunca se puedenpresentar estascombinaciones


Implementaciones de SC

● Los Sistemas Combinacionales se implementan usando varias técnicas

● Compuertas lógicas– Se usan cuando el número maximo de compuertas es de un

tamaño razonable● Más o menos 100 compuertas

– En este caso se usa solamente compuertas NAND o solamente compuertas NOR

● ¡Los conjuntos {NAND} y {NOR} son completos!

– El tipo de compuertas que se usa depende de la tecnología que se usa para creer el circuito

● Tecnología MOS (Metal Oxide Semiconductor)● Tecnología CMOS (Complementary Metal Oxide Semiconductor)● Bipolar


Implementaciones de SC

● Mediante Arreglos Lógicos Programables– PLA = Programmable Logic

Array– Un PLA se puede definir

como un conjunto de compuertas AND programables y un conjunto de compuertas OR programables

– Permite crear circuitos lógicos simples con un solo componente


Ejemplo Usando Compuertas NAND

A

B

C

F

F A , B ,C , D=A⋅BB⋅CA

Nivel 2 - AND Nivel 1 - OR


Explicación

● Se usa un doble complemento:– Más el teorema de Morgan

F A ,B ,C , D=A⋅BB⋅CA

...=A⋅B⋅B⋅C⋅A

...=NAND A , B⋅NAND B ,C ⋅NAND A , A

...=NAND NAND A , B , NAND B ,C , NAND A , A


Ejemplo Usando Compuertas NOR

F A. ,B ,C = AB⋅ BC ⋅A

A

B

C

F

A

Nivel 2 - OR Nivel 1 - AND


Explicación

● Se usa un doble complemento:– Más el teorema de Morgan

F A , B ,C =AB⋅BC ⋅A

...=ABBCA

...=NORA , BNORB ,C A

...=NOR NORA ,B , NORB ,C , A


Transformación de Compuertas


Implementación usando PLA

● La implementación de Funciones Booleanas, sigue siempre una estructura similar: OR de AND o AND de OR

● Cuando se usa OR de AND, significa que hay dos niveles de compuertas: en la salida un OR y en el segundo nivel, varios AND



OR de AND



● Un PLA es un circuito integrado – Trae varias copias del circuito OR de AND– La idea es disponer de un circuito combinacional universal sobre el

cual se puede implementar todas las funciones

● Mecanismo– Se usa un mecanismo de fusibles semiconductores para la

programación– Los fusible se pueden modificar (quemar) solamente una vez

(irreversible)– La programación se hace con una interfaz a un computador



A

B

N

1 2 49

1

5

Fusibles


Sistemas Secuenciales

● En un Sistema Combinacional (SC)– La Salida depende solamente de las entradas

SCN Entradas M Salidas


Sistemas Secuenciales

● En un Sistema Secuencial– La Salida depende también del valor de salida anterior

SistemaSecuencial

E S

∆1

∆1

∆k

y1

y2

yk

y1

y2

yk

S=S(E,y)

Retardos


Ejemplo1 : Flip Flop

∆

∆


Ejemplo 2 : Flip Flip S-R (Set/Reset)

– S=R=0 el estado del Flip-Flop depende de su historia– R=1 el Flip-Flop pasa a cero (Reset)– S=1 el Flip-Flop pasa a uno (Set)

S

RQ

Q

S

R

Q

Q


Flip Flop S-R con NAND

S

R

Q

Q

S

R

Q

Q


Sincronización

– En muchas aplicaciones, es necesario disponer de un mecanismo que permita conectar al Flip-Flop (FF) los datos de entrada en tiempos muy específicos.

– Esto se puede lograr con una compuerta en la entrada. Sólo si CP=1, el FF puede cambiar su estado

S

R

Q

Q

CP


Sincronización - Discusión

– En la solución anterior, el momento del cambio de estado va a depender del ancho del pulso de sincronización CP.

– Si CP es muy ancho no se logra sincronización y si es muy angosto, es posible que no lo reconozca la compuerta

S

R

Q

Q

CP


Sincronización Flip Flip Maestro - Esclavo

– Una forma de independizar el cambio del ancho del pulso es a través de la configuración llamada Master-Slave.

– En este caso el cambio de estado se sincroniza con el canto de bajada de la señal de reloj

Q

Q

CP

S

R

Maestro Esclavo


Flip Flop Sincrónicos

– De aquí en adelante supondremos que todos los FF son de tipo Master-Slave, es decir, sincrónicos.

– El FF anterior se denomina FF S-R sincrónico y se representa de la siguiente manera:

S

R

Q

Q

cp

S R Qn+1

0 0 Qn

0 1 01 0 11 1 ?

Qn Qn+1 S R0 0 0 -0 1 1 01 0 0 11 1 - 0

Tabla Característica Tabla de Exitación


Otros Flip flops : El Flip Flop D

D

cp

Q

Q

D Qn+1

0 01 1

Qn Qn+1 D0 0 00 1 11 0 0



El Flip Flop J-K

J

K

Q

Q

cp

J K Qn+1

0 0 Qn

0 1 01 0 11 1 Qn

Qn Qn+1 J K0 0 0 -0 1 1 -1 0 - 11 1 - 0



El Flip Flop T

T

cp

Q

Q

T Qn+1

0 1

Qn

Qn

Qn Qn+1 T0 0 00 1 11 0 11 1 0



Diagramas de Estados

● Los Sistemas Secuenciales se caracterizan por tener estados internos. Recordemos que un Sistema Secuencial se describe por la ecuación:

S=S(E,y)– Esto significa que la salida no depende solo de las entradas (como

los sistemas combinacionales) sino también del llamado vector de estado y.

– Para cambiar de estado es necesario que ante el evento llamado canto de bajada de CP, cambie por lo menos el estado de un Flip-Flop



● Los estados internos se describen por un grafo llamado Diagrama de Estados.

● Los nodos representan valores internos de FFs y los arcos representan las transiciones. Los rótulos de los arcos indican los evento que generan cambios de estado.

● Estos eventos pueden ser combinaciones de entrada, pero siempre, la transición está sincronizada con el reloj del sistema.



Evento i

Evento j

Evento que generaTransición


Ejemplo: Analizar el Circuito

J

K

Q

Q

J

K

Q

Q

J

K

Q

Q

1 1

A B C

Por simplicidad, se ha omitado la entrada CP de cada FF


Primer Paso - Ecuaciones Lógicas

10 10 10 1010 11 11 10

00 01 11 10AB

C

JAKA

01

01 01 00 0011 11 10 10

00 01 11 10ABC

JBKB

01

11 11 10 1111 11 10 11

00 01 11 10ABC

JCKC

01

J A=1K A=C⋅B

J B=CK B=A

JC=1KC=BA


Segundo Paso – Próximos Estados

– A partir de la tabla del FF J-K, se construyen los mapas de próximos estados

J K Qn+1

0 0 Qn

0 1 01 0 11 1 Qn

1 1 1 11 1 0 1

00 01 11 10ABC

QAn+1

01

0 0 1 01 0 1 1

00 01 11 10ABC

QBn+1

01

1 1 1 10 0 1 0

00 01 11 10ABC

QCn+1

01


Tercer Paso – Diagrama de Estados

000

101

100

110 111

011


Ejemplo de Diseño – Contador Modulo 4

– Primer Paso : Especificar el problema mediante un diagrama de estados

Q1/00

Q2/01

Q3/10

Q4/11

Qn Qn+1 Salidaq1 q2 0 0q2 q3 0 1q3 q4 1 0q4 q1 1 1


Contador Modulo 4

– Segundo Paso : Asignación secundaria. – Se denomina asignación secundaria a la asignación de strings

binarios a cada estado. – El número de bits de los strings es log2(Número de Estados), es

decir 2

Qn Qn+1 Salida00 01 0 001 10 0 110 11 1 011 00 1 1


Contador Modulo 4

– Tercer Paso : Elección de FF y construcción de mapas.– Se elige implementar con FF tipo D. Como son dos variables de

estado, se necesitan dos FF: A y B

0 11 0

0 1A

B

DA

01

DA=A⋅BA⋅B

1 10 0

0 1A

B

DB

01

DB=B


Circuito Final

D

cp

Q

Q

D

cp

Q

Q

A B

DA=A⋅BA⋅B DB=B

¿Cual es la entrada?Como es un contador, la entrada es el reloj CP

CP

3

d1 d0


Ejercicio-1

● Agregar una entrada S (Set) y una entrada R (Reset) a un Flip Flop T

T

cp

Q

Q

T Qn+1

0 1

Qn

Qn


Solucion Ejercicio-1

T

cp

Q

Q

R

S

pr. dr. xavier bonnairebonnaire/download/arq_4_sistemas... · sslliiddee 33 pr. dr. xavier bonnaire...

Documents