pixabay publicdomainpictures

Ing. Jair Hnaktiuk - Ing. Martín Ferreyra

MEMORIAS

Arquitectura de computadorasIm

agen de PublicD

omainP

ictures en Pixabay

Versión 3.0

https://pixabay.com/es/users/publicdomainpictures-14/?utm_source=link-attribution&utm_medium=referral&utm_campaign=image&utm_content=22098

https://pixabay.com/es/?utm_source=link-attribution&utm_medium=referral&utm_campaign=image&utm_content=22098

a1109

MEMORIAS

Conceptos fundamentales

->001. Conceptos fundamentales

010. Memorias RW:SRAM

011. Memorias RW: DRAM

100. ROM,PROM,EPROM, E²PROM & Flash

101. Memoria Principal

110. Conclusiones

Bloque funcional cuyo objetivo es almacenar todo tipo de información (datos e instrucciones).

Al diseñar y/o utilizar memorias existen características deseables:

● Capacidad de almacenamiento.

● Mayor velocidad de acceso.

● Menor costo.

● Mayor seguridad.

Bloque de almacenamiento (memoria)






110. Conclusiones

Bloque funcional cuyo objetivo es almacenar todo tipo de información (datos e instrucciones).

Al diseñar y/o utilizar memorias existen características deseables:

● Capacidad de almacenamiento.

● Mayor velocidad de acceso.

● Menor costo.

● Mayor seguridad.

¡NO SE PUEDE TENER TODO!

Memoria secundaria

Memoria principal

Memoria cache

Regis-tros

USB

Drive,HDD,SSD,etc

Read Only

Memory, Read

Write Memory

La organización jerárquica provee un balance entre todos los factores: velocidad, capacidad, costo, etc.

Bloque de almacenamiento (memoria)






110. Conclusiones

CPU

Estructura de una computadora con arquitectura Von Neumann

BUS DE DATOS

BUS DE DIRECCIONES

BUS DE CONTROL

Mundo exterior

Memoria Secundaria

MEMORIA ENTRADA SALIDA






110. Conclusiones

Bloque de almacenamiento (conceptos)Tiempo de acceso: Intervalo de tiempo que transcurre entre que la CPU inicia una transferencia de datos hasta que la misma se completa.

Tiempo de ciclo: Se define como el tiempo de acceso más el tiempo necesario que se debe esperar hasta poder realizar la siguiente lectura. Estos tiempos están relacionados con la estabilización de señales y administración interna de la memoria.

Palabra de memoria: Unidad de n bits que puede ser consultada o grabada en memoria.

Palabra de CPU: Se define como el número de bits que puede operar un CPU en forma simultánea.

Costo: Dinero/Unidad de almacenamiento. P/e:

Capacidad de memoria: Cantidad de información (representada en bits , bytes, MB, etc.) que puede ser almacenada en un dispositivo de memoria específico. Existen diversas formas de expresar este valor.

Wait State: Se define como un retardo (uno o varios clocks extras) producido por el CPU para esperar que la memoria principal o un dispositivo externo termine su tarea. Se hace necesario en buses sincrónicos cuando la CPU es más rápida que esos dispositivos.

Costo ($)

Gigabytes






110. Conclusiones

Clasificación de memoriasA los tipos de memoria se los puede clasificar a partir de diversos criterios.

Según la función que cumplen: Según la vida útil de los datos que se almacenan en ella:

● ROM : Solo lectura.

● RWM : Lectura/Escritura. Se pueden leer y modificar.

● RMM : Mayormente de lectura. Pueden ser escritas pero su función principal es de lectura.

● NVRW : No volátiles de lectura /escritura.

● Volátiles : Los datos se pierden cuando se interrumpe la alimentación eléctrica.

● No volátiles : Los datos no se pierden cuando se interrumpe la alimentación eléctrica.






110. Conclusiones

Clasificación de memoriasTambién se las puede clasificar a partir de la tecnología de fabricación.

TEC

NO

LOG

ÍAS Semiconductora

Magnética

Óptica

Unipolar (MOS)

CMOS Estáticas

Estáticas

Dinámicas






110. Conclusiones

Clasificación de memoriasIncluso se las puede clasificar según la forma de acceso a los datos almacenados.1. Accesible por dirección:

Requiere conocer la posición física para acceder al dato. A su vez puede subdividirse en:

A) Acceso aleatorio: El tiempo de acceso no es función de la posición de memoria (RAM-Random Access Memory). Ejemplos: Memoria principal (la gran mayoría); Memoria secundaria (cuasi).

B) Acceso secuencial: El tiempo de acceso es función de la posición del dato en la memoria. Ejemplo: Cintas magnéticas.

2. Accesible por contenido (Content Addressable Memory): Se utiliza una parte del dato para acceder al resto. Ejemplos: Memoria caché.






110. Conclusiones

Clasificación de memorias

¡No toda la memoria principal es RAM!La memoria principal está compuesta por:

● Una parte de memoria secuencial.

● Una gran fracción destinada a RWM.

● Una porción de ROM.

● Y una cantidad escasa o nula de RMM (dependiendo del uso que se le dé a la computadora).






110. Conclusiones

RWM

● Variables,

estructuras, etc.

● Programas en

ejecución

● Copia de

porciones de ROM

(shadow)

● Buffers de E/S

● Estáticas /

Dinámicas

(SRAM / DRAM)

Utilización de la memoriaROM

● Microprograma

(CPU)

● Biblioteca de

subrutinas (BIOS)

● Programas (BIOS)

● Tablas

● Programa

completo en

sistemas

embebidos

RMM

● Parámetros que no

se modifican a

menudo

a1109

MEMORIAS

SRAM

001. Conceptos fundamentales

->010. Memorias RW:SRAM




110. Conclusiones

Memorias RW:SRAM

SRAMVolátilMemoria principal /

caché

6transistores

por bit

TransistoresBipolares

Muy veloces

R/W

Mayor consumo

Circuito Secuencial

Cada bit en un latch

Igual o mayor costo






110. Conclusiones

Los transistores T1,T2,T3 y T4 , se conectan cruzados para mantener un estado lógico estable. En el estado lógico 1, el punto C1 está en alto y el punto C2 en bajo, T1 y T4 están apagados y T2 y T3 están encendidos. El estado lógico 0 es complementario. Ambos estados son estables mientras se aplique tensión de alimentación, no se requiere refresco.

La línea de dirección se emplea como un interruptor. Al aplicarse una corriente se activan los dos transistores permitiendo una lectura o una escritura. Para la escritura se cargan el dato y su complemento. La lectura se obtiene de la línea de dato.

T5

T1

T3 T4

T6

T2

C1 C2

Tensión DC

Tierra

Línea de dirección

Línea dato Línea dato

Celda de memoria SRAM

Memorias RW:SRAM






110. Conclusiones

● Almacenan cada bit en un circuito secuencial (Flip-Flop).

● Requieren varios transistores para almacenar cada bit.

● Retienen el valor almacenado mientras se mantenga la

alimentación eléctrica.

● Relativamente rápidas tanto en la lectura como en la

escritura.

Memorias RW:SRAM

a1109

MEMORIAS

DRAM



->011. Memorias RW: DRAM



110. Conclusiones

Memorias RW: DRAM

Menor consumo

DRAM

Volátil

Memoria principal

Menor Velocidad

6:1 VS SRAM

Transistores +

Capacitor

Requiere refresco

Menor costo

Celda =

Capacitor

Mayor densidad






110. Conclusiones

Un capacitor es un componente electrónico pasivo en el cual se pueden almacenar cargas eléctricas. A grandes rasgos un capacitor ordinario está conformado por dos placas metálicas enfrentadas que poseen un material aislante en medio de ellas. Para cargar un capacitor solamente se necesita conectar sus bornes a una fuente de energía por un período de tiempo.

Memorias RW: DRAM






110. Conclusiones

Memorias RW: DRAM


PLA

CA

PLA

CAAISLANTE






110. Conclusiones


AISLANTE

Memorias RW: DRAM






110. Conclusiones

Fugas por conexiones

Necesidad de refresco

Lecturas destructivas

Capacitores pierden su

carga de 4 a 16 ms

Circuito regenera el

valor en cada lectura

Refresco==

Lectura

Memoria DINÁMICA:

pierde la carga almacenada

con el paso del tiempo

Memorias RW: DRAM






110. Conclusiones

Consumetiempo

Diseño matricial

Regeneración en ráfaga

Regeneración distribuida

● Alcanzaría con leer todo periódicamente

● Empeora en memorias grandes

● Se refresca toda la fila al leer una celda

● Suspende la operación normal y se regenera completamente

● CI independiente regenera la memoria alternando con accesos normales

● Libera a la CPU de esa tarea

¡Leer cada bit lo

refresca!

Memorias RW: DRAM






110. Conclusiones

Memorias RW: DRAM (Zoom)

DRAM con capacitores tipo trench (pozos en polisilicio de paredes de material semiconductor o conductor).

Transistor

Capacitor






110. Conclusiones

Línea de dirección

Línea de dato

Transistor

Capacitor de

almacenamiento

Vref Amplificador

Tierra

Celda de memoria DRAM

Aunque se almacena un bit, una celda DRAM es esencialmente un dispositivo analógico. El capacitor guarda una carga dentro de un rango que se compara con un umbral para determinar si es un uno o un cero.

!

El transistor se opera solamente como un interruptor.

● Si se activa la línea de dirección permite el paso de corriente.

● En la escritura se aplica una tensión en la línea de dato.

De esa forma se habilita la carga del capacitor.

● En la lectura se descarga el capacitor sobre lalínea de dato (esta línea alimenta un amplificador).

Se compara con Vref, el valor dereferencia (¿Es 1 o 0?).

¡La lectura es destructiva! El capacitor debe volver a cargarse.

Memorias RW: DRAM






110. Conclusiones

Memorias RW:DRAM: Mejoras de rendimiento

EDO (Extended Data Output)

● Los datos leídos se almacenan en latches para su inmediata lectura.● Logran una mejora del 15-25%, reduciendo esperas indeseadas.

● Permite transferencias en bloques o ráfagas de direcciones contiguas.

● El primer dato leído tardará N ciclos de reloj.● Luego de estabilizar las señales internas, el clock

del bus cambia a la dirección consecutiva.● Los datos de posiciones contiguas se leen en 1

ciclo, sin esperas.

● Permite obtener lecturas tanto en el flanco ascendente como en el descendente.

SDRAM (Synchronous Dynamic RAM)

DDR SDRAM (Double Data Rate Synchronous Dynamic RAM)

¡Tiempo de propagación y

de estabilización de señales se

mantienen!






110. Conclusiones

Memorias RW:DRAM: Módulos de memoria

SIMM (Single In-Line Memory Module)

30/72 contactos, los mismos de ambos lados

DIMM (Dual In-Line Memory Module)

168/184 contactos distintos por lado. Pueden utilizarse en buses de 64 bits

SODIMM(Small Outline Dual In-Line Memory Module)

DIMM adaptados a tamaño reducido.






110. Conclusiones

Memorias RW:DRAM

● No utilizan circuitos secuenciales para almacenar un bit, sino capacitores.

● Solamente requieren de un transistor para almacenar un bit.

● Se descargan aún cuando están alimentadas eléctricamente.

● Requieren circuitos de refresco.

● Se emplean en memorias de alta capacidad de almacenamiento donde se amortiza el costo de los CI adicionales.






110. Conclusiones

Memorias RW: DRAM - Rangos de tiempos entre la primera y octava palabra

a1109

MEMORIAS

ROM, PROM, EPROM , E²PROM

& Flash




->100. ROM,PROM,EPROM, E²PROM & Flash


110. Conclusiones

Memorias de sólo lecturaSon memorias que solamente pueden ser leídas, pero no grabadas por el usuario. La grabación o programación de la memoria la realiza el fabricante a pedido del cliente.

VENTAJAS

● En general son memorias de acceso rápido

● No se pueden modificar

DESVENTAJAS

● Inconvenientes en el costo de fabricación○ La matriz de datos (memoria) es

costosa. Para poder amortizarla se deben fabricar en gran cantidad.

● Problemas de tiempo de fabricación○ El proceso habitualmente se terceriza y

es realizado en el exterior.

● No se pueden cometer errores○ Si se tienen en cuenta las desventajas

anteriores, se puede observar fácilmente que un error tiene un costo en tiempo y dinero.






110. Conclusiones

Memorias de sólo lectura programable (PROM)

PROM: Memoria de sólo lectura cuyos datos son almacenados por el usuario.

● Su modificación posterior dependerá de la tecnología utilizada● Se podría clasificar como RMM● Dentro de las memorias PROM podemos encontrar

● PROM OTP

● EPROM

● EEPROM (E²PROM)






110. Conclusiones

Memorias de sólo lectura programable por única vez (PROM OTP)PROM OTP (One Time Programmable)

● Pueden ser grabadas una única vez: el método de grabación es destructivo.● Todos los bits que componen la memoria antes de ser grabada se encuentran en un

valor inicial conocido (por ejemplo en 0).● Estos bits se encuentran conectados por un fusible que puede ser quemado con un

programador especial.

● Con la aplicación de un nivel de tensión y corriente especificados es posible quemar dicho fusible, programando un 1 en una posición particular.

● No puede revertirse: la escritura destruye un contacto físico.

8S126Esta memoria posee fusibles de Ni-Cr. Se programa un nivel alto al quemar el fusible. Las salidas sin programar están en nivel bajo.






110. Conclusiones

Memorias de sólo lectura programable por única vez (PROM OTP)

Memoria PROM de 4 bytes. Detalle de fusible en almacenado de un bit.






110. Conclusiones

Memorias de sólo lectura, programable y borrable (EPROM)

● Memorias de programación no destructiva.● No se programan destruyendo fusibles.● En su lugar poseen transistores de puerta flotante (FAMOS: Floating

Gate Avalanch MOS).● Permiten retener o no cargas eléctricas (1/0) por un largo período de

tiempo.● Son sensible a la radiación ultravioleta: pueden ser borrados con ella.

A la derecha una de las primeras EPROM comercializadas: INTEL 1702A (1971). Almacena 2K en dos grillas de 1K, organizadas en 256 palabras de 8 bits. El CI de la memoria tenía 3,73 x 4,08 mm.

EPROM (Erasable Programmable Read Only Memory)






110. Conclusiones

Memorias de sólo lectura, programable y borrable (EPROM)● Poseían una “ventana” para dejar ingresar luz al circuito para el borrado.● La operación de borrado afectaba toda la memoria.● Debía removerse del CI para el borrado.● Se requería un dispositivo especial para el grabado.● Tiempo de borrado considerable.● La vida útil de los transistores limitaba la cantidad de borrados.

27C256Ejemplo: unos 1000 ciclos, 20-55 minutos para borrado.

256 K (32K x 8).






110. Conclusiones


MATERIAL TIPO P(Falta de electrones)

CONDUCTOR

MATERIAL TIPO N (Exceso de electrones)


AISLANTE

CONDUCTOR

Para poder entender una celda EPROM, partamos del funcionamiento de un transistor MOSFET.






110. Conclusiones



CONDUCTOR



AISLANTE

CONDUCTOR

Distancia

Source Drain

El source es conectado a la parte negativa de la fuente y el drain a la parte positiva. Si bien en el material tipo N (correspondiente al source) se encontrarán más electrones y en el material

tipo N (correspondiente al drain) faltarán electrones, la distancia del material tipo P entre ambos es muy grande para que los electrones circulen entre el source y el drain cerrando el circuito.






110. Conclusiones



CONDUCTOR



AISLANTE

CONDUCTOR

Source Drain

Body

Gate

Para cerrar el circuito se debe conectar al gate al borne positivo y el body al borne negativo de otra fuente.






110. Conclusiones



CONDUCTOR



AISLANTE

CONDUCTOR

Source Drain

Body

Gate

Esta conexión inducirá un campo eléctrico entre el gate y el body que hará que las cargas negativas sean atraídas hacia el gate.






110. Conclusiones



CONDUCTORAISLANTE

CONDUCTOR

MATERIAL TIPO N (Excesode electrones)


“Puente”

Source Drain

Body

Gate

Las cargas negativas son atraídas hacia el gate. Debido a que existe un aislante entre los electrones y el gate, los electrones no pueden pasar hacia el gate, por lo tanto se creará un

“puente” entre los dos materiales tipo N cerrándose el circuito (entre source y drain).






110. Conclusiones



AISLANTECONDUCTOR (GATE FLOTANTE)



AISLANTE

Source

Body

CONDUCTOR

CONDUCTORGate

Drain

Un bit de memoria EPROM se basa en un transistor MOSFET, con la diferencia, de que en este caso, se agrega un gate adicional , el gate flotante, entre dos materiales aislantes.






110. Conclusiones


AISLANTECONDUCTOR (GATE FLOTANTE)



AISLANTE

Source

Body

CONDUCTOR

CONDUCTORGate

Drain


Si en una memoria EPROM se aplica una tensión de lectura entre el gate y el body , se creará un puente de electrones que cerrará el circuito entre el source y el drain (como en un transistor

MOSFET).






110. Conclusiones

AISLANTE


CONDUCTOR (GATE FLOTANTE)AISLANTE



“Puente”

Source

Body

CONDUCTOR

CONDUCTORGate

Drain


Si en una memoria EPROM se aplica una tensión de lectura entre el gate y el body , se creará un puente de electrones que cerrará el circuito entre el source y el drain (como en un transistor

MOSFET).






110. Conclusiones

AISLANTE


CONDUCTOR (GATE FLOTANTE)



AISLANTE

Source

Body

CONDUCTOR

CONDUCTORGate

Drain


Pero si se aplica una tensión de escritura (un poco más alta que la de lectura) , entre el gate y el body...






110. Conclusiones

AISLANTE





AISLANTE

Source

Body

CONDUCTOR

CONDUCTORGate

Drain


...algunos electrones atravesarán el aislante quedando atrapados en el gate flotante. Si en este momento se aplicara una tensión de lectura, el gate con electrones funcionaría como un aislante más, impidiendo que el puente de electrones se cree y por lo tanto se habrá grabado un estado.Si el gate

flotante no se encuentra lleno de electrones, el estado grabado será opuesto al anterior.






110. Conclusiones

AISLANTE





AISLANTE

Source

Body

CONDUCTOR

CONDUCTORGate

Drain


Luz ultravioleta

Si el valor se desea borrar, entonces esta celda debe exponerse a luz ultravioleta durante un determinado tiempo. Esta luz disminuirá las características aislantes que recubren al gate

flotante permitiendo que los electrones se vayan de ese lugar.






110. Conclusiones

Memorias de sólo lectura, modificable eléctricamente (EEPROM/E²PROM)

EEPROM (Electrically alterable EPROM o Electrically Erasable ROM)

Ventajas:

● Poseen el mismo tipo de transistores que las EPROM con una pequeña modificación: se posibilita el borrado a nivel de bit

● El borrado se realiza con electricidad, no con luz ultravioleta● Incluyen en el CI lógica y hardware para escritura y borrado● Se pueden leer, escribir y borrar● Admiten operaciones a nivel de bloque o a nivel de bit

SST 27SF512Silicon Storage Technology (2008)MTP: Many-Time Programmable64K x 8Tacc: 70 nsTborr: 100msTprog: 1.4 s






110. Conclusiones

Desventajas:

● El tiempo de acceso de lectura es mucho menor que el tiempo de escritura (Tacc lectura <<< Tacc escritura). Los bits deben ser borrados antes de grabarse.

● Al igual que las EPROM, las escrituras reducen la vida útil haciéndolas limitadas. En este caso la vida útil de las EEPROM es mayor que la de las EPROM.

● Estas memorias son más costosas que las EPROM: Requieren 2 transistores por bit (contra 1 de las EPROM), además de la lógica agregada para el borrado.

● La densidad de información por área es menor que en las EPROM.● Se emplean para almacenar información que no será modificada

regularmente.







110. Conclusiones


AISLANTE




AISLANTE

CONDUCTOR


CONDUCTOR

Gate

Body

Morfológicamente, una EEPROM es muy similar a una EPROM. La única diferencia, a grandes rasgos, es que una porción del gate flotante se encuentra muy cerca (10 nm aproximadamente) del material tipo N

correspondiente al drain.






110. Conclusiones


AISLANTE




AISLANTE

CONDUCTOR


CONDUCTOR

Gate

Body

Análogamente a la memoria EPROM, la grabación se realiza con una tensión un poco mayor , la cual se aplica entre el gate y el body.

Drain






110. Conclusiones


AISLANTE




AISLANTE

CONDUCTOR


CONDUCTOR

Gate

Body

Debido a la cercanía del gate flotante y del material tipo N correspondiente al drain, los electrones del material tipo N pasarán al gate flotante grabándose así un estado (esto ocurre gracias al fenómeno denominado túnel de

Fowler-Nordheim).

Drain






110. Conclusiones


AISLANTE




AISLANTE

CONDUCTOR


CONDUCTOR

Gate

Body

Para poder borrar la memoria EEPROM, sin aplicar tensión entre el gate y el body, se aplica una tensión opuesta a la del grabado pero en el drain, siendo esta tensión dirigida por un transistor. De esta forma los electrones serán atraídos hacia el material tipo N. Así la memoria se puede borrar utilizando solo electricidad y prescindiendo de la

luz ultravioleta.

Drain






110. Conclusiones

Memorias FLASH

Las memorias EPROM , como se explicó , no son memorias volátiles , los tiempos de accesos son relativamente rápidos, el costo por bit es bajo, pero es necesario retirarlas del circuito , en el caso de que se deseen borrar y/o reprogramar.

Las memorias EEPROM, al igual que las EPROM son memorias no volátiles, los tiempos de accesos son relativamente rápidos, la densidad de bits es alta en comparación con las EPROM y se permiten borrar a nivel de bytes de forma electrónica sin necesidad de extraerlas del circuito. Pero el costo por bit es mucho más alto que el de las memorias EPROM.

El objetivo fue fabricar una memoria que sea no volátil , que pueda borrarse de forma electrónica sin extraerla del circuito pero con densidades y costos más cercanos a las EPROM y con velocidades de acceso parecidas a las de las EEPROM. El resultado de esto fueron las memorias FLASH.






110. Conclusiones

Memorias FLASH

● Solución de compromiso entre las memorias EPROM y EEPROM (podrían catalogarse como RMM o NVRWM)

● Utilizan un tipo de transistor denominado ETOX (de funcionamiento similar al FAMOS)

● Permiten el borrado a nivel de bloque logrando así mayor densidad de bits que las EEPROM

● NOR FLASH: Cada CI que conforma un bit se asemeja a una compuerta NOR.

○ Densidad baja, mayor velocidad de lectura , menor velocidad de escritura y borrado

● NAND FLASH: Cada CI que conforma un bit se asemeja a una compuerta NAND.

○ Densidad media, menor velocidad de lectura, mayor velocidad de escritura y borrado

a1109

MEMORIAS

Memoria principal





->101. Memoria Principal

110. Conclusiones

● Tecnología semiconductora

● Acceso por dirección○ Principalmente de acceso

aleatorio○ Pequeña parte de acceso

secuencial (STACK)

● Compuesta por ○ Lectura escritura (RW)○ Sólo lectura (RO)

● Almacena datos y programas

● Forma parte de la arquitectura de programación de la máquina (accesible al programador a través de instrucciones)

○ Debe estar disponible en cantidad suficiente para el programador

● Transferencias○ Hacia la CPU se realiza por

palabra○ Hacia otra jerarquía de

memoria se realiza por bloques (conjunto de palabras) controlada por hardware

Memoria principal






110. Conclusiones

Memoria principal

m líneas

Decodificadorn:2ⁿ 2ⁿ registros

Sincronismo; Read/Write

n líneas

Bus de datos

Bus de control

Bus de direcciones

0

1

2

3

.

.

.

.

.

2ⁿ-2

2ⁿ-1

La memoria principal almacena palabras. Una palabra se puede definir como la cantidad de bits que pueden ser manejados simultáneamente. La memoria principal, además, puede ser considerada como un vector de registros, al que accedemos indicando el subíndice (dirección) de cada posición dentro de ella.

Dirección Contenido






110. Conclusiones

m líneas




n líneas

Bus de datos

Bus de control

Bus de direcciones

0000 0000

0000 0001

0000 0010

0000 0011

.

.

.

.

.

2ⁿ-2

2ⁿ-1


Memoria principal






110. Conclusiones

m líneas




n líneas

Bus de datos

Bus de control

Bus de direcciones

0000 0000

0000 0001

0000 0010

0000 0011

.

.

.

.

.

2ⁿ-2

2ⁿ-1


Si el bus de datos es de 16 bits, y se fuerza la alineación, se podrán leer las direcciones consecutivas que tengan distancia 1.

Memoria principal






110. Conclusiones

Construcción de una memoria

CI512 Mbytes

MP4 Gbytes

Circuitos integradosBloques constructivos para diseño de memorias de mayor capacidad.

Para construir una memoria de n líneas de dirección y m líneas de datos, podemos usar CI de n’ líneas de dirección y m’ líneas de datos, siendo n’<n y m’<m.






110. Conclusiones


CI512 Mbytes

MP4 Gbytes

Circuitos integradosBloques constructivos para diseño de memorias de mayor capacidad.

Para construir una memoria de n líneas de dirección y m líneas de datos, podemos usar CI de n’ líneas de dirección y m’ líneas de datos, siendo n’<n y m’<m.

CI512 Mbits






110. Conclusiones


Circuitos Integrados (CI’s)=BANCO A CONSTRUIR

BANCOS DISPONIBLES

CI’s =Palabras (objetivo)

Palabras (disponible)

Longitud (objetivo)

Longitud (disponible)

*

*

FILAS (Horizontal) COLUMNAS (Vertical)






110. Conclusiones


Capacidad de memoria direccionable (admisible)

Máxima capacidad de direccionamiento de la CPU, de

acuerdo a la cantidad de líneas del bus de direcciones.

Capacidad de memoria instalada

Memoria real que posee la computadora. Debe ser menor o igual a la capacidad admisible.

Tamaño de cada bloque

Determinado por la capacidad de almacenamiento de los CI.

Cantidad de CI en cada bloque

Determinado por la estructura del CI y la capacidad de memoria que

deba poseer el bloque.

72






110. Conclusiones

Bus de direcciones multiplexado: CAS Y RAS

CI512Mx1

Bus de datos

Chip select

VCCGND

Output enable (control)

Circuito integrado de 512 millones de posiciones de memoria

Bus de direcciones

29 líneas

Supongamos que se posee una memoria de 512 Mbytes. Esta memoria requerirá como mínimo 29 líneas de dirección (2²º . 2⁹) para poder direccionarla.

CLK R/W






110. Conclusiones

Bus de direcciones multiplexado: CAS Y RASA primera vista tener 29 líneas de direcciones no presenta ningún problema en este tipo de memorias. Pero en realidad, en este caso, poseer muchas líneas de direcciones conlleva a más electrónica en los CI’s, y por lo tanto a CI’s más grandes en tamaño. Finalmente mientras más grandes sean los CI’s de memoria, menos CI’s se podrán colocar en una placa.

CI512Mx1

Bus de datos

Chip select

VCCGND



Bus de direcciones

29 líneas

CLK R/W






110. Conclusiones

Bus de direcciones multiplexado: CAS Y RASPara subsanar este inconveniente y hacer a las memorias más pequeñas se decidió multiplexar el bus de direcciones disminuyendo así su cantidad de líneas. Para que esta multiplexación pueda llevarse a cabo se deben agregar además dos señales denominadas CAS (Column Address Strobe) y RAS (Row Address Strobe). Con estas señales , se necesitarán sólo 15 líneas de dirección para que este CI pueda direccionar correctamente cualquier posición de memoria.

CI512Mx1

Bus de datos

Chip select

VCCGND



Bus de direcciones

15 líneas

CLK R/W

CAS

RAS






110. Conclusiones

Bus de direcciones multiplexado: CAS Y RASEstas señales CAS y RAS se comprenden como activas cuando se encuentren en nivel BAJO, y se utilizarán para determinar si la información que se encuentra en el bus de direcciones se debe interpretar como la parte más significativa (FILA) o menos significativa (COLUMNA) de la dirección de memoria a consultar.

Decodificador Columna/Memoria

BufferD

ecod

ifica

dor F

ila/M

emor

ia

Datos

CAS

RAS

Bus de direcciones

Si el bus de direcciones está multiplexado, la cantidad de líneas se reduce a la mitad. Las direcciones viajarán por mitades, y las señales RAS y CAS indicarán si se está direccionando la parte de la fila o de la columna.

15 líneas

15 columnas

15 filas






110. Conclusiones

Bus de direcciones multiplexado: CAS Y RASLas señales CAS y RAS son señales que forman parte del bus de control y son comandadas por la CPU. Estas señales están activas en bajo y cuando ambas se encuentran en alto significa que no se está accediendo a la memoria. Por lo tanto la señal de “Chip select” no es necesaria.

CI512Mx1

Bus de datos VCCGND



Bus de direcciones

15 líneas

CLK R/W

CAS

RAS






110. Conclusiones

Bus de direcciones multiplexado: CAS Y RASPor último las operaciones que se pueden realizan con CAS y RAS son las siguientes.

VccD1D2WERASNCA10A0A1A2A3Vcc

VssD4D3CASOEA9A8A7A6A5A4Vss

123

4567

891011

12

242322212019181716151413

LECTURA:

ESCRITURA:

REFRESCO:

SIN SELECCIONAR (IDLE):

Como es evidente, por la naturaleza de las memorias estáticas (SRAM), las mismas no necesitarán de acciones de refresco.

RAS+CAS+READ

RAS+CAS+READ

RAS+CAS

RAS+CAS

16Mbit DRAM

a1109

MEMORIAS

Conclusiones






->110. Conclusiones

Conclusiones

La memoria en un sistema de computación juega un papel fundamental que impacta directa y profundamente en la perfomance de la misma y es por esa razón que las estudiamos. El desafío con el que se enfrentan los fabricantes es hacerlas con el menor costo, mayor capacidad y la mejor performance posible. Sin embargo, hace varios años que los microprocesadores llevan una holgada ventaja. ¿Cómo se las ingeniaron los ingenieros e investigadores para mejorar la situación? Al no poder diseñar memorias más rápidas (por cuestiones inherentes a la electrónica), se dedicaron a realizar memorias que otorgaran más cantidad de datos por unidad de tiempo, es decir más “anchas” (este concepto al día de hoy se podría aplicar a los procesadores con sus múltiples núcleos). Otras técnicas empleadas para mejorar la performance incluyen la transferencia en ambos flancos de reloj (DDR) además de aumentar la frecuencia del reloj de funcionamiento del bus. Esto genera que las transferencias de palabras en direcciones consecutivas se logren en muchos menos tiempos en las llamadas ráfagas.






->110. Conclusiones

Conclusiones

Sumado a todas estas mejoras principalmente realizadas a las DRAM, la introducción de la memoria caché en la jerarquía de memorias logra un desempeño mucho mejor de los sistemas como conjunto evitando en algún punto los Wait States.

Tampoco hay que perder de vista el desarrollo que desembocó en las memorias FLASH. Estas memorias están ganando un importante terreno en el ámbito del almacenamiento masivo, con un impacto muy importante en la perfomance de los sistemas de computación como elemento fundamentalmente de los Solid State Drives.






->110. Conclusiones

Clasificación de memorias (repaso)M

EMO

RIA

S

Según el acceso

No volátiles

Volátiles

Por dirección

Por contenido

Aleatorio (RAM)

Secuencial

RWM

ROM&

RMM

NVRWM

EPROM EEPROM FLASH Máscara programada ROM PROM

Unipolar

Bipolar (CMOS) Estáticas SRAM

Estáticas

Dinámicas

SRAM

DRAM






->110. Conclusiones

Bibliografía

Murdocca-Heuring: Principios de arquitectura de computadoras. 2000, 1ra edición, Pearson Editores, ISBN 987-9460-69-3

Thomas Floyd: Fundamentos de sistemas digitales. 2006, 9na edición. Pearson Educación, ISBN 978-84-832-2720-6

William Stallings: Organización y arquitectura de computadoras, Diseño para performance. 2016, 10ma edición inglés, Pearson, ISBN 978-0-13-410161-3

Hennessy-Patterson: Arquitectura de computadoras, un enfoque cuantitativo. 2012, 5ta edición inglés, Morgan Kaufmann, ISBN 978-0-12-383872-8

Hennessy-Patterson: Arquitectura de computadoras, un enfoque cuantitativo.1993, edición en español ,McGraw Hill, ISBN 978-8476159125

William Stallings: Organización y arquitectura de computadores. 2007, Séptima edición español. Pearson Education, ISBN 978-84-8966-082-3






->110. Conclusiones

Jan M. Rabaey,Anantha Chandrakasan,Borivoje Nikolic : Circuitos Digitales Integrados. 2004, 2da edición, Pearson Educación. ISB 978-84-2054-103-7

J. E. Brewer, M. Gill Nonvolatile Memory Technologies with Emphasis on Flash. 2007, ISBN 9780470181355

Arup Bhattacharyya, Silicon Unified Memory Devices and Technology. 2017, CRC Press, ISBN 978-1-138-03271-2

Paulo Cappelleti (et al.) Flash memories, 1999, Springer Science+Bussiness media, ISBN 978-0-7923-8487-8)

Barry B. Brey The Intel Microprocessors Architecture, Programming and Interfacing. 2009, Octava edición , Pearson Prentice Hall, ISBN 0-13-502645-8

Roland Tocci, Widmer Neals: Sistemas digitales principios y aplicaciones. 2007, Décima edición español. Pearson Educación, ISBN 978-970-26-0970-4

Bibliografía






->110. Conclusiones

Lynn Fuller – CMOS Process Variations EEPROM Fabrication Technology.2012, Rochester Institute of Technology Microelectronic Engineering

NAND VS OR FLASH MEMORY Technology Overview. http://aturing.umcs.maine.edu/~meadow/courses/cos335/Toshiba%20NAND_vs_NOR_Flash_Memory_Technology_Overviewt.pdf

Amitava Dasgupta - Lección 35 DRAM-CMOS and BiCMOS , Instituto Indio de tecnología Madras https://www.youtube.com/watch?v=8zhr72a6tqQ

Amitava Dasgupta - Lección 36 ROM-EPROM,EEPROM and Flash EPROM , Instituto Indio de tecnología Madras https://www.youtube.com/watch?v=U6i8Xmi0Y20

Bibliografía

pixabay publicdomainpictures

Documents