4.3 Circuitos de Registro

Varios tipos de registros están disponibles en circuitos MSI. El circuito más simple es aquel que consiste en flip-flops sin ninguna compuerta externa. La Figura muestra tal registro construido con cuatro flip-flops tipo D y un pulso de reloj común de entrada. El pulso de reloj de entrada cP habilita todos los flip-flops de manera que Ia información disponible al presente en las cuatro entradas pueda ser trasferida al registro de 4 bits. Las cuatro salidas pueden ser cateadas para obtener Ia información acumulada en el registro.

La forma en que los flip-flops de un registro se disparan es de suprema importancia. Si los flip-flops se construyen con compuertas retenedoras tipo D (gated D-type latches) como, la información presente en la entrada (D) de datos se trasfiere a la salida Q cuando el habilitador (cP) es 1. Cuando cP va a cero, la información que estaba presente en la entrada de datos justamente antes de la transición es retenida en Ia salida Q.Un registro puede ser siempre remplazado por un retenedor, si el remplazo se hace con cuidado con el fin de que las salidas del retenedor nunca vayan a otras entradas de flip.flops que estén activadas con el mismo pulso de reloj. Si el registro es sensible será tratado como un retenedor (latch).La trasferencia de nueva información a un registro se denomina como la carga del registro .Si los bits del registro se cargan simultáneamente, se dice que se carga en paralelo entradas en paralelo. En esta configuración, el pulso de reloj debe aislarse del terminal CP si el contenido del registro se debe dejar sin cambio. En otras palabras, Ia entrada CP actúa como una señal de habilitación Ia cual controla la carga de la nueva información al registro.Cuando CP va a 1, la información de entrada se carga al registro. Si P permanece en 0, el contenido del registro no cambia. Nótese que el cambio de estado en la entrada ocurre en el flanco positivo del pulso. Si el flip-flop cambia de estado en el flanco negativo, habrá un pequeño círculo debajo del símbolo de triángulo en la entrada CP del flip-flop'

4.3.1 Tipos de registro y sus combinaciones

Registros de Entrada/Salida Serie

Los registros de desplazamiento con entrada y salida serie aceptan datos en serie, un bit cada vez por única línea, La información almacenada es entregada a la salida también en forma serie.

La figura ilustra la introducción de en el registro de 4 bits, 1010. Comenzado por el bit más a la derecha. Inicialmente el registro se borra(CLEAR), Se aplica un 0 en la línea de entrada de datos, lo que hace D=0 en el flip-flop FF0. Cuando se aplica el primer impulso de reloj.

A continuación se aplica la entrada de datos el segundo bit, que en este caso, es 1, por lo que D=1 en FF0 y D=0 en FF1 debido a que la entrada D de FF1 esta conectada a la salida, Cuando se produce el segundo impulso de reloj, el 1 de la entrada de datos de FF0 se desplaza, pasando este flip-flop al estado SET. Y el 0 que había en FF0 y FF1.El tercer bit, un 0, se introduce por la línea de entrada de datos y se aplica un impulso de reloj. El 0 entra en FF0, el 1 almacenado en este se desplaza a FF1 y 0 almacenado en FF1 se desplaza a FF1 y el 1 a FF2.

El ultimo bit que es un 1, se aplica en la entrada de datos y se aplica el siguiente impulso de reloj. Ahora el 1 entra en FF0, el 0 almacenado se desplaza a FF1, el 1 almacenado en FF1 se desplaza a FF2,y el 0 almacenado en FF2 se desplaza a FF3. Esto completa la introducción en serie de los cuatro bits en el registro de desplazamiento, donde pueden quedar almacenados en el tiempo que se desee, siempre que los fllip-flops estén alimentados con la tensión continua necesaria

Registros de Entrada/Salida Paralelo

En este tipo de registro los bits de datos se introducen en serie (empezando por el bit situado más a la derecha). La diferencia está en la forma que en que dichos bits se extraen del registro; es un registro con salida con paralelo, se dispone de la salida de cada etapa. Una vez que los datos se han almacenado, cada bit se presenta en su respectiva línea de salida, estando disponibles todos los bits simultáneamente, en ligar de bit a bit como en el caso de la salida serie.

Registros de Entrada Paralelo /Salida Serie

Es un registro con las entradas de datos paralelo, los bits se introducen simultáneamente en sus respectivas etapas a través de las líneas paralelo, en lugar de bit a bit a través de una única línea como ocurre con las entradas de daros serie, La salida serie se hace una vez que todos los datos están almacenados en el registro.

4.4 Máquinas secuenciales de Moore y Mealy

Máquina de Moore

En una maquina de Moore las salidas no dependen de manera directa de las entradas, En consecuencia, en la tabla de estados de una maquina de Moore hay una sola columna de salidas para cada estado presente, independiente de la entrada.

Máquina de Mealy

Cuando un problema de diseño de un circuito secuencia se especifica en términos de las salidas para secuencias de entrada específicas, ningún modelo se especifica de manera general, Para un requerimiento de diseño dado, resulta concebible efectuar el diseño con base en cualquier modelo. Esto quiere decir que es posible obtener dos diseños diferentes. Significa también que uno de los diseños puede obtenerse del otro. El procedimiento para de diseño general para las máquinas de Mealy es el siguiente:

14.1. Diseño de sistemas secuenciales con biestables síncronos

Cualquier sistema secuencial de una cierta complejidad (es decir, con excepciónúnicamente de los sistemas digitales muy simples o muy directos) debe diseñarse en forma síncrona, con una señal de reloj CK, común a todo el sistema, que organiza el tiempo en unidades y señala con precisión los momentos de cambio de estado: flancos activos del reloj.

El sincronismo facilita en gran medida el diseño de un sistema complejo, al dividir el tiempo en unidades sucesivas y, con ello, hacer posible el razonamiento con unidades de tiempos discretos y numerados. Pero, sobre todo, el sincronismo proporciona seguridad de funcionamiento: evitafallos en las transiciones de estado al dedicar el intervalo correspondiente a cada unidad de tiempo al cálculo del nuevo estado y ejecutar simultáneamente el nuevo estado, ya completamente preparado, al finalizar la unidad de tiempo (en el siguiente flanco activo del reloj). De forma que los «espurios» o valores transitorios de algunas variables que puedan formarse durante la transición de un estado al siguiente no llegan a afectar al circuito porque el nuevo estado no es «admitido» hasta el siguiente flanco activo del reloj, cuando ya ha sido calculado por completo a lo largo de la unidad de tiempo.

El sincronismo de una variable, su modificación coincidente con los flancos activos de la señal de reloj, se consigue mediante una configuración «amo/esclavo»(master/slave), es decir, empleando un biestable síncrono para dicha variable. Por ello, los sistemas secuenciales síncronos se diseñan utilizando biestables síncronos: habitualmente biestables síncronos tipo D.El diseño de un sistema secuencial síncrono, en lo que a sus variables de estado se refiere, consiste en expresar las funciones de evolución del estado en términos de activación de las entradas de sus biestables.Para ello han de recorrerse los sucesivos niveles de descripción del sistema secuencial:

Diseño con biestables DEl biestable tipo D es el biestable síncrono básico y el más utilizado; para diseñar un sistema secuencial con biestables D conviene construir la tabla funcional de evolución del estado y, en ella, la propia columna qi constituye la función de activación de su entrada:Di(t) = qi(t+1) = qi+ = fi( X , Q )La síntesis de las funciones de activación de las salidas constituye un proceso

meramente combinacional: Y = f(X, Q).