a_001 a 015

INTRODUCCION A LAS TECNICAS DIGITALES 1

SISTEMAS ELECTRONICOS

ANALOGICOS DIGITALES

DIGITALES: *INFORMACION CODIFICADA EN DOS UNICOS ESTADOS

*SE BASA EN EL ALGEBRA BOOLEANA

*LOS SISTEMAS DIGITALES PUEDEN CLASIFICARSE EN:- SISTEMAS CABLEADOS SISTEMAS PROGRAMADOS

COMBINACIONALES DISP LGICOS PROGSECUENCIALES MICROPROCESADORESMEMORIAS MICROCONTROLADORES

CONVERTIDORES

PROGRAMA TECNICAS DIGITALES 1

CAPTULO 1: LGEBRA DE BOOLETeoremas y Postulados

CAPTULO 2: FUNCIONES LGICAS y MINIMIZACINFunciones Cannicas T:V Formas Standard

Conceptos Mtodos algebraicos y Grficos

CAPTULO 3: SISTEMA DE NUMERACIN Y CDIGOSDiversos sistemas de Numeracin Cdigos

detectores y correctores

CAPTULO 4: ARITMTICA BINARIASumadores Restadores Comparadores ALU

CAPTULO 5: DECODIFICADORES Y DEMUXDiseo y sntesis circuitales

PROGRAMA TECNICAS DIGITALES 1CAPTULO 6: TECNOLOGA

Flia CMOS PLD Display

CAPTULO 7: CONTADORES Y REGISTROS

Biestables Contadores Registro

CAPTULO 8: CIRCUITOS DE TIEMPO

Diseo de osciladores Temporizadores

CAPTULO 9: CIRCUITOS SECUENCIALES

Diseo y Sntesis de Autmatas

CAPTULO 10: MEMORIAS Y BUSES

NOTA: En cada uno de los capitulos se va introduciendo VHDLLa simulacin y Sntesis se realiza con el programa

BOOLE-DEUSTO

BIBLIOGRAFIATECNICAS DIGITALES I : Rodolfo A Cavallero

DISEO LOGICO DIGITAL CON VHDL : S. Brown Z Vranesic

DISEO DE SISTEMAS DIGITALES CON VHDL : S.Perez E. Soto

DISEO DIGITAL, PRINCIPIOS Y PRACTICAS : John Wakerly

GUIAS DE ESTUDIO DE LA CATEDRA : Pgina Web de la Ctedra

CUADERNILLOS DE CATEDRA: Autogestin

UNIDAD TEMA

Clase Nro.

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16

1 lgebra de Boole x x

2 Funciones Logicas y su minimizacin x x x

3 Sistemas de Numeracin y Cdigos x x x

4 Aritmtica Binaria x x

5 Codificadores-Decodificadores Multiplexores/Demux x x x

6 Tecnologia x x x x

UNIDADTEMA

Clase Nro.

17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32

7 Biestables, Contadores y Registros x x x x

8 Circuitos de tiempo x x x x

9 Circuitos Secuenciales x x x x

10 Memorias y Estructura de Buses x x x R

CRONOGRAMA DE DESARROLLO DE ACTIVIDADES ACADEMICAS

FUNCIONAMIENTO RELE

SISTEMAS DIGITALES

CONBINACIONALES SECUENCIALES

fA B

A

Bf

A

Bf

SISTEMAS DIGITALES

CONBINACIONALES SECUENCIALES

fA B

A

Bf

A

Bf

SISTEMAS DIGITALES

CONBINACIONALES SECUENCIALES

fA B

A

Bf

A

Bf

SISTEMAS DIGITALES

CONBINACIONALES SECUENCIALES

fA B

A

Bf

A

Bf

SISTEMAS DIGITALES

CONBINACIONALES SECUENCIALES

A

Bf

A

Bf

fA B

fBA

SISTEMAS DIGITALES

CONBINACIONALES SECUENCIALES

A

Bf

A

Bf

fA B

fBA

SISTEMAS DIGITALES

CONBINACIONALES SECUENCIALES

A

Bf

A

Bf

fA B

fBA

SISTEMAS DIGITALES

CONBINACIONALES SECUENCIALES

A

Bf

A

Bf

fA B

fBA

SISTEMAS DIGITALES

CONBINACIONALES SECUENCIALES

A

Bf

A

Bf

fA B

fBA

SISTEMAS DIGITALES

CONBINACIONALES SECUENCIALES

A

Bf

A

Bf

fA B

fBA

SISTEMAS DIGITALES

CONBINACIONALES SECUENCIALES

A

Bf

A

Bf

fA B

fBA

SISTEMAS DIGITALES

CONBINACIONALES SECUENCIALES

A

Bf

A

Bf

fA B

fBA

ALGEBRA DE BOOLE

CLASE: Es un conjunto compuesto por ELEMENTOS suceptibles de poseer ciertas propiedades y tener entre ellos, o con elementos de otros conjuntos, ciertas relaciones

CLASE UNIVERSAL : ( U = 1)

Es el conjunto de todos los elementos que se van a tratar,

CLASE VACIA: ( 0 )No contiene ningun elemento

OPERACIONES BOOLEANAS

ELEMENTOS CON PROPIEDAD p CONJUNTO A

ELEMENTOS CON PROPIEDAD q CONJUNTO B

COINCIDENCIA UNION

m = A . B M = A + B

DIAGRAMAS DE VENN (Definamos un Universo)

DEFINAMOS DOS CONJUNTOS A Y BA HOMBRES BAJOS B HOMBRES OBESOS

COINCIDENCIA

m = A . BUNION

M = A + B

m = BAJOS Y OBESOS M = BAJOS O OBESOS

POSTULADOS DEL ALGREBRA DE BOOLE

DIAGRAMA DE VENN ( DUALIDAD)

A + 1 = 1 A . 0 = 0

A + 0 = A A . 1 = A

A + A = 1 A . A = 0

A = A

PROPIEDAD CONMUTATIVA PROPIEDAD DISTRIBUTIVA

A + B = B + A A(B + C) = AB + AC

A . B = B . A A + BCN = (A+B)(A+C)(A+N)

PROPIEDAD DE INVARIANCIA PROPIEDAD DEL COMPLEMENTO

A + 0 = A A + A = 1 = U

A . 1 = A A . A = 0

TEOREMAS DEL ALGREBRA DE BOOLE

PRINCIPIO DE DUALIDAD: SE OBTIENE UNA EXPRESION DUAL SI:

(COMPROBAR EN POSTULADOS) (+) (.) (0 ) (1)

ABSORCION ASOCIATIVA

A + ABCDN = A A + (B+C) = (A + B) + C

A . (A+B+C+N) = A A.B.C = (A.B).C

NEGACION DE MORGAN

A = A A + B = A . B

0 = 1 , 1 = 0 A . B = A + B

TEOREMA DE DEMORGAN VENN

Observe: con lo que :m3 = M0 A . B = A + B

BA

FUNCION OR

A B

0 0

0 1

1 0

1 1

F

0

1

1

1

DISPLAY F

SIMBOLO LGICO OR

F = A + BA

B

BAFUNCION AND

A B

0 0

0 1

1 0

1 1

F

0

0

0

1

DISPLAY F

A

BF = A . B

SIMBOLO LOGICO AND

01

10

fA

CIRCUITO NOT TV SIMBOLO LOGICO - NOT

AAA A

CIRCUITO NOR TV SIMBOLO LOGICO - NOR

A B fAB

f = A + B

011

001

010

100

fBA

CIRCUITO NAND TV SIMBOLO LOGICO -NAND

011

101

110

100

fBAB f

B

AA

Bf = A . B

TV SIMBOLO LOGICO O-EXCLUSIVA

011

101

110

000

fBA

f = A B+AB

+

TV SIMBOLO LOGICO O-EXCLUSIVA NEGADA

(COMPARADOR DE IGUALDAD)

111

001

010

100

fBAA

Bf = A B++

VHDLEl lenguaje de programacin VHDL (Very High Speed Integrated Circuit Hardware Description Languaje) es un lenguaje que describe el comportamiento del circuito, es decir describe el hardware

En la Fig 1 se observan los tres estilos de descripcin

VHDL Lenguaje para sntesis y modelado de circuitos Fernado Pardo y Jose Boluda

Editorial Alfaomega

VHDL - David Maxinez - Editorial C.E.C.S.A

Diseo de sistemas con VHDL Editorial Paraninfo

ESTILOS DE DESCRIPCIN EN VHDL

COMPORTAMENTAL(BEHAVIOR)

ESTRUCTURALJERARQUICO

Fig. 1 Estilos de descripcin VHDL

FLUJO DE DATOSRTL

ALGORITMICO

VHDLESTRUCTURA BASICA DE UN ARCHIVO FUENTE VHDL

Library Use.. allENCABEZAMIENTO

Entityis

--Declaracin de pinesend ;

ENTIDAD

Architecture of is--Declaracion de seales internas--Declaracion de tipos de datos definidos por el usuario--Declaracion de componentes en caso de instanciacinbegin--Cuerpo de la arquitectura--Se define la funcionalidad del diseo con:--Asignaciones concurrentes--Procesos--Instanciacin de componentesend;

ARQUITECTURA

VHDLENTIDAD Y ARQUITECTURA

x1PUERTA f

x2

entity puerta isport (x1, x2: IN BIT;

f:OUT BIT);

end puerta;

x1f

x2

architecture AND of puerta isbegin

f

Metodologa para la resolucin de problemas lgicos

Diseo de un circuito combinacionalCuando se disea un circuito lgico combinacional, debemos realizar los siguientespasos :

1. Construccion de la Tabla de Verdad.2. Desarrollo de la expresin lgica3. simplificacin de la expresin lgica4. Implementacin eficiente

Ejemplo 1: SISTEMA DE ALARMAUn supermercado tiene dos cajeros y cada uno de ellos dispone de un interruptor de pedal conectado a un sistema de alarma. Cuando se pulsa uno de estos interruptores, o ambos, se prende una luz en la gerencia. Plantee el sistema lgicocorrespondiente.

Definicin de las variables de entrada y su comportamiento.Cajero 1 Interruptor A

A=0 interruptor abierto.A=1 interruptor cerrado.

Cajero 2 Interruptor BB=0 interruptor abierto.B=1 interruptor cerrado.

2 Definicin de las variables de salida y su comportamiento.Luz de gerencia Lmpara F

f=0 alarma desactivada.f=1 alarma activada

3. Tabla de verdad y expresin lgica 4 Implementacin

f

11 111 010 100 0

Salidaf

EntradasA B A

B

METODOS DE OBTENCION DE LA FUNCIN

COMO SUMATORIA DE MINTERM

Para obtener una funcin de la TV se suman los MINTERM que hacen uno ( 1)

la funcin y se los suma. Volvamos al sistema de alarma:

11 1m311 0m210 1m100 0 m0fA Bmi

SIMPLIFICANDO: f = A.B + A. B + A.B

= A(B + B) + A.B P2

= A + A.B P4

= (A + A ).(A +B) P2

f = A + B

f = A.B + A. B + A.B

= m1 + m2 + m3

= 1, 2, 3

A

Bf

COMO PRODUCTO DE MAXTERMPara obtener una funcin expresada en MAXTERM se toman lo terminos que hacen cero (0) la TV y se niegan sus variables (Luego a travs de la funcin complemento lo vamos a demostrar).Veamos el ejemplo del sistema de alarma:

11 1M011 0M110 1M200 0 M3fA BMi

f = A + B = A + B = M3

A

Bf

Se niegan las variables

FUNCION COMPLEMENTO: f

f = mi QUE HACEN CERO LA FUNCINf = f = Mj

Ejemplo:

11 1 1m7M001 1 0m6M101 0 1m5M211 0 0m4M300 1 1m3M410 1 0m2M510 0 1m1M600 0 0m0M7fA B CmiMj f = m0 + m3 + m5 + m6

NEGANDO EL COMPLEMENTO

f = m0 + m3 + m5 + m6

POR DE MORGAN

f = m0 . m3 . m5 . m6

f = ( A.B.C ) ( A.B.C ) ( A.B.C ) ( A.B.C )

APLICANDO DE MORGAN NUEVAMENTE

f = (A + B + C) (A + B + C) (A + B + C) (A + B + C)

f = M7 . M4 . M2 . M1

RELACIN ENTRE LOS OPERADORES LGICOS

NEGAR ENTRADAS

AND NAND

OR NOR

NEGAR SALIDA

NEGAR SALIDA

NEGAR ENTRADASY SALIDAS

NEGAR ENTRADASY SALIDAS

EJEMPLOS

A

BB

AA + B

A

B

A

B

A + BA.B

FORMAS STANDART DE UNA FUNCIN

EJEMPLO: f = m1 + m2

= AB + AB AND/OR

f = f = AB + AB

f = AB . AB NAND/NAND

f = (A + B)(A + B) OR/NAND

f = (A + B) + (A + B) NOR/OR

DESCRIPCIONPROBLEMA

TV

AND/OR

NAND/AND

OR/AND

NOR/NOR

AND/OR

NAND/NAND

OR/NAND

NOR/OR

ff

EJEMPLOS OBTENCION FUNCIONES Y VHDL

X3 X2 X10 0 0 00 0 1 00 1 0 00 1 1 11 0 0 11 0 1 11 1 0 01 1 1 1

f f = m3 + m4 + m5 + m7

SIMPLIFICANDO : f = x2.x1 + x3.x2

IMPLEMENTACIN

x2

x3

x1

f

A continuacin escribimos el codigo VHDL correspondiente

ENTITY ejemplo1 ISPORT (x1, x2, x3 : IN BIT;

f : OUT BIT);END ejemplo1;

ARCHITECTURE LogicFunc OF ejemplo1 ISBEGIN

f

ANLISIS DE CDIGO VHDL

ENTITY ejemplo2 ISPORT (x1, x2, x3, x4 : IN BIT;

f,g : OUT BIT);END ejemplo2;

ARCHITECTURE LogicFunc OF ejemplo2 ISBEGIN

f

EJEMPLO DE CODIGO VHDL

Para STD_LOGIC hay un numero de valores legales, pero los mas importantes son : 0, 1, z(alta impedancia) y - (condiciones no importa)

LIBRARY ieee;

USE ieee.std_logic_1164.all;

ENTITY ejemplo4 IS

PORT (x1, x2, x3 : IN STD_LOGIC;

f : OUT STD_LOGIC);

END ejemplo4;

ARCHITECTURE LogicFunc OF ejemplo4 IS

BEGIN

f