UNIVERSIDAD CATÓLICA DE SANTA MARÍAESCUELA PROFESIONAL DE INGENIERÍA ELECTRÓNICA

CÓDIGO:ASIGNATURA: SISTEMAS DIGITALES I

GUÍA DE PRÁCTICA N° 031/13

TERCERA FASE:

TÍTULO: CIRCUITOS ARITMÉTICOS

Docente(s): Ing. Mario Urrutia Espinoza

Fecha: 2023.09.21.

1. OBJETIVOS: Conocer y comprender el funcionamiento de los sumadores y restadores Conocer y comprender el funcionamiento de las ALU

2. MARCO TEÓRICO:2.1 Sumador2.1.1 Sumador MedioEl circuito combinacional que realiza la suma de dos bits se denomina sumador medio. La figura 1 muestra el símbolo lógico de sumador medio. En el circuito las entradas son A y B y la salida S corresponde a la suma y Cout al acarreo de salida.

Figura 1. Símbolo lógico del sumador medio

Tabla 1. Tabla de verdad del sumador medio

La tabla de verdad 1 está dada por las reglas de la suma binaria2.1.2 Sumador CompletoEl sumador completo acepta dos bits y un acarreo de entrada y genera una suma de salida junto con el acarreo de salida. La tabla 2 muestra la tabla de verdad del sumador completo. Las entradas A, B y Cin

denotan al primer sumando, el segundo sumando y el acarreo de entrada. Las salidas S y Cout representan a la suma y el acarreo de salida.

A B Cin Cout S

0 0 0 0 0

0 0 1 0 1

0 1 0 0 1

0 1 1 1 0

1 0 0 0 1

1 0 1 1 0

1 1 0 1 0

1 1 1 1 1

Tabla 2. Tabla de verdad del sumador completo

X Y Cout S

0 0 0 00 1 0 11 0 0 1

1 1 0

Figura 2. Símbolo lógico del sumador completo

2.2 RestadorEn la diferencia, cada bit del sustraendo se resta de su correspondiente bit del minuendo para formar el bit de la diferencia. El préstamo ocurre cuando el bit del minuendo es menor al bit del sustraendo, de tal forma que se presta un 1 de la siguiente posición significativa.La resta se implementa mediante un sumador. El método consiste en llevar al minuendo a una de las entradas y el sustraendo en complemento 2 a la otra entrada.2.2.1 Restador MedioEl circuito combinacional que realiza la resta de dos bits se denomina Restador medio. El circuito tiene dos entradas binarias y dos salidas. La figura 3.9.5 muestra el símbolo lógico de Restador medio. En el circuito, las entradas son A (minuendo) y B (sustraendo) y la salida D corresponde a la diferencia y P al préstamo de salida.

Figura 3. Símbolo Lógico del Restador Medio.

Si A≥B, existen tres posibilidades 0-0=0, 1-0=0 y 1—1=1. El resultado es el bit de diferencia D. Si A<B se tiene 0-1 y es necesario prestar un 1 de la siguiente posición significativa de la izquierda. El préstamo agrega 2 al bit del minuendo de manera similar cuando en el sistema decimal se agrega 10 al dígito del minuendo.La tabla de verdad 3 está dada por las reglas de la resta binaria.

A B P D

0 0 0 00 1 1 11 0 0 11 1 0 0

Tabla 3. Tabla de verdad del Restador medio.

2.2.2 Restador CompletoEl restador completo realiza la resta entre dos bits, considerando que se ha prestado un 1 de un estado menos significativo. En la tabla 4, las entradas A, B y C denotan el minuendo, el sustraendo y el bit prestado. Las salidas D y P representan a la diferencia y el préstamo.

Tabla 4. Tabla de verdad del Restador Completo.

. 2

A B C P D

0 0 0 0 00 0 1 1 10 1 0 1 10 1 1 1 01 0 0 0 11 0 1 0 01 1 0 0 01 1 1 1 1

2.3 Sumadores y restadores en circuitos integradosLas operaciones aritméticas se pueden implementar mediante circuitos lógicos. El nivel de sencillez obtenido en los circuitos está dado por la técnica de diseño utilizada. La implementación de una unidad aritmética que realice las operaciones de suma y resta en un sólo circuito, es más simple comparándola con una de dos circuitos para las mismas funciones.La suma de dos números binarios de cuatro bits se realiza de derecha a izquierda, teniendo en cuenta las correspondientes posiciones significativas y el bit de arrastre (acarreo Cinx). El bit de arrastre generado en cada posición se utiliza en la siguiente posición significativa. La figura 4 muestra la suma de dos números de cuatro bits.

Figura 4. Suma binaria de cuatro bits

En un sumador completo, la suma de un par de bits genera un bit de acarreo. Un sumador de 2 números de n bits se puede implementar de la siguiente manera. Los bits de la posición menos significativa se suman con un acarreo inicial de 0, generando el bit de suma y el de acarreo. El bit de acarreo generado es usado por el par de dígitos en la siguiente posición significativa. La suma se propaga de derecha a izquierda según los acarreos generados en cada sumador y los sumandos presentes. Por consiguiente, la suma de dos números binarios de n bits se puede implementar mediante la utilización de n sumadores completos. Así, para números binarios de dos bits se necesitan dos sumadores completos; para números de cuatro bits cuatro sumadores. En la figura 5 se muestra un sumador de cuatro bits usando sumadores de 1 bit.

Figura 5. Sumador de cuatro bits usando sumadores de un bit

El símbolo lógico del sumador de cuatro bits se muestra en la figura 6:

Figura 6. Circuito lógico del sumador de dos sumandos de cuatro bits

Como sabe, la resta de dos números A y B se puede realizar sumando el complemento a dos de B a A. Un sumador se puede modificar en forma de sustractor invirtiendo cada bit del sustraendo y sumando 1 al establecer un acarreo de entrada Cin1.

3

El circuito completo de un sumador/restador de 4 bits se representa en la figura 7.

Figura 7. Sumador/restador de 4 bits

2.4 Sumador BCD.

La suma en código BCD utiliza las mismas reglas de la suma binaria, pero adicionalmente se tiene que considerar lo siguiente:

‒ Si una suma de dos números es menor o igual que 9, el número BCD resultante es válido. ‒ Si la suma es mayor que 9, o si se genera un acarreo el resultado no es válido. En este caso, se

suma el número binario 0110 para pasar de nuevo al código BCD. (01102=610 que son los 6 estados no válidos del código BCD –del 10 al 15– )

‒ Si se genera acarreo al sumar 0110, éste se suma al siguiente grupo de 4 bits. En los siguientes ejemplos se verán los casos que se pueden presentar.

Ejemplo Sumar los números 01000101 (45)10 y 00010010 (12)10.La suma de la figura 8 no genera acarreos.

Figura 8. Suma BCD sin acarreo.

Ejemplo Sumar los números 00111001 (39)10 y 01010110 (56)10.

La suma de los cuatro bits menos significativos de la figura 9 genera acarreo.

Figura 9. Suma BCD con acarreo en el dígito BCD menos significativo

4

EjemploSumar los números 01111001 (79)10 y 00110101 (35)10.

La suma del dígito BCD menos significativo de la figura 10 genera acarreo, al igual que el segundo dígito BCD.

Figura 10. Suma BCD con acarreo en dos dígitos

Un sumador BCD es un circuito que suma dos dígitos en BCD. En una suma BCD, la suma 9+9+1=19 es el valor máximo resultante, siendo el 1 en la suma el acarreo de entrada. Los dígitos BCD con un acarreo de entrada, se agregan en un sumador binario de cuatro bits para producir la suma binaria.Los números binarios y decimales se listan en la tabla 5. Se supone que en la entrada hay dos sumandos BCD denominados A y B. C1 es el acarreo de la suma de los números A y B de entrada (ver figura 11) y los dígitos S1 a S4 son el resultado de la suma binaria, donde cada dígito tiene los pesos 8, 4, 2, 1 del código BCD. Cuando la suma binaria es menor o igual a 1001, no se agrega nada a la suma. Cuando el número binario es mayor que 1001 se obtiene una representación en código BCD no válida. La suma del número binario 0110 a la suma binaria convierte la representación a un código BCD válido. En la figura 11, la suma del número 0110 se realiza por medio de un segundo sumador inferior. Este código BCD válido se observa en la tabla 3.11.1 en la columna Suma BCD. Las salidas S5 a S8

representan la suma BCD. C2 es el acarreo de salida de la suma BCD.

Binario DecimalSuma Binaria Suma BCDC1 S4 S3 S2 S1 C2 S8 S7 S6 S5

0000 0 0 0 0 0 0 0 0 0 0 00001 1 0 0 0 0 1 0 0 0 0 10010 2 0 0 0 1 0 0 0 0 1 00011 3 0 0 0 1 1 0 0 0 1 10100 4 0 0 1 0 0 0 0 1 0 00101 5 0 0 1 0 1 0 0 1 0 10110 6 0 0 1 1 0 0 0 1 1 00111 7 0 0 1 1 1 0 0 1 1 11000 8 0 1 0 0 0 0 1 0 0 01001 9 0 1 0 0 1 0 1 0 0 11010 10 0 1 0 1 0 1 0 0 0 01011 11 0 1 0 1 1 1 0 0 0 11100 12 0 1 1 0 0 1 0 0 1 01101 13 0 1 1 0 1 1 0 0 1 11110 14 0 1 1 1 0 1 0 1 0 01111 15 0 1 1 1 1 1 0 1 0 110000 16 1 0 0 0 0 1 0 1 1 010001 17 1 0 0 0 1 1 0 1 1 110010 18 1 0 0 1 0 1 1 0 0 010011 19 1 0 0 1 1 1 1 0 0 1

Tabla 5. Tabla de verdad del Sumador BCD.

El circuito necesario para detectar la condición de acarreo o suma binaria mayor a 1001 se obtiene de la tabla de verdad. Cuando C1 es 1 se necesita sumar 0110 o una corrección. Lo mismo entre las combinaciones 1010 y 1111, se tiene una corrección cuando S2=S4=1 ó S3=S4=1. La expresión lógica de la corrección es:

C2 = C1 + S3·S4 + S4·S2

El circuito lógico necesario para implementar el sumador BCD se muestra en la figura 11:

5

Figura 11. Diagrama de bloques de un sumador BCD

2.5 Unidad Aritmético-Lógica (ALU).

Las ALU son dispositivos muy versátiles que pueden programarse para llevar a cabo una gran variedad de operaciones aritméticas y lógicas entre dos palabras binarias. En la figura 12 se muestra el diagrama de pines de 74LS181, una ALU de 4 bits en tecnología TTL. Como se observa en la figura, el dispositivo consta de dos grupo líneas de entrada A3A2A1A0 y B3B2B1B0, un grupo líneas de salida F3F2F1F0, un grupo de líneas selectoras de función S3S2S1S0 , una línea selectora de modo M, una entrada de acarreo previo Cn, una salida de acarreo resultante Cn+4, una salida de comparación A=B y dos salidas de expansión P, G.

Figura 12. Configuración de pines de una ALU 74LS181

6

Programando adecuadamente las líneas de selección, S3S2S1S0 y la de modo M junto con la de acarreo previo, Cn, la ALU puede ejecutar 16 operaciones lógicas y 32 operaciones aritméticas diferentes con los datos A=A3A2A1A0 y B=B3B2B1B0. Estas operaciones, con sus respectivos códigos de selección, se muestran en la tabla 5. Se asume que tanto las entradas como las salidas son activas en alto.

Para programar el dispositivo como generador de funciones lógicas, la entrada selectora de modo, M, debe estar a nivel alto. La operación lógica deseada se programa mediante un código de 4 bits de la forma S3S2S1S0 aplicado a las entradas selectoras de función. El estado de la entrada de acarreo Cn es indiferente por lo cual puede fijarse en cualquier nivel. Por ejemplo, para realizar la operación lógica A XOR B A= 1011 y B=0001, la línea M debe estar en 1 lógico y en las líneas de salida S 3S2S1S0 debería aplicarse el código 0110. Cada bit de la palabra de salida F = F3F2F1F0 es el resultado de la operación XOR bit a bit de la palabra A con la palabra B, por tanto, F = 1010.

Para programar la ALU como generadora de funciones aritméticas, la línea M debe llevarse a nivel bajo con el fin de habilitar los acarreos internos. La suma de A y B, por ejemplo, se realiza cuando el código de las entradas de selección es 1001. La entrada de acarreo Cn es activa en bajo. Si la suma produce un acarreo de salida igual a 1, esté también será activo en bajo. La ALU utiliza un sistema interno de generación de acarreos conocido como carry look ahead (acarreo en adelanto), que no requiere que la suma sea calculada en su totalidad antes de establecer la naturaleza del acarreo resultante.

Tabla 6: funciones del 74LS181

3. MATERIALES Y EQUIPOSEQUIPO

Computadoras Software Multisim 12

7

4. DESARROLLO DE LA PRÁCTICA

4.1 Sumador binario de 4 bits construido con CI

Para este caso se usa el CI 74283 el cual es un sumador binario de 4 bits con acarreo que permite sumar dos datos de 4 bits cada uno con acarreo de entrada y acarreo de salida. Los pines son los siguientes:

A1...A4: Pines de entrada del dato A. El bit de menor peso el A1. Entradas sin inversión. B1...B4: Pines de entrada del dato B. El bit de menor peso el B1. Entradas sin inversión. C0: Pin del acarreo de entrada. Entrada sin inversión. C4: Pin del acarreo de salida. Se trata de una salida sin inversión. S1, S2, S3, S4: Pines de salida de la suma. Estas salidas indican en conjunto el valor binario de la

suma de los dos datos de entrada y el acarreo de entrada donde S1 es el bit de menor peso (LSB).

Este dispositivo realiza la suma de los dos datos de entrada de cuatro bits cada uno (A+B) y el acarreo de entrada (C0). El valor obtenido se saca por los cuatro pines de salida (S) y el del acarreo de salida (C4).

Procedimiento:

- Construya y pruebe el circuito de la figura 13. Note que para presentar el resultado binario, se está usando un decodificador hexadecimal.

Responda:

- Para qué C0 se conecta a tierra?- En qué situaciones el led de acarreo se enciende?

Figura 13: Sumador binario de 4 bits

4.2 Sumador binario de 8 bits usando sumadores de 4 bits.

8

Es posible implementar sumadores para palabras de tamaño superiores a 4 bits si se disponen varios 74LS283 en cascada. Para el efecto, basta simplemente con conectar la salida C4 del sumador de menor peso a la entrada C0 del sumador siguiente.

En la figura 14 se muestra como se conectarían dos 74LS283 en cascada para conformar un sumador de 8 bits. Los dos sumadores reciben como datos dos números binarios de 8 bits cada uno, cuyos valores son: A=11001010, B = 11100111, C0=0. El resultado de la operación es 10110001.

Procedimiento:Tomando como referencia el circuito anterior, construya un circuito sumador binario de 8 bits usando sumadores de 4 bits

4.3 Sumador/Restador binario de 4 bits:

Figura 15: Sumador/Restador de 4 bits con display hexadecimal

Procedimiento:

- Construya el circuito de la figura 15.- Pruebe el circuito y describa su funcionamiento.- En qué situaciones el bit de acarreo o préstamo se enciende?

9

Figura 14. Configuración en cascada del 74LS283

4.4 Sumador BCD

Procedimiento- Construya el circuito de la figura 16.- Coloque switchs y display donde corresponda para mostrar los resultados- Pruebe el circuito y describa su funcionamiento

Figura 16: Sumador BCD

- Considere las variaciones del caso para el circuito de la figura 17.- Construya y pruebe el circuito y describa su funcionamiento

Figura 17: Sumador BCD

10

4.5 Unidad Aritmético-Lógica (ALU)

Procedimiento- Construya el circuito de la figura 18.- Coloque los siguientes valores binarios:

Operando A: 0101 Operando B: 0011

- Conecte la entrada CN (carry in) a 1 (Vcc)

Figura 18: ALU 74181

4.4.1 Funciones lógicas- Asegúrese de que la entrada M se encuentre conectada al nivel alto (1)- Complete la tabla 7 considerando que:

En la columna “Oper”, utilice la tabla de funciones del 74181 (tabla 6, sección funciones lógicas) para determinar la operación.

En la columna “Calculadas”, utilice la misma tabla anterior para calcular los valores. En la columna “Medidas”, utilice el circuito para obtener los valores.

11

InstrucciónSalidas

(con M=1 (modo lógico) y A=0101 y B=0011)

CódigoOper.

Calculadas Medidas

S3 S2 S1 S0 F3 F2 F1 F0 F3 F2 F1 F0

0 0 0 0

0 0 0 1

0 0 1 0

0 0 1 1

0 1 0 0

0 1 0 1

0 1 1 0

0 1 1 1

1 0 0 0

1 0 0 1

1 0 1 0

1 0 1 1

1 1 0 0

1 1 0 1

1 1 1 0

1 1 1 1

Tabla 7: tabla de verdad de las funciones lógicas del 74LS181

4.4.2 Funciones aritméticas- Asegúrese de que la entrada M se encuentre conectada al nivel bajo (0).- Añada displays hexadecimales a los operandos de entrada y a la salida para mostrar en forma más

clara los resultados- Complete la tabla 8 considerando que:

En la columna “Oper”, utilice la tabla de funciones del 74181 (tabla 6, sección funciones aritméticas) para determinar la operación.

En la columna “Calculadas”, utilice la misma tabla anterior para calcular los valores. En la columna “Medidas”, utilice el circuito para obtener los valores.

12

InstrucciónSalidas

(con M=0 (modo aritmético) y A=0101 y B=0011)

CódigoOper.

Calculadas Medidas

S3 S2 S1 S0 F3 F2 F1 F0 F3 F2 F1 F0

0 0 0 0

0 0 0 1

0 0 1 0

0 0 1 1

0 1 0 0

0 1 0 1

0 1 1 0

0 1 1 1

1 0 0 0

1 0 0 1

1 0 1 0

1 0 1 1

1 1 0 0

1 1 0 1

1 1 1 0

1 1 1 1

Tabla 8: tabla de verdad de las funciones aritméticas del 74LS181

5 CONCLUSIONES.

6 BIBLIOGRAFIA.

13