Comisión Interministerial de Ciencia y Tecnología

Curriculum vitae

Nombre: Antonio Núñez Ordóñez Fecha: 12 de junio de 2015

APELLIDOS: Núñez Ordóñez

NOMBRE: Antonio SEXO: Varón DNI: 50.278.395-G FECHA DE NACIMIENTO: 29.12.1951 NºFUNCIONARIO: AO1EC5027839599 DIRECCION PARTICULAR: Luis Doreste Silva, 54, 1º CIUDAD: Las Palmas de Gran Canaria CODIGO POSTAL: 35004 TELEFONO: 928246583 ESPECIALIZACION (Código UNESCO): a) 3307.03 b) 3307.93 c) 2203.07 d) 3304.04 e) 3304.16

FORMACION ACADEMICA LICENCIATURA/INGENIERIA Ingeniero de Telecomunicación, CENTRO ETSI Telecomunicación, Universidad Politécnica de Madrid FECHA 17.3.1975 DOCTORADO Doctor Ingeniero de Telecomunicación, ETSIT, Universidad Politécnica de Madrid, 20.11.1981 DIRECTOR DE TESIS: Roberto Moreno Díaz

SITUACION PROFESIONAL ACTUAL

ORGANISMO: Universidad de Las Palmas de Gran Canaria FACULTAD, ESCUELA o INSTITUTO: ETS Ingenieros de Telecomunicación DEPT./SECC./ UNIDAD ESTR.: Departamento de Ingeniería Electrónica y Automática, e Instituto Universitario de Microelectrónica Aplicada CATEGORIA PROFESIONAL Y FECHA DE INICIO: Catedrático de Universidad, 1.11.1989 DIRECCION POSTAL: Edificio de Electrónica y Telecomunicación A-302, Campus Universitario de Tafira s/n, Las Palmas de Gran Canaria, 35017 TELEFONO (indicar prefijo, número y extensión):928-451230 PLANTILLA CONTRATADO DEDICACION: A TIEMPO COMPLETO BECARIO A TIEMPO PARCIAL INTERINO QUINQUENIOS DOCENTES: 6 SEXENIOS DE INVESTIGACIÓN: 5

ACTIVIDADES ANTERIORES DE CARACTER CIENTIFICO O PROFESIONAL FECHAS PUESTO INSTITUCION 01.10.74-30.09.76 Profesor Ayudante de Clases Practicas Universidad de Las Palmas GC 01.10.76-31.12.77 Profesor Encargado de Curso, Nivel C ULPGC 01.01.78-09.01.85 Profesor Adjunto Interino, Exclusiva ULPGC 10.01.85-31.10.89 Profesor Titular de Universidad, Exclusiva ULPGC

01.11.89- hoy Catedrático de Universidad, Tiempo Completo1 ULPGC 1 Excepto el periodo 29.07.03-02.06.05 en situación de servicios especiales por nombramiento de Gobierno de Canarias, Vicepresidente Ejecutivo del Instituto Tecnológico de Canarias, y compatibilidad legal con dedicación como PA a tiempo parcial.

IDIOMAS DE INTERES CIENTIFICO (R=regular, B=bien, C=correctamente)

IDIOMA HABLA LEE ESCRIBE Inglés C C C Francés B C B

PARTICIPACION EN PROYECTOS DE INVESTIGACION FINANCIADOS EN LOS ULTIMOS 30 AÑOS

Título del proyecto: "PATMOS: Power and Timing Modelling, Optimization and Specification" (ESPRIT 3237). Entidad financiadora: ESPRIT Basic Research Action. DG XIII, Comisiones Europeas Duración, desde: 01/01/89 hasta: 30/06/92 Cuantía de la subvención: 42.000.000 pts Investigador responsable: Antonio Núñez Ordóñez Titulo del proyecto: "Eurochip-I", contrato 3639. Entidad financiadora: ESPRIT. DG XIII, Comision Europea. Duración, desde: 01/10/88 hasta: 30/09/91. Investigador principal: Antonio Núñez Ordóñez Título del proyecto: "EUROCHIP (II)", Contrato 3890, segunda fase. Entidad financiadora: ESPRIT. DG XIII, Comisiones Europeas Duración, desde: 01/10/91 hasta: 30/09/93 Investigador responsable: Antonio Núñez Ordóñez Titulo del proyecto: “Puesta a punto de un Sistema de Micrometría Óptica” Entidad financiadora: ULPGC Duración desde: 01.01.94 hasta: 31.12.94 Cuantía de la subvención: 12.700.000 pts Investigador principal: Antonio Núñez Ordóñez Título del proyecto: “Entorno de diseño en tecnología GaAs” (EDGAAS, TIC93-0853) Entidad financiadora: Comisión Interministerial de Ciencia y Tecnología Duración, desde: 1/10/93 hasta: 30/9/96 Cuantía de la subvención: 26.510.000 pts Investigador responsable: Antonio Núñez Ordóñez Título del proyecto: “Gallium Arsenide Research on ASIC Synthesis” (GRASS, EP-9144) Entidad financiadora: Comunidad Europea, DGXIII Duración, desde: 1/12/93 hasta: 31/05/97 Cuantía de la subvención: 22.120.000 pts Investigador responsable: Antonio Núñez Ordóñez Título del proyecto: “GARDEN: Gallium Arsenide Reliable Design ENvironment”, CHRX-CT93-0385

Entidad financiadora: Programa "Capital Humano y Movilidad", Comunidad Europea, DGXII Duración, desde: 1/01/94 hasta: 31/12/96 Cuantía de la subvención: 11.885.000 pts Investigador responsable: Antonio Núñez Ordóñez Título del proyecto: “Herramienta de mapeado tecnológico en GaAs” (CE94-0013) Entidad financiadora: Dirección General de Investigación Científica y Técnica, DGICYT Duración, desde: 17/10/94 hasta: 17/10/97 Cuantía de la subvención: 7.536.000 pts Investigador responsable: Antonio Núñez Ordóñez Titulo del proyecto: "European Research Network on Microelectronics and Signal Processing" Entidad financiadora: BENEFIT-COPERNICUS. Comunidad Europea, DG XIII Duración desde: 01/01/94 hasta: 01/01/97 Investigador responsable: Antonio Núñez Ordóñez Titulo del proyecto: "Red FAVI", Programa Europeo ALFA con Iberoamerica Entidad financiadora: Comunidad Europea, DG II Duración desde: 01/09/95 hasta: 31/08/97 Investigador principal: Antonio Núñez Ordóñez Titulo del proyecto de infraestructura: "Maquina de test para circuitos integrados de altas prestaciones" IN96-0129 (TIC) Entidad financiadora: Infraestructura Cientifica CICYT Duración desde: 14/11/96 hasta: N/A Cuantía de la subvención: 32.000.000 pts Investigador principal: Antonio Núñez Ordóñez Título del proyecto: “DSIPS: Desarrollo de Sistemas Integrados para procesado de señal en tecnología GaAs” TIC 97-0953 Entidad financiadora: Comisión Interministerial de Ciencia y Tecnología Duración, desde: 1/10/97 hasta: 30/9/99 Cuantía de la subvención: 35.000.000 pts Investigador responsable: Antonio Núñez Ordóñez Título del proyecto: “INGENET: Networked Industrial Design and Control Appications Using Genetics Algorithms” (BRRT-CT97- 5034) Entidad financiadora: Thematic Network. Comunidad Europea, DGXII Duración, desde: 15/11/1997 hasta: 15/11/2000 Cuantía de la subvención: 5.940.000 pts Investigador responsable: Juan Montiel Nelson Titulo del proyecto: Laboratorio Interuniversitario de Microelectrónica para Sistemas Inalámbricos (LIMSI) Entidad financiadora: MCyT (TIC2002-10786-E, Acciones Especiales) Duración desde: 2002 hasta 2004 Cuantía de la subvención: 30.000 € Investigador principal: Antonio Núñez Ordóñez (por ULPGC) Titulo del proyecto: Prototipo de MMIC Conmutador de Fase para LMDS (PCF), FIT-070000-2001-316 Entidad financiadora: MCyT, Programa PROFIT Duración desde: 01/06/01 hasta: 31/12/02 Cuantía de la subvención: 115.000 € Investigador principal: Antonio Núñez Ordóñez Título del proyecto: Sistema Modular de Prototipado Electrónico en Tres Dimensiones, TIC2001-3576 Entidad financiadora: Plan Nacional de la Información y las Comunicaciones

Duración desde: 31/12/01 hasta: 31/12/04, Cuantía de la subvención: 99.359,30 € Investigador principal: Aurelio Vega Martínez Título del proyecto: Diseño de Procesadores Integrados para Smart Imaging DPISI (COGF2002/017) Entidad financiadora: Gobierno de Canarias Duración desde: 01/01/2002 hasta: 31/12/2002 Cuantía de la subvención: 12.000 € Investigador principal: Antonio Núñez Ordóñez Titulo del proyecto: Camellia, Core for Ambient and Mobile Intelligent Imaging Applications IST-2001-34410 Entidad financiadora: Comisión Europea, 5FP-IST Duración desde: 01/02/02 hasta: 01/08/04 Cuantía de la subvención: 3.990.000 € Investigador principal: Wido Kreuijtzer, Antonio Núñez Ordóñez por parte ULPGC Título del proyecto: ARTEMI, Metodologías para el diseño de sistemas complejos sobre arquitecturas configurables. Aplicación al diseño de terminales multimedia para redes de difusión. (TIC2003-09687-C02-02) Entidad financiadora: Ministerio de Ciencia y Tecnología, Plan Nacional Duración, desde: 01/12/2003 hasta: 30/11/2006 Cuantía de la subvención: 70.840,00 € Investigador principal: Antonio Núñez Ordóñez Título del proyecto: HiPEAC, High Performance Embedded Architectures and Compilers, European Network of Excellence, 6th Framework Program for Research, Member 2004. Investigador responsable del grupo de miembros de ULPGC afiliados a HiPEAC: Antonio Núñez. Subvencion: Diversas subvenciones para networking, clustering y estancias. Titulo del proyecto: HiPEAC2, High Performance Embedded Architecture and Compilation, European Network of Excellence, 7th Framework Program for Research, Member 2007. Continuación de status en la red. Investigador responsable del grupo de miembros de ULPGC afiliados a HiPEAC, y de los afiliados en la University of Auckland (New Zealand): Antonio Núñez. Subvencion: Diversas subvenciones para networking, clustering y estancias. Título del proyecto: ARTEMI+, Arquitecturas para terminales multimedia portátiles, multired y multiestándar. (TEC2006-13599-C02-02/MIC) Entidad financiadora: Ministerio de Educación y Ciencia, Plan Nacional Duración, desde: 01/12/2006 hasta 30/11/2009. Cuantía de la subvención: 125.000,00 € Investigador principal: Antonio Núñez Ordóñez Título del proyecto: Programa CONSOLIDER-INGENIO 2010 “LISIC Laboratorio Interuniversitario de Sistemas Integrados para Comunicaciones” (solicitado c. 2006, finalmente no concedido, se menciona por la relevancia de la propuesta) Entidad financiadora: Ministerio de Educación y Ciencia, Plan Nacional Duración: (5 años) Cuantía de la subvención solicitada: 5.000.000,00 € Investigador coordinador de la propuesta a nivel nacional (10 grupos, 8 universidades, 2 Centros Tecnológicos, 21 Catedráticos de Universidad, 72 doctores): Antonio Núñez Ordóñez Título del proyecto: TEC2006-13599-C02-02 - ARTEMI +: ARQUITECTURAS PARA TERMINALES MULTIMEDIA PORTATILES, MULTIRRED Y MULTIESTANDAR. Entidad financiadora: Ministerio de Ciencia y Tecnología.

Participantes: Universidad Politécnica de Madrid (UPM) y ULPGC Importe: 70.8400,00 Euros a la ULPGC Duración: 3 años, Inicio: 01-10-2006 hasta: 30-09-2009 Investigador Principal: Antonio Núñez Número de investigadores participantes: 10 Título del proyecto: PS-010000-2008-1 - Bioingeniería al Servicio de la Sociedad (SINBAD). Convocatoria: Plan Nacional de Cooperación público-privada. Subprograma de apoyo a proyectos estratégicos, 2008 Subproyecto: Desarrollo de Microdosificadores de Fármacos Basados en Dispositivos Microfluídicos (DELIVER) Nº del subproyecto: PSS-010000-2008-5 Centro Coordinador: Centro de Estudios e Investigaciones Técnicas de Guipuzcoa. Importes: Total Proyecto: 1.612.795 Euros. Total subproyecto: 150.572 Euros. Total IUMA: 67.500 en primera anualidad 2009. Entidad financiadora: Ministerio de Ciencia e Innovación Participantes: IKERLAN, Asociación de Investigación y Cooperación Industrial de Andalucía, Centro de Estudios e Investigaciones Técnicas de Gipuzkoa (CEIT), Instituto Universitario de Microelectrónica Aplicada (IUMA)-ULPGC, Clínica Universitaria de Navarra (CUN), OIARSO. Duración: 2 años, Inicio: 2008 - 2009 Investigador Principal: Dr. Aurelio Vega Martínez en la ULPGC Número de investigadores participantes: 12 Titulo del proyecto: Modélisation et validation des architectures réseaux sur puce (Networks-on-chip NoC): Application aux systèmes multimédia (MVAR) Entidad financiadora: CIRAD-INRA-INRIA Programme EuroMéditerranée Euromed 3+3, ref: M09/09 call 2008. Investigadores principales por países: Jean-Luc DEKEYSER, INRIA France Samy MEFTALI, INRIA Lille Nord Europe France Mououd KOUDIL, INI Alger Algérie Antonio NÚÑEZ, IUMA Espagne Rached TOURKI, Faculté des Sciences de Monastir Tunisie Importe: 65.000 euros Duracion: 2009-2010, abierto a otros dos años Número de investigadores participantes: 20, 4 del IUMA Título del proyecto: ACIISI-ULPGC proyectos Estructurantes: “Proyecto Estructurante PECCIT: Potenciación de las capacidades de I+D de la ULPGC en Electrónica, Cibernética, Computación, campos científicos afines e Ingeniería y Tecnología aplicadas” Entidad financiadora: Agencia Canaria de Investigación Desarrollo Innovación y para la Sociedad de la Información, ACIISI, Presidencia del Gobierno, Programa Proyectos Estructurantes de la Investigación en Canarias Participantes: ULPGC Importe: 106.000,00 Euros Duración: 1 año, abierto a continuación indefinida Inicio: 01-08-2009 hasta: 31-07-2010 + Investigador Principal: Antonio Núñez Número de investigadores participantes: 107 (areas de Industriales, Telecomunicación, Informática y Electrónica de ULPGC)

Título del proyecto: TEC2009-14672-C02-02 CONTROL DEL CONSUMO EN TERMINALES MULTIMEDIA (PccMute). Entidad financiadora: Ministerio de Ciencia y Tecnología, Plan Nacional. Participantes: Universidad Politécnica de Madrid (UPM) y ULPGC Importe: 116.402,00 Euros a la ULPGC Duración: 3 años, Inicio: 01-01-2010 hasta: 31-12-2012 Investigador Principal: Antonio Núñez Número de investigadores participantes: 5 Titulo del proyecto: HiPEAC 3, High Performance and Embedded Architecture and Compilation, European Network of Excellence, 7th Framework Program for Research, Member. Continuación de status en la nueva red aprobada para el período 2012-2015. Investigador responsable del grupo de miembros de ULPGC afiliados a HiPEAC, y de los afiliados en la University of Auckland (New Zealand): Antonio Núñez. Subvencion: Diversas subvenciones para networking, clustering y estancias en centros de investigación académicos e industriales por importe hasta la fecha de 59.000 €. Título del proyecto: Development of Advanced GaN substrates & Technologies (AGATE) Entidad financiadora: ENIAC Joint Undertaking – Unión Europea Entidades participantes: SOITEC, STMicroelectronics, On-Semi Belgium, Green Power Technologies, PLANSEE, EV Group, CEA-LETI, IHPP PAS, TOPGAN, IUMA-ULPGC Período: 01-04-2013 a 30-03-2017 Cuantía de la subvención: 34.950,00 € Investigador principal: Antonio Núñez Ordóñez Investigadores participantes: Benito González, Antonio Hernández, Javier García, Margarita Marrero, Raúl Rodríguez Título del proyecto: Desarrollo de sustratos y tecnologías avanzados de GaN - caracterización Entidad financiadora: Ministerio de Economía y Competitividad – PCIN-2013-073 (Retos-Modalidad Programación Conjunta Europea) Entidades participantes: IUMA/ULPGC, CEA (Francia) Período: 01-04-2013 a 30-03-2016 Cuantía de la subvención: 22.000,00 € Investigador principal: Antonio Núñez Ordóñez Investigadores participantes: Benito González, Antonio Hernández, Javier García, Margarita Marrero, Raúl Rodríguez Título del proyecto: Cabildo de Gran Canaria Cofinanciación Retos: Desarrollo de sustratos y tecnologías avanzados de GaN - caracterización Entidad financiadora: Cabildo de Gran Canaria, vinculado al proyecto del Ministerio de Economía y Competitividad – PCIN-2013-073 (Retos-Modalidad Programación Conjunta Europea) Entidades participantes: IUMA/ULPGC, CEA (Francia) Período: 01-01-2015 a 30-03-2016 Cuantía de la subvención: 22.000,00 € Investigador principal: Antonio Núñez Ordóñez Investigadores participantes: Benito González, Antonio Hernández, Javier García, Margarita Marrero, Raúl Rodríguez

Título del proyecto: Sistemas electrónicos empotrados confiables para control de ciudades bajo situaciones atípicas (REBECCA) Entidad financiadora: SOLICITADO Diciembre 2014, Ministerio de Economía y Competitividad, Plan Nacional. Participantes: U Castilla La Mancha, U Cantabria, U Politécnica de Madrid y ULPGC Importe: 200.000 Euros a la ULPGC, solicitados Duración: 3 años, Inicio: 01-01-2016 hasta: 31-12-2018 Investigador Principal proyecto coordinado: Juan Carlos López López (UCLM) Número de investigadores participantes totales: 32 Número de investigadores participantes en ULPGC: 10

PUBLICACIONES (Se dan sólo las de los últimos 30 años: posteriores a Profesor Titular de Universidad, 1985)

M. Sánchez, J.A. Méndez and A. Núñez, "The Concentrating/Diffussing System for a Communication Cluster Controller", Microprocessing and Microprogramming, 16:163-167, 1985 A.Núñez, "A Survey of GaAs Computer Design", Microprocessing and Micoprogramming, 21:665-670, 1987 A.Núñez, R.Sarmiento, P.P.Carballo, "Some Results in GaAs Processor Design using LSI Integrated Circuits", Microprocessing and Microprogramming, 25:127-132, 1989 A.Núñez, D.Carnal, "MVM: A GaAs Microprocessor for Critical Real-Time Applications", Microprocessing and Microprogramming, 27:289-298, 1989 A.Núñez and D.Fay eds, "Hardware and Software Design Automation", North-Holland, Elsevier, 1991 L.Ferragut, R.Montenegro, G.Winter, A.Núñez, "Accurate Extraction of Interconnect Capacitances by Adaptive Mixed Finite Element Method", Microprocessing and Microprogramming, 32:61-68, 1991 K.Eshraghian, R.Sarmiento, P.P.Carballo, A.Núnez, "Speed-Area-Power Optimization for DCFL and SDCFL Class of Logic Using Ring Notation", Microprocessing and Microprogramming, 32:75-82, 1991 B. Graff Mortensen and A. Núñez, eds, "Hardware and Software, Specification and Design", North Holland, Elsevier, 1992 P. Milligan and A. Núñez, eds, "Parallel and Distributed Processing", IEEE Computer Society, Los Alamitos, California, 1992 L. Gómez, A. Hernández and A. Núñez, "Timing Model for SDCFL Digital Circuits" Microprocessing and Microprogramming, 34:193-196, 1992 R. Sarmiento, P.P. Carballo and A. Núñez, "High Speed Primitives of Hardware Accelerators for DSP in GaAs Technology", Institute of Electrical Engineers, Proceedings G, Vol. 139, no.2, April, pp.205-216, 1992 A. Hernández, L. Gómez and A. Núñez, "An Empirical Model to Estimate Power Consumption in GaAs DCFL/SDCFL Circuits", Microprocessing and Microprogramming, 37: 23-26, 1993

R. Sarmiento, P.P. Carballo and A. Núñez, "Integer and Control Units of a 32-bit GaAs Processor", Microprocessing and Microprogramming, 37:105-108, 1993 L. Gómez, A. Hernández, and A. Núñez, “Timing Analysis for DCFL/SDCFL VLSI Circuits”, Microprocessing and Microprogramming, 38: 511-518, 1993 L. Gómez, A. Hernández, and A. Núñez, “Multiobjective Optimization Using Analytical Models of GaAs High-Speed Digital Circuits”, Microprocessing and Microprogramming, 39: 267-270, 1993 J.F. López, K. Eshraghian, R. Sarmiento and A. Núñez, “Gallium Arsenide Pseudo-Dynamic Latched Logic”, IEE Electronics Letters, vol. 32, pp.1353-1354, July, 1996 ISSN: 0013-5194 J.F. López, R. Sarmiento, K. Eshraghian and A. Núñez, “Noise Margin Enhancement in GaAs ROMs using Current Mode Logic”, IEEE Journal of Solid State Circuits, Vol. 32, num. 4, pp. 592-597, April, 1997 J.F. López, K. Eshraghian, R. Sarmiento, A. Núñez and D. Abbott, “GaAs Pseudo Dynamic Latched of Logic for High Performance Processor Cores”, IEEE Journal of Solid State Circuits, Vol. 32, num. 8, pp. 1297-1303, August, 1997 R. Sarmiento, F. Tobajas, V. De Armas, R. Esper-Chain, J.F. López, J. Montiel and A. Núñez, “A CORDIC Processor for FFT Computation and its Implementation using Gallium Arsenide Technology”, IEEE Transactions on Very Large Scale Integrated Systems, Vol. 6, No. 1, pp.18-31, March, 1998 J.F. López, R. Reina, L. Hernández, F. Tobajas, V. De Armas, R. Sarmiento and A. Núñez, “ GaAs Pipelined Carry Lookahead Adder”, IEE Electronics Letters, Vol. 34, No. 18, pp. 1732-1733, September, 1998 B. González, A. Hernández, J. García, J. Del Pino, J.R. Sendra and A. Núñez "Optimization of the δ-doped layer in P-HFETs at medium/high temperatures”, Semiconductors Science and Technology, 15:19-23, 2000, JCR 1,169 T. Bautista and A. Núñez, "Quantitative Study of the Impact of Design and Synthesis Options on Processor Core Performance", IEEE Transactions on Very Large Scale Integrated Systems, Vol. 9, No. 3. pp. 461-473, June, 2001 J. del Pino, SL Khemchandani, A Hernández, J R Sendra and A Núñez, “Quality factor model for integrated inductors in CMOS technology”, Microwave Engineering, 27-34, May, 2001 J. García, A. Hernández, J. del Pino, J. R. Sendra, B. González and A. Núñez, “Power model for DCFL family”,

IEE Electronics Letters, vol. 38, no. 1, pp. 13-14, January, 2002, JCR 1,072 B. González, A. Hernández, F. González-Sanz, S. Fernández de Ávila, and A. Núñez, “Static simulation of PHFETs at medium/high temperatures”, Semiconductor Science and Technology, vol. 17, no. 6, pp. 534-539, June, 2002, JCR 1,241 J. del Pino, J. R. Sendra, A. Hernández, S. L. Khemchandani, J. Aguilera, B. González, J. García and A. Núñez, “Models and Tools for CMOS Integrated Inductors”, Int. Journal of Analog Integrated Circuits and Signal Processing, vol. 33, págs. 171-178, 2002, JCR 0,204 B.D. Theelen, A.C. Verschueren, V.Reyes, M.P.J. Stevens, A. Núñez, “A scalable single-chip multi-processor architecture with on-chip RTOS kernel”, Elsevier Journal of Systems Architecture, 49 (12-15), pp. 619-639, 2003, JCR 0,235 J. del Pino, J. R. Sendra, A. Hernández, B. González, J. García, S.L. Khemchandani and A. Núñez, “Inductores integrados planos sobre tecnologías de silicio”, Vector Plus, no. 24, pp. 14-23, 2004 B. González, A. Hernández, J. R. Sendra, J. García, J. del Pino and A. Núñez, “Characterization of extrinsic resistances in temperature behaviour modelling of InGaAs MODFET´s”, Semiconductor Science and Technology, vol. 19, no. 5, pp. 648-654, 2004, JCR 2,152 G.M. Callicó, R.P. Llopis, S. López, J.F. López, A. Núñez, R. Sethuraman and R. Sarmiento, “Low-cost Super-Resolution Algorithms Implementation over a HW/SW Video Compression Platform”, Eurasip Journal on Applied Signal Processing, Special Issue on Super-Resolution, vol. 2006, 29 pages, Article ID 84614, 2006 (on-line Journal, aka Advances in Signal Processing, http://www.hindawi.com/journals/asp/volume-2006/si.3.html, JCR 2006: 0,463) A. Núñez, “Advances in Video Coding for Hand-held Device Implementation in Networked Electronic Media”, Springer Journal of Real-Time Image Processing, vol. 1, no. 1, pp. 9-23, October, 2006 L. García, G. M. Callicó, V. Reyes, D. Barreto, T. Bautista, and A. Núñez, “Towards a Configurable SoC MPEG-4 Advanced Simple Profile Decoder”, IET Proceedings on Computers and Digital Techniques, Special Section on Design of Circuits and Integrated Systems. ISSN-old: 1350-2387. 2007, DOI: 10.1049/iet-cdt:20060054, Pages 451-460, Volume 1, Number 5, September 2007. ISSN-new: 1751-8601. Impact Factor 2006 JCR Science Edition: 0.314 L. A. Sousa, N. E. O'Connor, M. Mattavelli, and A. Núñez, “Embedded Systems for Portable and Mobile Video Platforms”, EURASIP Journal of Embedded Systems, Volume 2007, Article ID 63250, pp. 1-2, 2007 G. M. Callicó and A. Núñez, “Mobile Receiver Design Increases the Resolution of Compressed Video”

SPIE Electronic Imaging & Signal Processing, ISSN 1818-2259, Article DOI: 10.1117/2.1200707.0821, 2007 Z.J. Jia, T. Bautista and A. Núñez, “Real-Time Application to Multiprocessor-System-on-Chip Mapping Strategy for a System-Level Design Tool” Electronics Letters, Volume 45, Issue 12, Page(s):613 – 615, June 4 2009, IET Institute of Engineering Technology (formerly IEE) ISSN: 00135194 http://dx.doi.org/10.1049/el.2009.0952 IF 2009: 0.970, Engineering, Electrical and Electronic, rank 124 of 246, Q3 T. Szydzik, G.M. Callicó, and A. Núñez, “Efficient FPGA Implementation of A High-Quality Super-Resolution Algorithm with Real-Time Performance”, IEEE Transactions on Consumer Electronics, 57 (2), pg. 664-672, (May 2011) ISSN: 00983063 http://dx.doi.org/10.1109/TCE.2011.5955206 IF 2011: 0.941, Telecommunications, rank 39 of 79, Q2 Z. J. Jia, T. Bautista, A. Núñez, A. M. Thompson and A. Pimentel, "A System-level Infrastructure for Multi-dimensional MP-SoC Design Space Co-exploration", ACM Transactions on Embedded Computing Systems, ACM 1539-9087/2013/11-ART27 ISSN: 15399087, issue 1s, page1, November 2013 http://dx.doi.org/10.1145/2536747.2536749 IF 2013: 0,680, Computer Science Hardware and Architecture, rank 33 of 50, Q3 L. Santos, E. Magli, R. Vitulli, A. Núñez, J. F. López and R. Sarmiento, “Lossy hyperspectral image compression on a graphics processing unit: parallelization strategy and performance evaluation”, Journal of Applied Remote Sensing, Volume7, Issue 1, Special Section on Advances in Onboard Payload Data Compression, J. Appl. Remote Sens. 7(1), 074599 (Aug 02, 2013). ISSN: 19313195 http://dx.doi.org/10.1117/1.JRS.7.074599 IF 2013: 0.892, Imaging Science and Photographic Technology, rank 15 of 25, Q3 Z.J. Jia, A. Núñez, T. Bautista, A.D. Pimentel, “A two-phase design space exploration strategy for system-level real-time application mapping onto MPSoC”, Microprocessors and Microsystems, Volume 38, Issue 1, Pages 9-21, February 2014, Elsevier http://dx.doi.org/10.1016/j.micpro.2013.10.005 IF 2013: 0.598, Computer Science Theory and Methods, rank 69 of 102, Q3 V. Reyes, W. Kruijtzer, T. Bautista and A. Núñez, “A SystemC based System-Level Design Tool for Embedded Multiprocessor Systems Modeling and Simulation”, submitted to ACM Transactions on Embedded Computing Systems, 2014 R. Rodríguez, B. González, J. García, F. Mulugeta Yigletu, J.M. Tirado, B. Iñiguez, and A. Núñez, “Numerical simulation and compact modelling of AlGaN/GaN HEMTs with mitigation of self-heating effects by substrate materials”. Phys. Status Solidi A, http://dx.doi.org/10.1002/pssa.201431897, 20 Jan 2015, Wiley.

PARTICIPACION EN CONTRATOS DE INVESTIGACION DE ESPECIAL RELEVANCIA CON EMPRESAS Y/O ADMINISTRACIONES

TITULO: "Convenio DECISA-90" ENTIDAD FINANCIADORA: DECISA DURACION DESDE: 01/01/90 HASTA: 31/12/90 INVESTIGADOR PRINCIPAL: Aurelio Vega Martinez TITULO: “Convenio DECISA-92” ENTIDAD FINANCIADORA: DECISA DURACION DESDE: 01/01/91 HASTA: 31/12/91 INVESTIGADOR PRINCIPAL: Aurelio Vega Martinez TITULO: "Estancia de investigadores extranjeros en España: Prof. K. Eshraghian en año sabático en el IUMA" SAB94-0078 ENTIDAD FINANCIADORA: Plan Nacional de I+D, Programa Sectorial de Promocion General del Conocimiento DURACION DESDE: 01/10/94 HASTA: 30/09/95 INVESTIGADOR PRINCIPAL: Antonio Núñez Ordóñez TITULO: VSC851: Conmutador de 32x32 de 1.25 Gigabit/s ENTIDAD FINANCIADORA: Vitesse Semiconductor Corporation, Camarillo, USA DURACION DESDE: 01/01/97 HASTA: 31/12/97 Cuantía: 35.677 US$ INVESTIGADOR PRINCIPAL: Roberto Sarmiento Rodríguez TITULO: “IP100 IC Mobile Communicator” ENTIDAD FINANCIADORA: Intelligent Pixels Incorporated, Anaheim, USA DURACION DESDE: 01/10/00 HASTA: 30/09/01 INVESTIGADOR PRINCIPAL: José López Feliciano TITULO: “IP200 IC Interactive Mobile Communicator” ENTIDAD FINANCIADORA: Intelligent Pixels Incorporated, Anaheim, USA DURACION DESDE: 01/10/01 HASTA: 30/09/02 INVESTIGADOR PRINCIPAL: José López Feliciano TITULO: Integrated inductors library development for the CSD/CSI & BYR AMS process ENTIDAD FINANCIADORA: Austria Mikro Systeme DURACION DESDE: 01/06/00 HASTA: 31/12/01 INVESTIGADOR PRINCIPAL: Antonio Hernández Ballester TITULO: Integrated Varactors and Passive Filters Development Library for the CSD/CSI and BYR AMS processes ENTIDAD FINANCIADORA: Austria Mikro Systeme DURACION DESDE: 01/06/01 HASTA: 31/12/02 INVESTIGADOR PRINCIPAL: José Ramón Sendra Sendra y Andrés García-Alonso Montoya Título del convenio/contrato: Asesoramiento en el desarrollo de la implementación de dispositivos para firma electrónica Empresa/Organismo financiador: Ingeniería Electrónica Canaria S.L. Entidades participantes: Duración, desde: 05-03-2012 hasta: 05-03-2015 Investigador responsable: Antonio Núñez Ordóñez Investigadores participantes: 3 CUANTÍA TOTAL DEL CONVENIO/ CONTRATO: 18.000,00 Euros

Título del convenio/contrato: Asesoramiento en el desarrollo de investigación CPU autómata de control de accesos Empresa/Organismo financiador: SCI Servicio de Consultoría Independiente S.L. Entidades participantes: Duración, desde: 05-03-2012 hasta: 05-03-2014 Investigador responsable: Antonio Núñez Ordóñez Investigadores participantes: 3 CUANTÍA TOTAL DEL CONVENIO/ CONTRATO: 12.000,00 Euros

PATENTES Y MODELOS DE UTILIDAD Inventores (p.o. de firma): Gustavo Iván Marrero Callicó, Sebastián Miguel López Suárez, Félix Bernardo Tobajas Guerrero, Valentín de Armas Sosa, José Francisco López Feliciano, Kamran Eshraghian, Antonio Núñez Ordóñez and Roberto Sarmiento Rodríguez Título: Self‐Adaptive Video Super‐Resolution Technique with Variable Upscale Factor N. de solicitud: SPEP-11369629 País de prioridad: Australia Fecha de prioridad: 23 de Noviembre de 2008 Entidad titular: LC Pty Ltd. Países a los que se ha extendido: pendiente. Empresa/s que la están explotando: LC Pty Ltd.

ESTANCIAS EN CENTROS EXTRANJEROS

Clave D=doctorado, P=postdoctoral. Y= invitado, C=contratado, O=otras (especificar) (1983)P: Laboratoire de Systemes Logiques. École Polytechnique Federale de Lausanne (Suiza), Dèpartement d’Electricité. Profs. Daniel Mange, Eduardo Sanchez (y Murat Kunt): Octubre, Noviembre, Diciembre de 1983. Investigación en VLSI, microarquitecturas y microprogramación (1986-1988)P y Y: GaAs Digital Systems Design Laboratory, Department of Computer Engineering, School of Electrical Engineering. Purdue University, USA, Prof. D. Meyer, J. Fortes y V. Milutinovic. Junio1986 a Octubre 1986: estancia previa en Stanford, Prof. E.J. McCluskey, Computer Systems Laboratory, Trabajo en interconexiones y distribución de reloj en circuitos integrados digitales de muy alta velocidad. Purdue: Octubre 1986 a Enero 1988. Estancia como Visiting Scientist 86/87 y como Visiting Professor el curso 87/88. Investigación sobre modelado de dispositivos MOSFET, E/D MESFET y MODFET/HEMT, su aplicación en diseño VLSI y microarquitecturas de procesador para tecnologías de muy alta velocidad en Silicio, Arseniuro de Galio y Semiconductores Compuestos. Desarrollo de un procesador DSP-VLIW mapeado tanto en Silicio como en GaAs. Docencia del curso EE696 "Processor Design Projects".

CONGRESOS

(Se dan sólo los de los últimos 25 años) P. P. Carballo, R. Sarmiento and A. Nuñez Título: Some Experiencies in Designing a LSI GaAs Processor usign KARL-III Proceedings 2nd. ABAKUS Workshop, R.Hartenstein ed., Innsbruck (Austria), 1988 A. Hernández, L. Gómez and A. Núñez, "Modelo para Análisis Temporal de Circuitos Digitales SDCFL", Proc. VI Congreso de Diseño de Circuitos Integrados, pp. 425-430, Santander (Spain), 1991 L. Gómez, A. Hernández, and A. Núñez, "Accurate Timing Analysis for SDCFL Circuits Considering Waveforms and Signals Overlap", Proceedings of the 2nd International Workshop on Power and Timing Modeling, Optimization and Simulation, pp. 92-101, Paris (France), 1992 A. Hernández, L. Gómez and A. Núñez, "Modelo Analítico de la Respuesta Transitoria de puertas DCFL", Proc. VII Congreso de Diseño de Circuitos Integrados, pp. 377-383, Toledo (Spain), 1992 L. Gómez, A. Hernández and A. Núñez, "Estimación de la Potencia Disipada en Circuitos Digitales DCFL/SDCFL", Proc. VII Congreso de Diseño de Circuitos Integrados, pp. 327-332, Toledo (Spain), 1992 A. Hernández, L. Gómez and A. Núñez, "Formulation of Delays in a Timing Analyzer for GaAs MESFET DCFL/SDCFL Technologies", Proceedings of the European Design Automation Conference, Brussels (Belgium), 1992 A. Hernández, L. Gómez and A. Núñez, "GASTIM: Un Analizador Temporal para Circuitos Digitales en GaAs", Proc. VIII Congreso de Diseño de Circuitos Integrados, pp. 53-58, Málaga (Spain), 1993 A. Hernández, L. Gómez, and A. Núñez, "GASTIM: An Accurate Timing Analyzer for GaAs MESFETs Digital Circuits", Proceedings of the ACM International Workshop on Timing Issues in the Specification and Synthesis of Digital Systems (TAU'93), pp 1-12, Malente (Germany), 1993 L. Gómez, A. Hernández, and A. Núñez, "Multiobjective Optimization Using Analytical Models of GaAs High-Speed Digital Circuits," Proceedings of the ACM International Workshop on Timing Issues in the Specification and Synthesis of Digital Systems (TAU'93), pp. 13-25, Malente (Germany), 1993 L. Gómez, A. Hernández, and A. Núñez, "An Accurate Timing Analyzer for GaAs MESFETs Digital Circuits", Proceedings of the 3rd International Workshop on Design Automation, pp 226-233, Moscow (Russia), 1993 S. Perdomo and A. Núñez,

"Results of Analyzing VLSI Interconnect Structures by a Methodology Based on Mixed Frequency-Time Domain", Proc. European Conference on Design Automation with EUROASIC Event, EDAC'93, Paris, France, pp. 409-413, IEEE Computer Society Press, 1993 L. Gómez, A. Hernández, and A. Núñez, "Multiobjective Optimization of GaAs High-Speed Digital Circuits", Proceedings of the 3rd International Workshop on Design Automation, pp 203-225, Moscow (Russia), 1993 L. Gómez, A. Hernández, and A. Núñez, "Optimization Using Analytical Models of GaAs High-Speed Digital Circuits", Proceedings of the 3rd. International Workshop on Power and Timing Modeling, Optimization and Simulation, pp 30-41, Montpellier (France), 1993 A. Hernández, L. Gómez and A. Núñez, "GASTIM: A Timing Analyzer for GaAs Digital Circuits", Proceedings of the European Design Automation Conference, pp 190-195, Hamburg (Germany), 1993 J.A. Montiel, V. Armas, D. Fay and A. Núñez, "Using ES2 Library and SILOS Simulator in the Development of a Single Chip with Three Processors and Analog I/O", In: P. Milligan and A. Núñez, eds., Proceedings of the Parallel and Distributed Processing Workshop PDP93, pp. 359-368, IEEE Computer Society, 1993 L. Gómez, A. Hernández, and A. Núñez, "Delay, Power and Area Expressions of GaAs High-Speed DCFL Circuits and their Applications to Optimization", Proceedings of the Gallium Arsenide Application Symposium, pp 203-208, Turin (Italy), 1994 J.A. Montiel, J.F. López, V. Armas, R. Sarmiento and A. Núñez, "A New Approach on Searching for Sizing and Timing Relations on GaAs DCFL", A.L. Stempkovsky ed., Proceedings of the IV International Design Automation Workshop, pp. 24-29, Russian Academy of Science, Moscow, Russia, 1994 J.F. López, K. Eshraghian, A. Núñez and R. Sarmiento, “Gallium Arsenide MESFET Memory Architectures”, Proc. IEEE International Workshop on Memory Technology, Design and Testing, San José, California, August 1995 A. Núñez, "Tradeoffs in VLSI Architecture for High-Performance Signal Processing", Proceedings 13th Australian Microelectronics Conference, Adelaide, Australia, July 1995, The IREE Society, pp. 123-135. Keynote paper J.F. López, R. Sarmiento, A. Núñez and K. Eshraghian, “A 2ns/660mW GaAs 5Kbit ROM using Low Leakage Current FET Circuit (L2FC)”, Proc. Gallium Arsenide Application Symposium, Paris, France, June, 1996 T. Bautista, G. Marrero, P.P. Carballo and A. Núñez, “Towards a Low-cost Processor Architecture”,

Proceedings XI Design of Integrated Circuits and Systems Conference, DCIS’96, Barcelona – Sitges, pp. 445-450, 20-22, November, 1996 J.F. López, R. Sarmiento, A. Núñez and K. Eshraghian, “High Performance Pseudo-Dynamic Classes of Logic”, Proc. IEEE International ASIC Conference, Rochester, New York, September, 1996 L. Hernández, F. Tobajas, J.F. López, R. Sarmiento, A. Núñez and K. Eshraghian, “Current Mode Techniques for Embedded GaAs ROM”, Proc. Integrated Circuits and Systems Design Conference, DCIS’96, Sitges, Spain, November, 1996 A. Núñez, R. Sarmiento, R. Esper-Chaín, J. Jakobsen, J.F. López, J. Montiel, V. De Armas, and F. Tobajas, “GaAs ICs for 10 GB/s ATM Switching”, Proceedings IEEE GaAs IC Symposium, Anaheim, California, October 12-15, 1997, pp. 101-104, Invited paper J. del Pino, A. Hernández, B. González, J. García, and A. Núñez, “Performance Analysis and Propagation Delay Time Estimation of Logic Families with HBTs”, Proceedings of the XII Design of Circuits and Integrated Systems Conference, pp 459-464, Sevilla (Spain), 1997 J. García, A. Hernández, B. González, J. del Pino, and A. Núñez, “Timing Analysis Model Based on Sensitivity for DCFL Family with HFET’s”, Proceedings of the XII Design of Circuits and Integrated Systems Conference, pp 453-457, Sevilla (Spain), 1997 B. González, A. Hernández, J. García, and A. Núñez, “Influence of temperature and doped layer concentration on P-HFETs”, Proceedings of the International Symposium on IC Technology, Systems & Applications, ISIC’97, pp 394-397, Singapore, 1997 J. del Pino, A. Hernández, B. González, J. García, and A. Núñez, “Performance Analysis and Propagation Delay Time Estimation of Logic Families with HBTs”, Proceedings of the VII International Symposium of Power and Timing Modelling Optimization and Simulation, pp 323-332, Louvain-la-Neuve (Belgium), 1997 L. Hernández, F. Tobajas, J.F. López, R. Esper-Chaín, V. De Armas, R. Sarmiento and A. Núñez, “A Low Power Pipelined GaAs ROM”, Proceedings DCIS97, Design of Circuits and Integrated Systems Conference, November 18-21, 1997, Sevilla, Universidad de Sevilla, pp. 435-440 T. Bautista, G. Marrero, P. P. Carballo and A. Núñez, “Rapid-prototyping of High-performance RISC Cores with VHDL,” Proceedings VIUF Fall 1997 Conference, VHDL International Users’ Forum (VIUF), Edited by the IEEE Computer Society, Arlington, Virginia, EE.UU, pp. 43-52, 19-22 October, 1997 R. Sarmiento, C.J. Pulido, V. De Armas, J.F. López, R. Esper-Chaín, J. Montiel and A. Núñez, “A 600 MHz 2D-DCT Processor for MPEG Applications”,

Proceedings of the 31st Asilomar Conference on Signals, Systems and Computers, Monterrey, California, 2-5 November 1997, Invited paper J. García, A. Hernández, J. del Pino, B. González, and A. Núñez, “Estimation of Power Consumption Based on Sensitivity Analysis for DCFL with HFET’s”, Proceedings of the XIII Design Circuits and Integrated Systems Conference, pp 96-100, Madrid, November, 1998 J. A. Montiel, V. De Armas, R. Sarmiento and A. Núñez, “A Cell and Macrocell Compiler for GaAs VLSI Full-Custom Design”, Proceedings Design Automation and Test in Europe (DATE), February, 1998, Paris, IEEE Computer Society, pp. 947-948, 1998 A. González, G. Marrero, P.P. Carballo, T. Bautista and A. Núñez, “Tratamiento de señales en DSPs multiprocesadores. Algoritmo paralelo para MPEG en el sistema SDB TMS320C80”, FAVI, International Conference on Automatic Control. PADI2, Piura, Peru, pp. 71-76, 1-3 October, 1998 J. García, A. Hernández, J. Del Pino, B. González and A. Núñez, “Application of Sensitivity Analysis in Modelling Power and Delay for HFET DCFL Circuits", Proceedings PATMOS’98, International Conference on Power and Timing Modeling Optimization and Simulation, October 7-9, Lingby, Denmark, pp. 51-60, Technical University of Denmark, 1998 J.A. Montiel, V. De Armas, R. Sarmiento and A. Núñez, “OLYMPO: A GaAs Compiler for VLSI Design”, Proceedings ICECS'98, IEEE International Conference on Electronics, Circuits and Systems, Lisbon, September 7-10, 1998, pp. 385-388 J.A. Montiel-Nelson, S. Nooshabadi, V.de Armas, R. Sarmiento and A. Núñez, "Design of Fast Arithmetic Circuits in GaAs based on Feed-Thru Logic", Proceedings DCIS'98, XIII Design of Circuits and Integrated Systems Conference, Madrid, 1998, pp. 196-201 B. González, A. Hernández, J. García, J. del Pino, J.R: Sendra and A. Núñez, "Optimization of the -Doped Layer Concentration in P-HFETs at Medium/High Temperatures", Proceedings DCIS’99, XIV Design of Integrated Circuits and Systems Conference, pp 433-437, Palma de Mallorca, Spain, November 16-19, 1999, Universitat de les Illes Balears T. Bautista and A. Núñez, "SPARC hard cores production and efficient integration for embedded systems" Proceedings DCIS’99, XIV Design of Circuits and Integrated Systems Conference, DCIS´99, Palma de Mallorca, Spain, November 16-19, 1999, pp. 175-180, Universitat de les Illes Balears T. Bautista and A. Núñez, “Flexible Design of SPARC Cores: A Quantitative Study”, Proceedings Seventh International WorkShop on Hardware/Software Codesign, Rome, Italy, May 3-5, 1999, pp. 43-47, ACM SIGDA, ACM SIGSOFT, IEEE Computer Society, IFIP WG 10.5

T. Bautista and A. Núñez, "Design of Efficient SPARC Cores for Embedded Systems", Proceedings of Euromicro Digital System Design Conference, Milan, September 8-10, 1999, IEEE Computer Society, pp. 236-239 J.F. López, K. Eshraghian, S. Lachowicz, R. Sarmiento, A. Núñez and D. Abbott, "Low Power Techniques for Digital GaAs VLSI", Proc. 9th Great Lakes Symposium on VLSI, Ann-Arbor, Michigan, USA, March, 1999 B. González, A. Hernández, F. González-Sanz, S. Fernández de Ávila and A. Núñez, “Tunnel Effect in P-HFETs at Medium/High Temperatures”, Proceedings of the 12th III-V Semiconductor Device Simulation Workshop & HBT Workshop, Duisburg (Germany), 2000 T. Bautista and A. Núñez, "Integrating Soft-Cores of Embedded processors: Experiments and Protocols for Design Evaluation", In Proceedings DDECS'00, 3rd Design and Diagnostics of Electronic Circuits and Systems Workshop, Smolenice, Poland, April 5-7, 2000, IEEE Computer Society, pp. 148-153 T. Bautista and A. Núñez, "Synthesis Experiments and Performance Metrics for Evaluating the Quality of IP Blocks and Megacells", Proceedings of International Symposium on Quality Electronic Design ISQED’2000, San Jose CA USA, March 2000, IEEE Computer Society, pp. 217-226, Best Paper Award S. Nooshabadi, J. A. Montiel-Nelson, A. Núñez, R. Sarmiento and J. Sosa, “A Single Phase Latch for High Speed GaAs Domino Circuits”, Proceedings of the Conference on Design, Automation and Test in Europe, DATE 2000, pp 760 ss, ACM B. González, A. Hernández, F. González-Sanz, S. Fernández de Ávila and A. Núñez, “Modeling of Tunnel Effect in a P-HFET”, Proc. III Conferencia de Dispositivos Electrónicos, Granada, Spain, 2001 J.A. Montiel, V. De Armas, R. Sarmiento and A Núñez, "A Compact Layout Technique for Reducing Switching Current Effects in High Speed Circuits", Proceedings ISQED'01, IEEE International Symposium on Quality Electronic Design, San José, California, March 23-26, 2001 J. del Pino, S.L. Khemchandani, A. Hernández, J.R. Sendra and A. Núñez, “Quality Factor Model for Integrated Inductors in CMOS Technology”, Proceedings of RF2001, Workshop on RF Circuit Technology, pp.156-165, Microwave Engineering Europe, CMP Electronics Group Publishers, Cambridge, April, 2001 J.F. López, S. Lalchand, F. Tobajas, S. López, A. Núñez and R. Sarmiento, “Gallium Arsenide Multiplierless Filter Bank for Two Dimensional Discrete Wavelet Transform (2D-DWT) Computation”, Proceedings SPIE International Symposium on Smart Electronics and MEMS, Adelaide, Australia, December 2001

J.A. Montiel, V. De Armas, R. Sarmiento, A. Núñez and S. Nooshabadi, "A Compact Layout Technique to Minimize Switching Current Effects in High Speed Circuits", Proceedings ISCAS'01, IEEE International Symposium on Circuits and Systems, September 2001 J. García, J. Pulido, A. Hernández, J. Del Pino, B. González, J.R. Sendra and A. Núñez, “SiDSen: A Program to Simulate Delays based on Sensitivity Analysis Model”, Proceedings XVI DCIS Conference on Design of Circuits and Integrated Systems, Porto, November 20-23, 2001, pp. 192-197 J. del Pino, J.R. Sendra, A. Hernández, S.L. Khemchandani, J. Aguilera, B. González, J. García and A. Núñez, “Modeling and Automatic Generation Tool for Integrated Inductors in CMOS Technology”, Proceedings XVI DCIS Conference on Design of Circuits and Integrated Systems, Porto, November 20-23, 2001, pp. 378-383 J. del Pino, S.L. Khemchandani, A. Hernández, J.R. Sendra, J. García, B. González and A. Núñez, “A 1.575 GHz SiGe Low Noise Amplifiers for GPS Applications”, Proceedings XVI DCIS Conference on Design of Circuits and Integrated Systems, Porto, November 20-23, 2001, pp. 479-484 J. R. Sendra, J. del Pino, A. Hernández, J. Hernández, J. Aguilera, A. García-Alonso and A. Núñez, “Integrated Inductors Modeling Tools for Automatic Selection and Layout”, Proc. IEEE International Symposium on Quality in Electronic Design, ISQED, San José, California, USA, pp. 400-404, March 2002 M. Marrero, P.P. Carballo, A.M. Escuela, G.M. Callicó and A. Núñez, "A new approach for IPs design in microelectronic design", Proceedings of the 4th European Workshop on Microelectronics Education - EWME 2002, Marcombo Boixareu Editores, pp 153-156 M. Marrero, P.P. Carballo, G.M. Callicó and A. Núñez, "A Design and Reuse Methodology for IP Soft-Cores with Built-in Performance Metrics", Proceedings of the 5th IEEE Design and Diagnostics of Electronic Circuits and Systems - IEEE DDECS 2002, Brno, Check Republic, April, pp. 286-293, 2002 M. Marrero, P. P. Carballo, A. M. Escuela, G. M. Callicó and A. Núñez, “A new approach for IP design in microelectronics”, Proc. 4th European Workshop on Microelectronics Education (EWME), Parador de Baiona, Vigo, May, 2002 M. Marrero, P. P. Carballo, G. Marrero and A. Núñez, “A quantitative approach to analyze and bound the synthesis-to-layout performance-spread of soft IP cores”, Proc. XVII Conference on Design of Circuits and Integrated Systems, Palacio de la Magdalena, Santander, Spain, November, 2002 J. del Pino, J. R. Sendra, A. Hernández, J. García, B. González, J. Aguilera, J. Hernández, J. de Nó and A. Núñez,

“On Silicon Integrated Inductor Library Design for Wireless Applications”, Proc. IECON’02, XXVIII Conference of the IEEE Industrial Electronics Society, Sevilla, November, 2002 B. González, J. García, A. Hernández, J. del Pino, J.R. Sendra and A. Núñez, “Modeling of the Temperature Behaviour of Intrinsic InGaAs PHFET”, Proc. DCIS’02, XVII Design of Circuits and Integrated Circuits Systems Conference, Santander, November, 2002 J. García, A. Hernández, J. del Pino, B. González, J.R. Sendra and A. Núñez, “Automatic Timing Model Development for CMOS Logic Circuits”, Proc. DCIS’02, XVII Design of Circuits and Integrated Systems Conference, Santander, November, 2002 J. García, A. Hernández, J. R. Sendra, B. González, J. del Pino, and A. Núñez, “Automatic timing model development for CMOS logic circuits,” Proc. of the XVII Design of Circuits and Integrated Systems Conference, Santander, November, 2002 J. del Pino, J. R. Sendra, A. Hernández, J. García, B. González, J. Aguilera, J. Hernández, J. de Nó, and A. Núñez, “On Silicon Integrated Inductor Library Design for Wireless Applications,” Proc. of the IEEE Int. Conf. on Electronics and Control, pp 2076-2081, Sevilla, 2002 J. del Pino, J. García, A. Hernández, B. González, J.R. Sendra and A. Núñez, “Layout Constraints for RF Integrated Inductors on Silicon”, Proc. DCIS’02, XVII Design of Circuits and Integrated Systems Conference, Santander, November, 2002 G. M. Callicó, R. Peset-Llopis, A. Núñez, R. Sethuraman, and M. Op de Beeck, “A Low-Cost Implementation of Super-Resolution based on a Video Encoder”, Proc. 28th Annual Conference of the IEEE Industrial Electronics Society IECON’2002, pp 1439-1444, Sevilla, Spain, 5-8 November, 2002 G. M. Callicó, R. Peset-Llopis, A. Núñez and R. Sethuraman, ”Real-Time and Low-Cost Incremental Super-Resolution over a Video Encoder”, Proc. 4th International Symposium on Quality Electronic Design ISQED’2003, San Jose, California, USA, 24-27 March, 2003 A. Núñez, V. Reyes and T. Bautista, "Signalling in the Heterogeneous Architecture Multiprocessor Paradigm", Proc. of the SPIE’s International Symposium on Microtechnologies for the New Millennium (VLSI Circuits and Systems), SPIE’2003, Maspalomas, Gran Canaria, 2003, nr. 5117, pp. 165-174, Invited paper G. M. Callicó, R. Peset-Llopis, A. Núñez and R. Sethuraman, “Mapping of Real-Time and Low-Cost Super-Resolution Algorithms on a Hybrid Video Encoder”, Proc. of the SPIE’s International Symposium on Microtechnologies for the New Millennium (VLSI Circuits and Systems), SPIE’2003, Maspalomas, Gran Canaria, 2003 M. Marrero, P. P. Carballo and A. Núñez,

“A method of generating trust-worthy performance estimations for soft-IPs“, Proc. of the SPIE’s International Symposium on Microtechnologies for the New Millennium (VLSI Circuits and Systems), SPIE’2003, Maspalomas, Gran Canaria, 2003 P. Carballo, P. Santos, M. Marrero and A. Núñez, “Some experiences using System-on-Chip buses“, Proc. of the SPIE’s International Symposium on Microtechnologies for the New Millennium (VLSI Circuits and Systems), SPIE’2003, Maspalomas, Gran Canaria, 2003 B. González, A. Hernández, J. García, J. Pino, J.R. Sendra, and A. Núñez, “Temperature Extrinsic Modeling in HFETs,” Proc. IV Congreso de Dispositivos Electrónicos, Barcelona, Spain, February 2003 B. González, A. Hernández, J. García, J. R. Sendra, J. del Pino and A. Núñez, “Temperature in HFETs when operating in DC”, Proc. of the SPIE’s International Symposium on Microtechnologies for the New Millennium (VLSI Circuits and Systems), SPIE’2003, Maspalomas, Gran Canaria, 2003 J. del Pino, J. García, B. González, J. R. Sendra, A. Hernández and A. Núñez, “Empirical model of the metal losses in integrated inductors,” Proc. of the SPIE’s International Symposium on Microtechnologies for the New Millennium (VLSI Circuits and Systems), SPIE’2003, Maspalomas, Gran Canaria, 2003 B. González, A. Hernández, J. García, J. del Pino, J. R. Sendra and A. Núñez, "DC -Extrinsic Model for AlGaAs/InGaAs/GaAs HFETs", Proc. 12th European Workshop on Heterostructure Technology, MonD6, Segovia, Spain, October 2003 J. Jachalsky, M. Wahle, P. Pirsch, S. Capperon, W. Gehrke, W. Kruijtzer and A. Núñez, “A Core for Ambient and Mobile Intelligent Imaging Applications”, Proc. IEEE International Conference on Multimedia and Expo ICME 2003, Baltimore, USA, July 6-9, Vol. 2, pp. 1-4, 2003 V. Reyes, T. Bautista and A. Núñez, "A Scalable Communication Platform for High Performance Multimedia Applications", First IEEE Workshop on Embedded Systems for Real-Time Multimedia (ESTIMedia), Newport Beach, California, USA, October 2003 J. del Pino, J. García, B. González, J. R. Sendra, A. Hernández and A. Núñez, “The impact of integrated inductors on low noise amplifiers”, Proc. XVIII Design of Circuits and Integrated Systems Conference, pp 49-54, Ciudad Real (Spain), November 2003 D. Barreto, L. García, G. M. Callicó, T. Bautista, P. P. Carballo and A. Núñez, “Super-Resolution over Compresed Video”, Proc. I Jornadas de Microelectrónica Aplicada, Las Palmas de Gran Canaria, July, 2004 L. García, D. Barreto, G. M. Callicó, T. Bautista, P. P. Carballo and A. Núñez, “ARTEMI: Architectures for Multimedia and Internet”, Proc. I Jornadas de Microelectrónica Aplicada, Las Palmas de Gran Canaria, July, 2004 C. Ruíz, T. Bautista, G. M. Callicó, P. P. Carballo and A. Núñez,

“Camellia: a Core for Ambient and Mobile intELLigent Imaging Applications”, Proc. I Jornadas de Microelectrónica Aplicada, Las Palmas de Gran Canaria, July, 2004 V. Reyes, T. Bautista, G. Marrero, P.P. Carballo, W. Kruijtzer and A. Núñez*, "CASSE: A System-Level Modeling and Design-Space Exploration Tool for Multiprocessor Systems-on-Chip", Proc. Euromicro Symposium on Digital Systems Design DSD 2004, Architectures, Methods and Tools, Rennes, France, September 2004, pp. 476-483 G.M. Callicó, S. López, R.P. Llopis, R. Sethuraman, J.F. López, R. Sarmiento and A. Núñez, "Low Cost Implementation of a Super-Resolution Algorithm for Real-Time Video Applications", Proc. IEEE International Symposium on Circuits and Systems, ISCAS 2005, Kobe, Japan, May 2005, pp 6130-6133 G.M. Callicó, S. López, R. P. Llopis, R. Sethuraman, A. Núñez, J.F. López, R. Sarmiento and M. Marrero, "Practical considerations for real-time super-resolution implementation techniques over video coding platforms", Proc. of the SPIE’s International Symposium on Microtechnologies for the New Millennium (VLSI Circuits and Systems) 2005, Sevilla, May 2005, vol.5837, pp 613-627, Key Note presentation L. García, V. Reyes, D. Barreto, G. M. Callicó and A. Núñez, "Evaluation of Architectures for an ASP MPEG-4 Decoder using a System-Level Design Methodology”, Proc. of the SPIE’s International Symposium on Microtechnologies for the New Millennium (VLSI Circuits and Systems) 2005, Sevilla, May 2005, vol.5837, pp 785-794 D. Barreto, G. M. Callicó, S. López, L. García and A. Núñez, "Real-Time Super-Resolution over raw and compressed video sequences", Proc. of the SPIE’s International Symposium on Microtechnologies for the New Millennium (VLSI Circuits and Systems) 2005, Sevilla, May 2005, vol.5837, pp 628-637 V. Reyes, W. Kruijtzer, T. Bautista, G. Marrero and A. Núñez, "A Multicast Inter-Task Communication Protocol for Embedded Multiprocessor Systems", Proceedings of the 3rd IEEE/ACM/IFIP International Conference on Hardware/software Codesign and System Synthesis, CODES + ISSS’05, Jersey City, New Jersey (USA), September 2005, pp 267-272 L. Garcia, V. Reyes, D. Barreto, G. M. Callicó, T. Bautista, A. Núñez, "Analysis of MPEG-4 Advanced Simple Profile (ASP) Architectures Using a System-Level Design Methodology", Proc. XX Conference on Design of Circuits and Integrated Systems DCIS’05, Lisbon, Portugal, November 2005, paper 6c.1, 6 pp, Best Paper Award V. Reyes, L. García, T. Bautista, G. M. Callicó and A. Núñez, "Narrowing the Design Productivity Gap: A System-Level Design and Simulation Environment for Heterogeneous MPSoCs", Proc. IEEE International High Level Design Validation and Test Workshop HLDVT’05, Napa Valley, California, USA, December 2005

V. Reyes, W. Kruijtzer, T. Bautista, G. Alkadi and A. Núñez, “A Unified System-Level Modeling and Simulation Environment for MPSoC design: MPEG-4 Decoder Case Study”, Proc. Conference on Design Automation and Test in Europe, DATE 2006, Munich, March 6-10, 2006, pp 474-479 A. Sanchez-Peña, P.P. Carballo, L. Garcia and A. Núñez, “VIPACES, Verification Interface Primitives for the development of AXI Compliant Elements and Systems”, Proc. Euromicro Conference on Digital System Design, DSD 2006, Catvat, Croacia, August, 2006 D. Barreto, L. Aguiar, G. M. Callicó, P.P. Carballo and A. Núñez, “Incremental architecture development of MPEG-4 ASP terminals with novel Super-Resolution Enhancements for DAB channels”, Proc. II Jornada de Microelectrónica Aplicada Las Palmas de Gran Canaria, 20 October 2006 A. Sanchez-Peña, P.P. Carballo, L. Garcia and A. Núñez, “Analysis of Data Load per Component and Communication Channels using an AMBA 3 AXI Verification Library for SoC”, Proc. XXI Conference on Design of Circuits and Integrated Systems DCIS’06, Barcelona, 2006 L. Garcia, D. Barreto, P.P. Carballo, G. M. Callicó and A. Núñez, “Design of an MPEG-4 ASP SoC with novel Super-Resolution Enhancements for DAB channels”, Proc. XXI Conference on Design of Circuits and Integrated Systems DCIS’06, Barcelona, 2006 D. Barreto, A. Quintana, L. García, G. M. Callicó and A. Núñez, “MPEG-4 ASP SoC receiver with novel image enhancement techniques for DAB networks”, Proc. of the SPIE’s International Symposium on Microtechnologies for the New Millennium (VLSI Circuits and Systems), Vol. 6590, 659009, (May 2-4, 2007) J. L. Díaz, D. Barreto, L. García, G. M. Callicó, P. P. Carballo, and Antonio Núñez, “Accelerating a MPEG-4 video decoder through custom software/hardware co-design”, Proc. of the SPIE’s International Symposium on Microtechnologies for the New Millennium (VLSI Circuits and Systems) Vol. 6590, 65900B (May 2-4, 2007) A. Sánchez-Peña, P. P. Carballo and A. Núñez, “Exploring system interconnection architectures with VIPACES: from direct connections to NOCs”, Proc. of the SPIE’s International Symposium on Microtechnologies for the New Millennium (VLSI Circuits and Systems), Vol. 6590, 65900Q (May 2-4, 2007) A. Sánchez-Peña, P. P. Carballo and A. Núñez “Analysis and Improvement of AMBA 3 AXI Interconnection Architectures Using Interface Models” Proc. XXII Conference on Design of Circuits and Integrated Systems DCIS’07, 21-23 November, Sevilla, 2007 G.M. Callicó, S. López, F. Tobajas, V. De Armas, J.F. López, A. Núñez, and R. Sarmiento "Towards the Use of Super-Resolution in Biomedical Systems-on-chip"

The 12th World Multi-Conference on Systemics, Cybernetics and Informatics, Orlando, USA, 29 June-2 July, 2008 pp. 21-26, ISBN: 1-934272-32-9 A. Sánchez-Peña, P. Hernández-Fernández, P. P. Carballo, G. M. Callicó, A. Núñez “Transaction Level Modelling for a Super-Resolution Hardware-Engine Design” Proceedings XXIII Conference on Design of Circuits and Integrated Systems DCIS’08, Grenoble, France, 12-14 November 2008 Z.J. Jia, T. Bautista, A. Núñez, C. Guerra and M. Hernández “Design Space Exploration and Performance Analysis for the Modular Design of CVS in a Heterogeneous MPSoC” Proceedings of the International Conference on Reconfigurable Computing and FPGAs, 2008, ReConFig '08, Cancun, Mexico, 3-5 December, 2008, Page(s):193 – 198, CPS-IEEEXplore Digital Library, DOI: 10.1109/ReConFig.2008.33 M. Thadani, P. P. Carballo, P. Hernández-Fernández, G. M. Callicó and A. Núñez “ESL flow for a hardware H.264/AVC decoder using TLM-2.0 and high level synthesis: quantitative study” Proceedings SPIE Microtechnologies for the New Millenium 2009, Dresden, Germany, 4-6 May, 2009. DOI: 10.1117/12.821647 M. Thadani, T. Szydzik, P.P. Carballo, P. Hernández-Fernández, G.M. Callicó and A. Núñez “Quantitative assessment of the optimization steps in an ESL flow for a hardware implementation of a H.264/AVC decoder” Proceedings of the 12th Euromicro Conference on Digital System Design, DSD 2009, WiP Session, Patras, Greece, 27-29 August 2009 Z. J. Jia, T. Bautista and A. Núñez, “Real-time visual tracking system modelling in MPSoC using platform-based design” Proceedings IS&T/SPIE Symposium on Electronic Imaging, San Jose, California, USA, 18-22 January, 2009. DOI: 10.1117/12.811332 Z. J. Jia, A. D. Pimentel, M. Thompson, T. Bautista, and A. Núñez, “NASA: A Generic Infrastructure for System-level MP-SoC Design Space Exploration” Proc. ESTIMedia, IEEE Embedded Systems for Real-Time Multimedia Symposium, pp. 41-50, Scottsdale, Arizona, USA, 28-29 October, 2010. DOI: 10.1109/ESTMED.2010.5666979 T. Szydzik, G.M. Callicó, and A. Núñez, “Closing the Gap between Software and Hardware Super-Resolution Image Reconstruction: Provision of High-Quality Output“. SPIE VLSI Circuits and Systems, Praga, Czeck Republic, 18-20 April, 2011. DOI: 10.1117/12.888253. T. Szydzik, G.M. Callicó, and A. Núñez, “A Low Memory Requirements Execution Flow for the Non-Uniform Grid Projection Super-Resolution Algorithm”. ISM 2011, IEEE International Symposium on Multimedia, pp 85-90, Dana Point, California (USA), 5-7 December, 2011. DOI: 10.1109/ISM.2011.22 T. Szydzik, G.M. Callicó and A. Núñez, "Real-Time Video Restoration using FPGA Devices”. Proceedings Advanced Computer Architecture and Compilation for High-Performance and Embedded Systems, ACACES 2012, Fiuggi, Italy, July 11-17th 2012, pp 181-184, ISBN 978 90 382 1987 5

T. Szydzik, G.M. Callicó and A. Núñez, "Real-time Implementation in FGPA of a Super-Resolution Algorithm using Macro-Block Execution Flow". Proceedings XXVII Conference on Design of Circuits and Integrated Systems DCIS’12, Avignon, France, 28-30 November 2012 Pedro P. Carballo, Omar Espino, Romén Neris, Pedro Hernández, Tomasz M. Szydzik and A. Núñez, “Implementation of Scalable Video Coding Deblocking Filter from High-Level SystemC Description”, Proceedings of SPIE Volume 8764, SPIE VLSI Circuits and Systems, Alpexpo, Grenoble, France, April 24-26, 2013, Paper 8764-7 Tomasz Szydzik, Lode De Paepe, Luigi Albani and Antonio Núñez, “Contributions to Visualization Algorithm Enabling GPU-Accelerated Image Displaying for Dual Panel High Dynamic Range LCD Display”, Proceedings ISPA 2013, 8th Int'l Symposium on Image and Signal Processing and Analysis, ISPA 2013, Trieste, Italy, September 4-6, IEEE Signal Processing Society, and EURASIP Pedro P. Carballo, Omar Espino, Romén Neris, Pedro Hernández-Fernández, Tomasz M. Szydzik and Antonio Núñez, “Scalable Video Coding Deblocking Filter FPGA and ASIC implementation using High-Level Synthesis Methodology”, Proceedings of the 16th Euromicro Conference on Digital System Design, DSD 2013, Santander, Spain,4-6 September 2013, pp. 415-422, IEEEXplore Digital Library, DOI 10.1109/DSD.2013.52 Tomasz Szydzik, Eduardo Quevedo, Gustavo M. Callicó, Antonio Núñez, Felix Tobajas and Roberto Sarmiento "Optimization of non-uniform grid projection image super-resolution algorithms by reduced granularity and modified addressing", Proceedings XXIX Conference on Design of Circuits and Integrated Systems, DCIS, Madrid, Spain, November 26th – 28th, 2014, IEEEXplore Digital Library Raúl Rodríguez, Benito González, Javier García, Fetene M. Yigletu, José M. Tirado, Benjamín Iñiguez, and Antonio Núñez “Numerical simulation and compact physical modelling of AlGaN/GaN power HEMTs accounting for mitigation of SHE degradation by using engineered substrate materials”, Proc. International Workshop on Nitrides IWN 2014, Warsaw, September 2014. R. Rodríguez, B. González, J. García, F. M. Yigletu, J.M. Tirado, B. Iñiguez, and A. Núñez, “DC SHEs on GaN HEMTs varying substrate material”. 10th Conference on Electron Devices CDE, Madrid, February 2015. R. Rodríguez, B. González, J. García, F. M.Yigletu, B. Iñiguez, A. Lázaro, A. Núñez, “Thermal conditions for DC numerical simulation and modelling of the operating temperature impact on GaN HEMTs”, Proc. Symposium “Nitride semiconductors for high power and high frequency electronic devices”, E-MRS Conference, Fall Meeting, Warsaw, Poland, 9/15, 2015

TESIS DOCTORALES DIRIGIDAS

"Reconocimiento de palabra aislada en tiempo real", Autor: José M. Santos, Director: Antonio Núñez Facultad de Ciencias, Universidad de La Laguna, 1986. Sobresaliente "Cum laude" por unanimidad.

"Aportaciones al Diseño de Procesadores GaAs. Resultados de las técnicas de partición e implementación en función de los parámetros tecnológicos" Autor: Roberto Sarmiento Rodríguez. Director: Antonio Núñez ETS de Ingenieros Industriales. Universidad de Las Palmas de Gran Canaria. Julio 1991. “Apto cum laude” por unanimidad. "Modelado del tiempo de propagación para análisis y verificación temporal de circuitos DCFL en GaAs." Autor: Antonio Hernández Ballester. Director: Antonio Núñez. E.T.S. Ingenieros de Telecomunicación. ULPGC. Diciembre 1992. “Apto cum laude” por unanimidad "Optimización multiobjetivo de circuitos digitales DCFL/SDCFL en GaAs." Autor: Luis Gómez Déniz. Director: Antonio Núñez. E.T.S. Ingenieros de Telecomunicación. ULPGC. Diciembre 1992. “Apto cum laude” por unanimidad. "Entorno de ayuda a la concepción y diseño de arquitecturas con alto grado de paralelismo". Autor: Aurelio Vega Martínez. Director: Antonio Núñez. E.T.S. de Ingenieros Industriales. ULPGC. Diciembre 1992. “Apto cum laude” por unanimidad "Sintesis y compilacion de células en tecnología GaAs". Autor: Juan Antonio Montiel Nelson. Director: Antonio Núñez. ETS de Ingenieros Industriales. ULPGC. Julio 1994. “Apto cum laude” por unanimidad "Aportaciones al diseño de memorias ROM en tecnología GaAs". Autor: José Francisco López Feliciano. Director: Antonio Núñez. ETS de Ingenieros de Telecomunicación. ULPGC. Noviembre 1994. “Apto cum laude” por unanimidad “Modelado y generación flexible de nucleos procesadores SPARC para aplicaciones específicas”. Autor: Tomás Bautista Delgado. Director: Antonio Núñez. ETS de Ingenieros de Telecomunicación. ULPGC. Julio 1999. “Apto cum laude” por unanimidad. “Real-Time and Low-Cost Super-Resolution Algorithms onto Hybrid Video Encoders”. Doctorado europeo. Autor: Gustavo Marrero Callicó. Directores: Antonio Núñez y Rafael Peset-Llopis. ETS de Ingenieros de Telecomunicación. ULPGC. Julio 2003. “Apto cum laude” por unanimidad. “System Level Design Space Exploration for MPSoC: Methods, Algorithms and New Infrastructure”. Doctorado europeo. Autor: Zai Jian Jia Directores: Antonio Núñez y Tomás Bautista. ETS de Ingenieros de Telecomunicación. ULPGC. Enero de 2011. “Apto cum laude” por unanimidad. "Estrategia de conducción óptima de los sistemas eléctricos competitivos basada en sistemas de telecontrol” Autor: Eduardo Vega Fuentes Directores: Aurelio Vega Martínez y Antonio Núñez Escuela de Ingeniería de Telecomunicación y Electrónica. ULPGC. Mayo 2015. “Sobresaliente por unanimidad”

OTROS MERITOS PARTICIPACIONES EN COMITES Y REPRESENTACIONES INTERNACIONALES Habituales:

International Symposium on Quality Electronic Design ISQED, IEEE ED CAS, San Jose, California, Miembro del Steering Committee de ISQED desde 2001 hasta la fecha Chairman del Best Paper Award Committee de ISQED 2002-2010 Miembro del Comité de Programa de ISQED desde 2000 hasta la fecha Cofundador y miembro del Steering Committee de DSD desde 1998 hasta la fecha Miembro del Comité de Programa de DSD desde 1998 hasta la fecha Miembro del Board of Directors de EUROMICRO desde 1992 hasta 2009. EUROMICRO, The European

Association for Microelectronics and Computing. Miembro asociado desde 1985 Miembro de Comités de Programa de EUROMICRO desde 1988 hasta la fecha Cofundador y miembro de Comités de Programa de EUROMICRO Parallel, Distributed and Network-

based Processing, PDP, 1993-2000 Miembro de Comité de Programa de “SPIE Symposium on Microtechnologies: VLSI Circuits and

Systems” 2003, 2005, 2007, 2009, 2011 Cofundador y miembro de Comité de Programa de los congresos PATMOS (Power Timing Modeling

Optimization and Simulation) desde 1989 hasta la fecha Miembro del Comité de Programa y Presidente de Sesiones en los Congresos DCIS, desde las III Jornadas

de Diseño Lógico (1983), y tras su refundación como Congreso DCI en 1991, y como DCIS en 1996 y hasta la fecha.

Miembro del Steering Committee de DCIS desde la creación de ese órgano de dirección en 1996 y hasta

la fecha. Cofundador y miembro del Comité de Programa de los Congresos de Computación Empotrada JCE

(SARTECO), 2010 hasta la fecha

Algunos detalles de participaciones relevantes como presidente: Presidente del Comité de Programa de Euromicro Digital System Design Conference DSD 2009, Patras,

Greece, 2009 www.iuma.ulpgc.es/dsd09 Presidente del Comité de Programa y copresidente de la sesión plenaria inaugural del IV International

Design Automation Workshop, Moscú, 1994. Miembro del Comité de Programa y del Comité Organizador del European Design Automation

Conference” EDAC 93, Paris, posteriormente redenominada European Design and Test Conference ED&TC y finalmente Design Automation and Test in Europe, DATE.

Presidente del Comité de Programa de EUROMICRO'91, Viena, 1991.

Presidente del Comité de Programa de Digital System Design Conference, Maastricht, 2000.

Presidente del Congreso, miembro del Comité de Programa y presidente de sesiones del IX Congreso de Diseño de Circuitos Integrados DCIS'94, Gran Canaria, 1994.

Presidente de Comité Organizador del "workshop" de IFIP/TC10/WG2 "CAE Environments for Processor Design and Processor-based Design". Gran Canaria, Mayo de 1992.

Miembro del Comité de Programa y Coordinador del área "Arquitecturas" de EUROMICRO'89, en Colonia. Miembro del Comité de Programa y Coordinador del area “Arquitecturas”de EUROMICRO'88, Zurich, 1988.

General Chairman del European Workshop on Parallel & Distribuited Processing, Las Palmas, Enero

1993, organizado por EUROMICRO y la CEE-ESPRIT. Presidente del Comité de Programa del European Workshop on Power and Timing Modeling

Optimization and Simulation PATMOS'92, París, Septiembre 1992, organizado por CEE-ESPRIT y EUROMICRO

Deputy Programme Chairman de EUROMICRO'92, París, 1992. Keynote Address, “Emerging Technologies”, ESPRIT Conference, European Comission, Brussels, 1988 Keynote Address, “VLSI Processors for Multimedia”, IEE Microelectronics Conference, Adelaide,

Australia, 1995

Otras (comités y presidente de sesiones): Miembro del Comité de Programa de la Jornadas de Computación Empotrada JCE-SARTECO 2012 Miembro del Comité de Programa de la Jornadas de Computación Empotrada JCE 2011 Miembro del Comité de Programa de la Jornadas de Computación Empotrada JCE 2010 Miembro del Comité de programa de ESSCIRC, Estoril, Portugal, 2003 Miembro del Comité de Programa y presidente de sesión de PATMOS, Torino, Italy, 2003 Miembro del Comité de Programa y presidente de sesión de PATMOS, Sevilla, 2002 Miembro del Comité de Programa y presidente de sesión de PATMOS, Hamburg, 2001

Miembro del Comité de Programa y presidente de sesión de ISQED, International Symposium on Quality Electronic Design, IEEE, San José, California, 2002

Miembro del Comité de Programa y presidente de sesión de ISQED, International Symposium on Quality Electronic Design, IEEE, San José, California, 2001. Miembro del Comité de Programa y presidente de sesión de ISQED, International Symposium on Quality Electronic Design, IEEE, Santa Clara, California, 2000. Miembro del Comité de Programa y presidente de sesión de PATMOS'96, Montpellier 1996. Miembro del Comité de Programa y presidente de sesión de Euromicro'96, Praga, 1996. Miembro del Comité Organizador del II International Symposium GaAs VLSI'96, Gran Canaria, 1996. Miembro del Comité de Programa y presidente de sesión de PATMOS'95, Oldenburg, Alemania, 1995. Miembro del Comité de Programa y presidente de sesión de Euromicro'95, Como, Italia, 1995. Miembro del Comité Organizador, Comité de Programa y Presidente de Sesiones del X Congreso de Diseño de Circuitos Integrados y Sistemas DCIS'95, Zaragoza, 1995. Miembro del Comité de Programa del II European Workshop on Design Methodologies for Microelectronics and Signal Processing, Bratislava, 1995, precursor de los congresos centroeuropeos DDESC.

Miembro del Comité Organizador del I International Symposium GaAs VLSI'95, Gran Canaria, 1995. . Miembro del Comité de Programa y Presidente de Sesión de PATMOS'94, Barcelona, 1994. Miembro del Comité de Programa de Euromicro'94, Liverpool, 1994. Miembro del Comité de Programa de Euromicro'93, Barcelona, 1993. Miembro del Comité Organizador, de Programa, y presidente de sesiones del VIII Congreso de Diseño de Circuitos Integrados DCIS'93, Málaga, 1993. Miembro del Comité de Programa y presdiente de sesiones de PATMOS'93, Grenoble, 1993. Miembro del Comité de Programa y presidente de sesiones del I European Workshop on Design Methodologies for Microelectronics and Signal Processing, Cracovia, 1993. Miembro del Comité de Programa y Presidente de Sesiones en el VII Congreso Nacional de Diseño de Circuitos Integrados, Toledo 1992. Miembro del Comité de Programa y Presidente de Sesiones en el VI Congreso Nacional de Diseño de Circuitos Integrados, Santander 1991. Miembro del Comité de Programa y Presidente para la organización de "Tutorials" de EUROMICRO'90, Amsterdam, 1990.

EXPERIENCIA DE GESTION DE I+D Equipos e instalaciones utilizadas o gestionadas: Hardware Equipo Fecha Clave Tektronix 8560-8561 1980-86 UA VAX 750 (VMS) 1982-86 UA SUN-3 (UNIX) 1986-93 UA SUN SPARC 10 (Solaris) 1994-98 UA SUN Ultrasparc (Solaris) 1996-2003 UA Tester HP83000 1999 UO Software Equipo Fecha Clave SPICEG4 1980-90 UA LUCIE 1984-88 UA MAGIC 1985-90 UA MP2D 1986-88 UA Espresso, SIS, Octools 1986-hoy UA ENDOT 1986-88 UA IDaSS 1990-hoy UA CADENCE Virtuoso 1990-1995 UO VERILOG 1994-hoy UA VHDL 1994-hoy UO SYNOPSYS-HSPICE 1994-hoy UO MENTOR G.-RENOIR 1998-2000 UO SystemC 2002-hoy UO Xilinx ISE y EDK 2003-hoy UO Synopsys Cocentric, SystemStudio 2003-hoy UO Altera QuartusII, SOPC 2003-07 UO Mentor Advantage, Modelsim, Leonardo 2003-05 UO ARM-DSM 2003-07 UO SystemC, TLM 2005-hoy UO RESPONSABLE DE: Director del Instituto Universitario de Microelectronica Aplicada y como tal responsable de la gestion de I+D del Instituto y de sus grandes instalaciones y equipamientos, 1988-2003, y 2007-hoy, entre ellos: - Equipamiento de Test de Circuitos Integrados de Alta Velocidad, con Instrumentacion en el rango de 20GHz - Equipamiento de Estacion de Puntas y medidas sobre oblea con instrumentación de analisis de redes en el rango de 20 GHz. Equipamiento de medidas RFIC hasta 10 GHz. - Equipamiento Sistema de adquisición de imágenes híper-espectrales de alta definición espacial y espectral - Equipamiento de Laboratorio de Circuitos Impresos, Montaje Superficial e Inserción - Equipamiento de la Red Intranet, Servidores Virtualizados y Servicio de Infraestructura de Red del IUMA - Equipamiento, Herramientas y Tecnologías de Fundidoras proporcionadas por Europractice y otras adquiridas directamente. Muy diversas tecnologías y herramientas. Hay otros encargados de la gestión directa e inmediata de ellas. Responsable de Europractice para la ULPGC, desde 1988 hasta hoy. Licencias de herramientas Synopsys, Cadence, Mentor, Xilinx, Altera, Coventor, ADS, Synplicity…etc, por 15.000 euros anuales aprox. - Diversa instrumentación variada.

OTROS MERITOS Distinciones Universidad de Las Palmas de Gran Canaria, Premio a la Excelencia Universitaria en Docencia e Investigación, 2003. En posesión de 7 personas hasta la fecha Honorary Fellow, International Society for Quality Electronic Design ISQED, San José, California, USA, 2007, “for his exceptional achievements and outstanding contributions to the field of electronic design and design automation, as well as for his utmost dedication to quality of design, in particular in the area of VLSI design targeting advanced compound semiconductors and devices for datacommunication and telecommunication integrated circuits”. Euromicro, Senior Member IEEE Circuits and Systems Society, Member HiPEAC, High Performance and Embedded Architectures and Compilers, European Network of Excellence, 6th Framework Program for Research, 2004-2007, Full Member HiPEAC 2, High Performance and Embedded Architecture and Compilation, European Network of Excellence, 7th Framework Program for Research, 2008-2011, Full Member HiPEAC 3, High Performance and Embedded Architecture and Compilation, European Network of Excellence, 7th Framework Program for Research, 2012-2015, Full Member Coordinación de grandes consorcios Coordinador general de MUSICCA “Microelectronics Wireless Systems for Industrial Communication-and-Control Applications”, propuesta de Red de Excelencia en Diseño Microelectrónico para el Sexto Programa Marco de Investigación en Europa, Prioridad IST, formada por 20 universidades y centros de investigación europeos (ETH, EPFL, KTH, IMEC, CSEM, VTT, INESC, KUL, UCL, U Sheffield, U Sussex, U Roma La Sapienza, Politecnico di Torino, U Bolonia, U Catania, FhG Erlangen, INP, CNRS, CRL, CarinthiaTech) junto con 5 universidades españolas y 15 empresas. La propuesta fue aprobada por el comité científico de evaluación pero no fue finalmente financiada. Junio 2003. Editor científico Editor asociado de: - Elsevier Journal of Microprocessors and Microsystems, Embedded Hardware Design, MICPRO - Elsevier Journal of Systems Architecture, Embedded Software Design, JSA - Springer Journal on Embedded Systems, JES - Springer Journal of Real Time Image Processing, JRTIP Comisiones Miembro de 59 tribunales de Tesis Doctoral, entre ellos 2 en Purdue University (EE.UU), 1 en Eindhoven University of Technology (Holanda), 1 en Ecole Nationale Superieure des Telecommunications, ENST (Paris), y 1 en Edith Cowan University, Perth (Australia), así como 1 tribunal de Tesis Master en la Universidad de Adelaida (Australia). Evaluador de diversos proyectos CICYT y Plan Nacional (unos 20) en el área TIC y TEC, y encargos de la Agencia Nacional de Evaluación y Prospectiva. Miembro de la Comision Nacional de Evaluación de los Proyectos CICYT-FEDER areas TIC y Telematica, 1997-2000. Miembro de la ponencia redactora del Plan Nacional de I+D 2000-2003, en el area TIC Miembro de la Comisión Nacional de Seguimiento de los Proyectos de Plan Nacional, área TEC, 2006, y Presidente Comisión de Evaluación TEC 2007 Delegado de ACIISI (Gobierno de Canarias) en ERRIN (Comisión Europea) y Grupo de Trabajo de la Comisión Europea en Smart Specialisation Platform S3 y Key Enabling Technologies KET (2012 hasta la fecha, diversos KETs: Micro y Nano, Photo, Materials, Manufacturing) Revisor Reviewer (más de 120 encargos) de las revistas científicas internacionales:

- IEEE Transactions on Circuits and Systems - IEEE Transactions on Circuits and Systems on Video Technology - IEEE Transactions on VLSI - IEEE Transactions on Consumer Electronics - IEEE Journal of Solid State Circuits

- Elsevier Journal of Microprocessors and Microsystems, Embedded Hardware Design, MICPRO - Elsevier Journal of Microprocessing and Microprogramming - Elsevier Journal of Systems Architecture, Embedded Software Design, JSA - Elsevier Journal of Signal Processing - Springer Journal of Real Time Image processing, JRTIP - Springer Journal on Embedded Systems, JES Reviewer (más de 400 encargos) de muchos de los congresos nacionales e internacionales en otro lugar citados, destacando EDAC, ED&TC, DATE, DAC, ISCAS, ISSS, ISQED, EUROMICRO, PDP, DSD, PATMOS, ESSCIRC, DDECS, DCIS, SPIE Microtechnologies-VLSI Circuits and Systems, JCE Evaluador de los Premios del COIT a la mejor tesis doctoral y al mejor proyecto fin de carrera, años 1997, 98, 99, 2000, 2001, 2002, 2003 Asistencia a otro tipo de congresos y reuniones científicas o academicas, de diversa naturaleza, no incluidas antes como congresos cientificos. Además de la participación, con comunicaciones ó ponencias, objeto de publicaciones, en los congresos científicos ya señalados, se ha asistido a los siguientes que son de naturaleza diversa: I Jornadas Nacionales de Electrónica Industrial. Organizadas por ETSII-Universidad Politécnica de Valencia, Valencia, Febrero 1981. IV Congreso Nacional de Automática. Asociación Española de Informática y Automática, Madrid, Mayo 1982. II Jornadas Nacionales de Electrónica Industrial. Organizadas por ETSII-Universidad Politécnica de Madrid, Sigüenza, Junio 1982. IIJornadas de Diseño Lógico. AEIA, Madrid, CSIC, Octubre 1983. III Jornadas Nacionales de Electrónica Industrial. Organizadas por ETSII-Universidad de Sevilla, Sevilla, Junio 1983. IV Jornadas Nacionales de Electrónica Industrial. Organizadas por ETSII-Universidad de Oviedo, Gijón, Junio 1984. V Jornadas Nacionales de Electrónica Industrial. Organizadas por ETSII-Universidad de Las Palmas GC, Las Palmas GC, junio 1985. Reuniones organizadas por CSIC-Fundesco para el análisis de la Comunidad Científica Española en las Tecnologías de la Información. Grupos: Microelectrónica y Optoelectrónica; y Tratamiento de Señales. Madrid, CSIC, Mayo 1986. Tenth Annual International Computer Software and Applications Conference, IEEE Computer Society, Chicago, Octubre 1986. Microelectronics and Design Automation, Purdue University Electrical Engineering Industrial Institute, PEEII Spring Workshop, West Lafayette, Abril 1987

II Jornadas de Tecnología Electrónica. Organizadas por Departamento de Ingeniería Electrónica-Universidad Politécnica de Cataluña, Barcelona, Octubre 1988. V Jornadas Nacionales de Paralelismo, Invitado por el Comité Organizador, La Manga 1999. TEDEA, I Seminario del Programa Nacional de Tecnologias de la Informacion y las Comunicaciones. Almagro 2000. Miembro de la Comisión para la adjudicación de becas de investigación de la Fundación Universitaria de Las Palmas (1990-1994).

Miembro de la Comisión de Investigación delegada de la Junta de Gobierno de la ULPGC (1990-2003). Miembro de la Comisión Científica Asesora del Gobierno de Canarias para selección de becarios y proyectos de investigación (1989-94, 1996-2002, y 2007-hoy). Organizaciones profesionales y científicas, nacionales e internacionales. Asociación Española de Informática y Automática. Miembro 1977-1992. Asociación Española de Ingenieros de Telecomunicación. Miembro desde 1974. Colegio Oficial de Ingenieros de Telecomunicación. Miembro desde 1975. Institute of Electrical and Electronics Engineers (IEEE). Miembro desde 1982. (Miembro estudiante PhD desde 1979). Comité Español de la International Federation of Automatic Control (IFAC). Miembro 1981-1985. European Association for Signal Processing (EURASIP), Miembro, 1982-85

EUROMICRO, European Association for Microelectronics and Computing. Miembro desde 1985. ABAKUS, ABL and KARL Users Group. Miembro, 1986-89. DECUS-España, Sociedad de Usuarios de Digital Equipment Corporation (Vax 11/780). Miembro, 1977-86. Colaborador científico y asesor de la revista "Mundo Electrónico". 1982-90. Miembro del grupo de trabajo 2 del Comité Técnico 10 de la International Federation of Information Processing (IFIP), 1986-88. EDA Association. Miembro desde 1992. Grupo de Usuarios de VHDL (España). Miembro desde 1992. Formación de estudiantes en empresas europeas. Responsable académico directo de las becas COMETT/LEONARDO de la ULPGC, 1989-1994, con destino a las siguientes empresas: -Thomson CSF/Composants Speciaux/Departement Arseniure de Gallium. (Francia). -Cossor (Reino Unido). -Plessey III-IV Group (Reino Unido). -Fraunhofer-Institut für Mikroelektronische Schaltungen und Systeme, FhG (Alemania). -Texas Instruments (Alemania). Responsable académico del Programa Erasmus en el que participa ETSIT con las Universidades de Newcastle, Belfast, Rennes, y Técnica de Viena, 1994-97. Algunos centros de investigación visitados por invitación en universidades extranjeras. Laboratoire de Systemes Logiques. Département Electricité. École Polytechnique Fédérale de Lausanne. (Suiza). Centre Electronique Horloger de Neuchatel (en la actualidad CSEM) (Suiza). Department of Electrical Engineering. Stanford University (EEUU). GaAs Digital Systems Design Laboratory. School of Electrical Engineering. Purdue University (EEUU). Department of Electrical Engineering. College of Engineering. Notre Dame University (EEUU). Department of Electrical Engineering. College of Engineering and Applied Sciences. State University of New York at Stony Brook INESC, Instituto de Engenharia de Sistemas e Computadores. Lisboa (Portugal). Electrical Engineering and Computer Science Department. Research Laboratory of Electronics. Massachusetts Institute of Technology (EEUU) Département Electronique. École Nationale Supérieure des Télécommunications (ENST). París (Francia). Lehrstuhl für Rechnerorganisation. Fachbereich Informatik. Universität Kaiserslautern. (Alemania). Centre for Microelectronic Systems Applications. School of Electronic System Engineering. The Polytechnic of Central London Department of Electrical Engineering and Computer Science. University of California Berkeley (EEUU). Department of Electrical Engineering and Computer Science. University of California Santa Cruz (EEUU). Department of Electrical Engineering. University of Santa Clara (EEUU). Facultad de Ingeniería. Escuela Politécnica Nacional de Ecuador (Ecuador). Facultad de Ingeniería. Universidad de Piura (Perú). Fachbereich Informatik. ETH Zürich (Suiza). Dipartamento di Elettronica. Politecnico di Milano (Italia). Department of Electronics Digital Systems Design Laboratory. Eindhoven University of Technology (Holanda). NIISAPRAN (CAD for VLSI Research Centre), Academia de las Ciencias de Rusia, Moscú. Centre for GaAs VLSI Technology, Universidad de Adelaida (Australia). Department of Computer Engineering and Communications, Edith Cowan University, Perth (Australia).