manual de prácticas del laboratorio de dispositivos de...

Manual de Prácticas

Secretaría/División: Área/Departamento:

Manual de prácticas del Laboratorio de Dispositivos de

Almacenamiento y de Entrada/Salida

División de Ingeniería Eléctrica

Departamento de Computación Semestre 2020-2

Implementación de memorias de mayor capacidad.

Práctica 6.


División de Ingeniería Eléctrica. Departamento de Computación.

2

Laboratorio de Dispositivos de Almacenamiento y

de Entrada Salida.

N° de práctica: 6

Nombre completo del alumno Firma

_______________________________________________________________________

_____________

Número de brigada: Fecha de elaboración: Grupo:

Elaborado por: Revisado por: Autorizado por: Vigente desde:

Implementación de memorias de mayor

capacidad.



3

Seguridad en la ejecución

Peligro o fuente de energía Riesgo asociado

1 Tensión alterna Electrocución

2 Tensión continua Daño a equipo

Objetivo de la práctica. Que el alumno sea capaz de implementar memorias de mayor capacidad, ya sea en cuanto al número de palabras y/o al número de bits por palabra. Introducción. Las memorias de sólo lectura y las memorias de lectura-escritura, son construidas con diferentes capacidades y organizaciones, sin embargo hay ocasiones en que se requiere memorias de mayor capacidad, ya sea que se necesite una palabra de memoria con mayor número de bits o que se requiera una mayor capacidad en cuanto al número de palabras o ambas. Por consiguiente se vuelve importante ver los aspectos básicos para poder llevar a cabo dicha implementación. Para llevar a cabo una implementación es necesario tener claro lo que queremos, saber con qué recursos contamos, así como nuestras limitaciones que tenemos, por lo tanto es indispensable preguntarnos lo siguiente:

¿Qué organización tendrá la memoria a implementar?

¿Con qué tipos de circuitos integrados de memorias se cuenta?



4

Otras restricciones, tales como precio, consumo de corriente, tiempo de acceso, número máximo de circuitos integrados, etc.

Una vez contestadas las anteriores preguntas se procederá a implementar la memoria con el circuito integrado seleccionado tomando en cuenta:

Número de circuitos integrados que se necesitan para alcanzar la capacidad deseada, tanto en el número de palabras como en el número de bits por palabra.

Número de líneas de direccionamiento que se requieren.

Número de líneas de entrada salida.

Líneas de habilitación y de control.

Circuitería adicional para que funcione correctamente la implementación, etc.

A continuación se verán dos ejemplos de implementación, en los cuales el problema se limitará a realizar la implementación requerida, suponiendo que ya se tiene elegido el circuito integrado que más nos favorece para realizarla. Además veremos ejemplos sencillos, los cuales nos proporcionarán los elementos necesarios para poder atacar problemas más complicados. a) Implementar una memoria de lectura escritura que tenga una organización de

256 x 8, contando con circuitos integrados de memorias RAM, que tienen una organización de 256 x 4.

En la figura 1, se muestra, lo que se tiene y lo que se desea, con las respectivas líneas de direccionamiento, entrada y salida de datos, habilitación, de control, etc.



5

Figura 1. Lo que se tiene y lo que se desea.

Como podemos observar se cuenta con una memoria RAM con una organización de 256 x 4, siendo necesarias 8 líneas de direccionamiento para las 256 palabras que contiene (ya que 28=256). Cada palabra de memoria está constituida por 4 bits, note que este tipo de memoria cuenta con cuatro líneas de entrada/salida de datos. Ahora bien, se requiere implementar una memoria RAM con una organización de 256 x 8. En este caso se requiere solamente incrementar el tamaño de la palabra de 4 a 8 bits, la capacidad en el número de palabras no varía. Por lo que se requerirán dos circuitos integrados de 256 x 4 para alcanzar el número de ocho bits por palabra, véase figura 2, las líneas de direccionamiento AO a A7 van en paralelo a ambos circuitos, al igual que la línea de lectura escritura, así como la línea de habilitación general, (ya que se requiere que los dos circuitos integrados estén habilitados al mismo tiempo), de tal forma que del primero se obtengan las cuatro primeras líneas de entrada/salida de datos y del segundo las otras cuatro, convirtiéndose la palabra a 8 bits.



6

Figura 2. Implementación de la memoria RAM con una organización de 256 x 8.

b) Implementar una memoria RAM con una organización de 1 K x 8 a partir de circuitos integrados RAM de 256 x 4.



7

Figura 3.

En este caso se quiere aumentar la capacidad tanto en el número de palabras como del número de bits por palabra. En primer lugar se debe de implementar una RAM de 256 x 8, (que sería idéntico al ejemplo anterior), utilizaremos el bloque de 256 x 8 de la figura 2. Para alcanzar la capacidad de 1K se requieren de cuatro bloques de 256 x 8, véase figura 4, de los cuales uno sólo debe de habilitarse, dependiendo del valor de las líneas A8 y A9, por consiguiente utilizaremos un decodificador 2 x 4. Además el habilitador del decodificador será utilizado como el habilitador general de la memoria. La línea de lectura/escritura (L/E) general debe ir conectada a las líneas de lectura/escritura de los cuatro bloques. Las líneas de entrada/salida de cada bloque de 256 x 8, deben estar unidas en los cuatro bloques, de tal forma que se obtengan las ocho líneas de entrada/salida (D1/S1 a D8/S8), quedando implementada la memoria.



8

Figura 4. Implementación de la memoria RAM con una organización de 1K x 8.



9

Desarrollo. 1) Implemente y alambra una memoria RAM estática la cual tenga lo doble de capacidad en cuanto al número de palabras original. El tamaño de la palabra de memoria debe seguir igual y deberá ser al menos de 8 bits, (por ejemplo; si la memoria seleccionada es de 2K x 8, la implementación deberá ser de 4K x 8). En caso necesario realice la circuitería necesaria para que funcione correctamente, debiendo tener el número de líneas de direccionamiento apropiado, entrada y salidas de datos, líneas de control y de habilitación. Compruebe el correcto funcionamiento escribiendo y leyendo la información mostrada y solicitada en la tabla 1. Al concluir llame al instructor para su verificación.

Tabla 1. Información a escribir y posteriormente leer.

Caracter D0 D1 D2 D3 D4 D5 D6 D7 An-1 An-2 An-3 . .. . A3 A2 A1 A0 Dirección decimal

H 0

O 0

L 0

A 0

0

2 0

0 0

1 0

9 0

0

G 0

P 0

O 0

0

# 0

0

O 0

K 0



10

2) Implemente y alambra ahora una memoria RAM estática la cual tenga el doble de la capacidad en cuanto al número de bits por palabras, la capacidad en cuanto al número de palabras no varía con respecto al original, (por ejemplo; si su memoria es de 2K x 8, el resultado será una memoria de 2K x 16). Compruebe el correcto funcionamiento escribiendo y leyendo la información mostrada y solicitada en la tabla 2. Al concluir llame al instructor para su verificación.

Caracteres

D0

D1

D2

D3

D4

D5

D6

D7

D8

D9

D10

D11

D12

D13

D14

D15

An-1

An-2

An-3

. . . A3

A2

A1

A0

Dirección decimal

H O 0 0

L A 0 0

0 0

2 0 0 0

1 9 0 0

0 0

# cuenta 1 0 0

0 0

# cuenta 2 0 0

Tabla 2. Información a escribir y posteriormente leer. 3) Estime de acuerdo a la hoja de especificación el tiempo de retraso que tendría la memoria utilizada. 4) Seleccione de un Manual de memorias, un circuito integrado de una memoria RAM dinámica e implemente el diseño (en papel) de una memoria que presente tres veces el número de bits de la palabra original, (el número de palabras no se modifica). 5) Utilizando el circuito integrado seleccionado del inciso anterior (RAM dinámica), ahora implemente el diseño (en papel) de una memoria que presente lo doble de su capacidad original en palabras, (el número de bits por palabra no se modifica). Explique a que problema se enfrentó.



11

¿Qué diferencias hay con respecto a la implementación de la RAMs estáticas, explique a detalle cada una de ellas. ¿Qué pasaría si las salidas del circuito integrado de la memoria fueran del tipo colector abierto o tres estados?, ¿qué modificaciones habría? Incluya en su reporte una copia de las hojas de especificaciones de los circuitos integrados de las memorias seleccionadas por usted. Material.

2 C.I. RAM estática (dependerá de la memoria que el alumno seleccione) Se recomienda: CMOS Static RAM 6116 (2K x 8 bits)

2 Display de 7 segmentos, cátodo común.

Circuitos integrados que se requieran de acuerdo a su implementación,

Hojas de especificaciones de los circuitos integrados que se utilizarán. Previo. 1) Describir detalladamente los pasos que se deben seguir para implementar una memoria de mayor capacidad, tomando en consideración entre otras cosas: ¿Con qué tipo de circuitos integrados de memoria se cuenta para realizar la práctica?, ¿Cuál es su capacidad y organización?, etc. (2 puntos) IMPORTANTE: Presentar la hoja de especificaciones de la SRAM adquirida para conocer su tiempo de acceso, así como la configuración de terminales del mismo.



12

2) Dibujar detalladamente el diagrama eléctrico de los arreglos de memoria de los puntos 1 y 2 del desarrollo de la práctica, tomando como circuito integrado de memoria original el adquirido, es decir, con el que se desarrollará la práctica. (4 puntos). Nota: 2 puntos de previo y 2 de presentación de armado. Para cada implementación (inciso 1 y 2) dibujar: Número de líneas de direccionamiento que se requieren Número de líneas de entrada/salida. Líneas de habilitación y control Circuitería adicional para que funcione completamente la implementación. 3) Mencione las diferencias principales entre una RAM estática y una RAM dinámica. (1.5 puntos) 4) Dibuje detalladamente la implementación de una memoria RAM dinámica que usted elija, en donde se incremente al doble el número de bits por palabra). Ejemplo; (si la DRAM es de 1K x 8, la implementación deberá quedar de 1K x 16). (1.5 puntos) 5) Dibuje detalladamente la implementación de una memoria RAM dinámica que usted elija, en donde se incremente al doble la capacidad de almacenamiento. Ejemplo; (si es de 1K x 8, deberá quedar de 2K x 8). (1 punto) Para cada implementación (inciso 4 y 5) dibujar: Número de líneas de direccionamiento que se requieren Número de líneas de entrada/salida. Líneas de habilitación y control Circuitería adicional para que funcione completamente la implementación. Entregar las hojas de especificaciones de las DRAMs empleadas.

manual de prácticas del laboratorio de dispositivos de...

Documents