informe previo

7/15/2019 INFORME PREVIO

http://slidepdf.com/reader/full/informe-previo-5633839b5023e 1/16

UNIVERSIDAD NACIONAL

MAYOR DE SAN MARCOS

(Uni ver si dad del Perú, Decan a de América)

Facul tad : Ingen iería Elect róni ca

Curso : Laboratorio de Microelectrónica

Profesor : Ing. Alarcon Matutti Ruben

Trabajo : Informe Previo N 0 1

Tema : Laboratorio 1

Alu mno : Ju lio César Al cald e Felix

Ciudad Un ivers itaria, abril del 2013



INFORME PREVIO

Resolver las preguntas planteadas (1-4) y que serán presentadas en el InformeFinal.

1) Presentar en el laboratorio el LAYOUT realizado del inversor (inv.msk).Considerar para el layout el esquema de la Fig. A y la Fig. B del diagramade barras (STICK). Tratar de conseguir un layout de dimensiones mínimas.

Diagrama Stick



Corte 2D



Vista 3D

Caracteristicas del Cmos

2) Para el LAYOUT del inversor, hallar las dimensiones (W/L) de lostransistores, la frecuencia máxima de operación y dar respuesta escrita atodas las interrogantes de la guía que están arriba planteadas. En ellaboratorio pide responder dichas preguntas.



Las dimensiones (W/L) son:

W= 0.75µm (6 lambda); L= 0.25 µm (2 lambda)

Estas medidas son iguales para ambos transistores.

Para hallar la frecuencia máxima, simularemos el layout y activamos la opción

de frecuencia.

La frecuencia maxima es 0.476 GHz

3) Extraer la descripción CIR (Spice) y la descripción CIF

(CaltechIntermediateForm) del inversor. En cada caso establecer las reglasprincipales de sintaxis y describir sus contenidos. Buscar en internet lainformación necesaria.



Los archivos CIF (Caltech Intermediate Form) proporcionan información sobre los

componentes del diseño que gráficamente se realizan en base a figuras geométricas como

polígonos y líneas de los cuales se definen las coordenadas de cada uno de sus vértices.

Las reglas establecen que:

La línea que contiene DS muestra si hay una escala a tener en cuenta, esto permite procesar dimensiones inferiores a las micras.

Siempre que se haya especificado muestra el tpocell.

Los polígonos (P) deben tener al menos tres puntos. Un polígono cualquiera de más puntos es aceptado.

Las líneas (L) deben tener al menos un punto.

Pueden introducirse comentarios, pero son ignorados.

La letra final E indica el final del archivo.

DESCRIPCION CIF

( File : "C:\Users\Rapahel\Desktop\PREVIO 1 micro\layouts previo

1\INVERSOR.CIF")

( Conversion from Microwind 2b - 17.01.2000 to CIF)

( Version 15/04/2013,17:46:07)



DS 1 1 1;

9 topcell;

L 1;

P -12500,26625 -8875,26625 -8875,28875 -12500,28875;

L 19;

P -10150,27600 -9850,27600 -9850,27900 -10150,27900;

P -6400,27600 -6100,27600 -6100,27900 -6400,27900;

P -12275,26850 -11975,26850 -11975,27150 -12275,27150;

P -11400,27600 -11100,27600 -11100,27900 -11400,27900;

P -7650,27600 -7350,27600 -7350,27900 -7650,27900;

L 13;

P -7000,26125 -6750,26125 -6750,28500 -7000,28500;

P -10750,26125 -10500,26125 -10500,28500 -10750,28500;

P -10750,25875 -6750,25875 -6750,26125 -10750,26125;P -8750,25625 -8500,25625 -8500,25875 -8750,25875;

L 23;

P -11625,27375 -10875,27375 -10875,28125 -11625,28125;

P -12500,26625 -11750,26625 -11750,27375 -12500,27375;

P -7875,28000 -7125,28000 -7125,28125 -7875,28125;

P -10375,27500 -7125,27500 -7125,28000 -10375,28000;

P -10375,27375 -9625,27375 -9625,27500 -10375,27500;

P -6625,27375 -5875,27375 -5875,28125 -6625,28125;

P -10375,28000 -9625,28000 -9625,28125 -10375,28125;

P -6375,28125 -5875,28125 -5875,29375 -6375,29375;P -8875,28000 -8375,28000 -8375,28500 -8875,28500;

P -7875,27375 -7125,27375 -7125,27500 -7875,27500;

P -11625,28125 -11125,28125 -11125,29375 -11625,29375;

L 2;

P -7875,27375 -7000,27375 -7000,28125 -7875,28125;

P -12500,26625 -11750,26625 -11750,27375 -12500,27375;

P -7000,27375 -6750,27375 -6750,28125 -7000,28125;

P -6750,27375 -5875,27375 -5875,28125 -6750,28125;

P -10500,27375 -9625,27375 -9625,28125 -10500,28125;

P -11625,27375 -10750,27375 -10750,28125 -11625,28125;

P -10750,27375 -10500,27375 -10500,28125 -10750,28125;

L 16;

P -8125,27125 -6750,27125 -6750,28375 -8125,28375;

P -12750,26375 -11500,26375 -11500,27625 -12750,27625;

P -7250,27125 -6500,27125 -6500,28375 -7250,28375;



P -7000,27125 -5625,27125 -5625,28375 -7000,28375;

L 17;

P -10750,27125 -9375,27125 -9375,28375 -10750,28375;

P -11875,27125 -10500,27125 -10500,28375 -11875,28375;

P -11000,27125 -10250,27125 -10250,28375 -11000,28375;

L 60;

94 Vdd -12125,27000;

94 Vdd -11375,29125;

94 Vss -6125,29250;

94 Vout -8625,28250;

94 Vin -8625,25750;

DF;

C 1;

E

DESCRIPCION CIR

CIRCUIT C:\Users\Rapahel\Desktop\PREVIO 1 micro\layouts previo

1\INVERSOR.MSK

*

* IC Technology: ST 0.25µm - 6 Metal

*

VDD 1 0 DC 2.50



VVin 6 0 PULSE(0.00 2.50 1.00N 0.05N 0.05N 1.00N 2.10N)

*

* List of nodes

* "Vout" corresponds to n°3

* "Vin" corresponds to n°6

*

* MOS devices

MN1 3 6 0 0 TN W= 0.75U L= 0.25U

MP1 1 6 3 1 TP W= 0.75U L= 0.25U

*

C2 1 0 1.954fF

C3 3 0 1.368fF

C4 1 0 0.600fF

C6 6 0 0.180fF

** n-MOS Model 3 :

*

.MODEL TN NMOS LEVEL=3 VTO=0.45 KP=300.000E-6

+LD =0.020U THETA=0.300 GAMMA=0.400

+PHI=0.200 KAPPA=0.010 VMAX=130.00K

+CGSO= 0.0p CGDO= 0.0p

*

* p-MOS Model 3:

*

.MODEL TP PMOS LEVEL=3 VTO=-0.45 KP=120.000E-6+LD =0.020U THETA=0.300 GAMMA=0.400

+PHI=0.200 KAPPA=0.010 VMAX=100.00K

+CGSO= 0.0p CGDO= 0.0p

*

* Transient analysis

*

.TEMP 27.0

.TRAN 0.80PS 10.00N

.PROBE

.END



4) Para circuitos digitales CMOS mostrados en las Figuras 1,2,3. Analizar y hallar la función lógica de salida de los circuitos. Presentar el LAYOUT como mínimo deUNO de ellos y corroborar su función lógica mediante simulación. Medir el AREAdel layout y hallar la frecuencia MÁXIMA de operación.

Para poder hallar su función lógica se procederá a hacer una tabla de estados con lastres entradas S, ln1, ln2 y la salida “F”. Para la Figura 1: S ln1 ln2 F

0 0 0 1

0 0 1 0

0 1 0 1

0 1 1 0

1 0 0 1

1 0 1 1

1 1 0 0

1 1 1 0

Su ecuación la cual se halla por Karnaugh es:

F = (/In1)*S + (/In2)*(/S)



Simulación del circuito.

El área es aproximadamente (70lambda) x (70lambda)

A=76.5625 (µm) 2

Frecuencia máxima de operación es 582MHz



Para la Figura 2:



Simulación del circuito


A=273.67 (µm) 2




Para la Figura 3:

Y = D . C + D . B + B . C X = D . C + A . D + C . A

A B C D X Y

0 0 0 0 1 1

0 0 0 1 1 1

0 0 1 0 1 1

0 0 1 1 0 0

0 1 0 0 1 1

0 1 0 1 1 0

0 1 1 0 1 0

0 1 1 1 0 0

1 0 0 0 1 1

1 0 0 1 0 1

1 0 1 0 0 1

1 0 1 1 0 0

1 1 0 0 1 1

1 1 0 1 0 01 1 1 0 0 0

1 1 1 1 0 0



Simulación del circuito.


A=289.06(µm) 2

informe previo

Documents