informe de algebra de los circuitos logicos
DESCRIPTION
Informe de Algebra de Los Circuitos LogicosTRANSCRIPT
COMPUESTOS DEL VANADIO
Prof.: Vallejos Zuta, Alex Algebra de los Circuitos Lgicos
Universidad Nacional del Callao
OBJETIVOS
Definir el algebra y la funcin booleana, sus aplicaciones reales y tecnolgicas. Familiarizar y reconocer las compuertas lgicas bsicas. Conocer las aplicaciones de la electrnica digital.
MARCO TERICO
ALGEBRA DE BOOLEEl lgebra de Boole es una estructura algebraica que puede ser considerada desde distintos puntos de vista matemticos: Ley de idempotencia:
Ley de involucin:
Ley conmutativa:
Ley asociativa:
Ley de cancelacin:
Ley de De Morgan:
Ley distributiva:
MAPA DE KARNAUGH
El mapa de Karnaugh es un mtodo grfico que se utiliza para simplificar una ecuacin lgica para convertir una tabla de verdad a su circuito lgico correspondiente en un proceso simple y ordenado. Aunque un mapa de Karnaugh (que de aqu en adelante se abreviar como mapa K) se puede utilizar para resolver problemas con cualquier nmero de variables de entrada, su utilidad prctica se limita a seis variables. El siguiente anlisis se limitara a problemas de hasta cuatro entradas, ya que los problemas con cinco y seis entradas son demasiado complicados y se resuelven mejor con un programa de computadora.
MATERIALES E INSTRUMENTOS
01 protoboard.
01 fuente de tensin VDC - 5v.
03 diodos Leds.
CI: 7408, 7432, 7404 7400, 7402, 7486
01 multmetro digital.
01 manual ECG.
Cables de conexin.
03 resistencias 220 ohm 1/4W
02 Pulsadores normalmente abiertoPROCEDIMIENTO
El primer paso de esta experiencia ser montar el circuito lgico de la funcin booleana siguiente: , hallando su tabla de verdad.Despus de montar el circuito lgico sin minimizar se proceder a montar el circuito de la misma funcin pero minimizada usando el mapa de Karnaugh.Por ultimo montaremos dos circuitos de la misma funcin booleana pero utilizando primero la compuerta universal NAND y despus la compuerta universal NOR.HOJA DE DATOS Y CALCULOS
1.- Solucin sin minimizara. Circuito Lgico:
b. Monte el circuito y verifique la Tabla N 1
Aplique niveles lgicos 0 y 1 en las entradas Ay B y use el indicador de nivel lgico (diodo led) para visualizar su valor en todo el recorrido del circuito.
TABLA 1
AB
B A
B AF
001
010
101
111
2.- Solucin minimizada usando el mapa de Karnaugha. Dibujando el mapa de Karnaugh para dos variables:
A
10
11
b. Del mapa obtenemos la funcin mostrada: F =
c. Circuito Lgico:
d. Verificamos la tabla de verdad:TABLA 2
BAF
001
010
101
111
3.- Solucin usando la compuerta universal NANDa. Monte el siguiente circuito:
b. Aplique niveles lgicos 0 y 1 y verifique la coincidencia de la tabla 3 con la tabla 1.
TABLA 3
BAF
001
010
101
111
4.- Solucin usando la compuerta universal NOR
a. Monte el siguiente circuito:
b. Monte el siguiente circuito (no se olvide de conectar el +VCC a la tensin de +5v y GND a tierra):
TABLA 4
BAF
001
010
101
111
CUESTIONARIO
1.- Monte el circuito lgico que cumpla la siguiente funcin Booleana:
a) Minimizando aplicando el mapa de Karnaugh
B B
0 1 3
1 2
4
1 5
1 7
1 6
1
A A
A
La funcin minimizada es F= C+BA
b) Desarrollo de la tabla de verdad de la funcin original y minimizada.CBAF
00000
10010
20100
30111
41001
51011
61101
71111
c) Desarrollo del circuito usando compuertas bsicas y verificacin de su tabla de verdad.
F=C+BA
F=0+00=0
F=0+01=0
F=0+10=0
F=0+11=1
F=1+00=1
F=1+01=1
F=1+10=1
F=1+11=1
d) Desarrollo del circuito usando compuertas universales NAND y verificacin de su tabla de verdad.
2.- Monte el circuito lgico que cumpla la siguiente tabla de verdad:Tabla 2
CBAF
00001
10011
20100
30110
41001
51011
61100
71110
a) La funcin Booleana es :
F= CBA+CBA+CBA+CBAb) Aplicando el mapa de Karnaugh.
B B
01 1
1 3
2
4
1 5
1 7
6
A A
A
La funcin minimizada es F = B
c) Verificacin de la tabla de verdad de la funcin minimizada, la cual debe coincidir con la tabla planteada originalmente.
De la tabla 2 si negamos los estados de B obtenemos los estados de la funcin F
F = Bd) Desarrollo del circuito minimizado empleando la compuerta universal NAND.
e) Verificacin de la tabla de verdad del circuito montado con compuertas NAND, la cual debe coincidir con la tabla planteada originalmente.
CONCLUSIONES
En esta experiencia se comprob que para una funcin booleana, tanto en su forma sin reduccin, en su forma con reduccin y usando compuertas universales, se demostr experimentalmente que siempre se tendr la misma tabla de verdad, ya que los circuitos son equivalentes (llegan a la misma respuesta). BIBLIOGRAFA
Pginas de Internet:
http://www.monografias.com
http://www.wikipedia.com/circuitoslogicos http://www.profesormolina.com.ar/electronica
EMBED Equation.3
5V
+V
S2
C
C
A
B
EMBED Equation.3
B
74LS32
D1
LED1
R3
220
5V
+V
S1
A
C
C
74LS04
B
74LS02
74LS02
D1
LED1
R3
220
D1
LED1
R3
220
74LS08
5V
+V
S1
74LS08
74LS08
74LS04
1 2
74LS04
5 4
74LS32
74LS32
5V
+V
S2
74LS04
1 2
7400
B
74LS04
5V
+V
S1
A
5V
+V
S2
7400
5V
+V
S1
7400
5V
+V
S2
D1
LED1
R3
220
PAGE 1
_1253045781.unknown
_1253049901.unknown
_1253050166.unknown
_1253998205.unknown
_1253050127.unknown
_1253045865.unknown
_1253045646.unknown
_1253045698.unknown
_1253044074.unknown
_1242131975.unknown