- 1 -

연구관리번호( - - - )

고효율 ACTIVE FILTER 개발에

관한 최종보고서

1999년 10월

산 업 자 원 부

- 2 -

제 출 문

산업자원부 장관 귀하

본 보고서를 “고효율 ACTIVE FILTER 개발” 과제의 최종보고서로 제출합니다.

99년 10월 일

사업주관기관명 : 한국전기연구소

수 행 책 임 자 : 김 종수

연 구 원 : 임 근희연 구 원 : 강 유리연 구 원 : 김 정우연 구 원 : 유 동욱연 구 원 : 조 정구연 구 원 : 김 원호연 구 원 : 류 홍제연 구 원 : 정 창용연 구 원 : 김 형진

참 여 기 업 : 선진전자기술(주)

- 3 -

요 약 문

I. 제 목

고효율 ACTIVE FILTER 개발

II. 기술개발 목적 및 중요성

- 모든 산업이 고도화되고 국민생활의 향상에 따라 첨단제어장치, 전력변환기기의

광범위한 이용으로 비선형 특성을 갖는 부하가 급증하여 전원 파형을 왜곡 시키므

로서 고조파 문제, 역률 저하는 물론, 전력기기의 상호교란, 온도상승 등 많은 문제

들이 발생되고 있다. 고조파로 인해 발생되는 문제는 아래와 같이 요약될 수 있다.

1) 고조파 발생 기기와 공동의 전원선을 이용하는 전기기기에 장해발생

2) 고조파 전류로 인한 온도상승으로 열손실 증가

3) 효율 감소

4) 공급되는 전원을 충분히 이용할 수 없다. THD가 100%인 경우 공급전력을 60%

밖에 이용할 수 없다.

5) 고조파 장해가 극히 심한 경우 역율 개선용 콘덴서등 연결된 다른 전기기기의

고장 유발, 소음, 진동, 과열, 계전기 오동작등 문제를 나타내고 있다.

- 이와같은 고조파 장해를 줄이기 위한 대책으로 종래에 사용되는 기술이 L, C로

구성된 수등동력필터를 설치하여 고조파 발생원으로 부터 발생하는 특정 고조파를

제거하는 방식이다. 그러나 이 방식은 아래와 같은 문제점을 나타내고 있다.

1) 수동전력필터의 고조파 제거능력은 전원 임피던스의 크기에 많은 영향을 받는

데 전원 임피던스의 정확한 추정이 어려운 경우가 많아 원하는 만큼의 성능을 구현

하는 데 애로가 있다.

2) 전원임피던스는 계통의 접속상태에 따라 그 크기가 변화하기 때문에 계통의 구

성이 달라지면 필터의일정한 성능을 기대하기 어렵다.

- 4 -

3) 수동전력필터는 수동전력필터와 전원임피던스 사이에 직렬공진을 일으킬 수 있

다.

4) 수동전력필터는 전원 임피던스와 병렬공진이 야기될 수 있으며 이 때에는 전원

측 고조파전류가 거꾸로 증폭되는 현상이 나타난다.

- 위와 같은 수동전력필터의 단점을 극복하기 위한 방안으로 1970년 중반에 제시

된 능동전력필터를 이용하여 고조파를 제거하는 방식이 있다. 이 방식은 고조파 발

생원에서 유출되는 고조파 전류에 상반되는 전류를 전력변환장치를 이용해 주입하

여 전원측으로 유출되는 고조파 전류를 제거하는 적극적인 방식이다. 또한 능동전

력필터는 고조파 억제기능 외에 제어개념 및 제어장치의 설계에 따라 무효전력보상

에 따른 역률 개선, 전압 변동의 억제에 의한 순시전압 보상기능, 전력펄스에 의한

flilker 방지, 3상 불평형 보상, 비상발전기의 등가역상전류 보상등 다기능화가 가능

하다.

- 본 연구에서는 부하용량이 50kVA~100kVA인 3상 정류기에서 발생되는 고조파

제거 및 무효전력을 보상하고 디지틀 제어기를 채용하여 위에 나타난 다기능을 실

현할 수 있는 능동전력필터를 개발하고자 한다.

III. 기술개발 내용 및 범위

1차년도 사업목표

목 표

3Φ 100kVA 능동전력필터(AF) 설계( THD≤5%, 효율≥98%, 역율≥0.99, 2~19 고조파 제거 )

주요연구내용

3Φ 100kVA AF 주 전력회로 설계 DSP를 이용한 디지틀 제어회로 설계 무효전력보상 및 역율개선 알고리즘 개발 무효전력보상 및 고조파 억제 고조파 저감 알고리즘 개발 고조파 검지 회로 개발

- 5 -

2차년도 사업목표

목 표

3Φ 100kVA AF 시제품 제작( THD≤5%, 효율≥98%, 역율≥0.99, 2~19 고조파 제거 )

주요연구내용

3Φ 100kVA AF 시제품 제작 ( 주전력회로, 구동회로, 제어회로 등 제작) 성능평가 시험

- THD 측정- 효율 측정- 역율 측정- 고조파 측정

IV. 기술개발 결과 및 활용에 대한 건의

본 연구에서는 100kVA용 UPS 정류기 부하에 적용할 능동전력필터의 설계 및 시험

을 통해 능동전력필터의 상용화를 위한 기반 기술을 구축하였다. 능동전력필터는

수동필터에 비해 많은 장점을 가지고 있으며 앞으로 고조파에 대한 규제가 강화될

전망이어서 상용화를 위한 연구가 필요한 단계이다. 또한 능동전력필터를 이용하므

로서 고조파 전류의 억제 및 무효전류의 제거로 고조파 전류 및 무효전류에 의한

손실을 줄이므로서 에너지 절약에도 크게 기여할 것으로 기대된다.

그러나, 능동전력필터는 그 자체로 생산성을 향상시키는 등 직접적인 효과를 유발

하는 장치가 아니므로 초기 설치투자와 유지보수 부담을 덜기 위해 저가격화, 저손

실화가 중요한 측면이다. 또한 설비투자에 대한 부담을 적게하기 위하여 고조파로

인한 경제적 손실에 대한 연구가 병행되어 투자회수, 년수 등 장기간의 경제적 효

과를 적극 홍보하는 것은 물론 이를 바탕으로한 리베이트등 제도적인 뒷받침이 필

요하다.

※ 특허출원(본 과제와 관련하여 기 출원된 특허가 과제 기간 중 등록)

- 6 -

1. 개선된 하이브리드(Hybrid) 능동필터 : 1996년 특허출원 제2615호

1999년 3월 2일 특허등록 제0198692호

2. 교류전력 품질 개선장치 : 1996년 12월 13일 특허출원 제67061호

1999년 3월 5일 특허등록 제0199507호

v. 기대효과

- 전력 에너지 손실 저감

상업용 빌딩 배전계통 모델(IEEE standard 1100)에서의 고조파 관련 손실 및 년간

비용

• 년간 총 에너지 손실 절감액

총설비용량(’95년도)x고조파 발생기기율(추정)x능동필터 설치율(추정)x손실비용 =

31,793MW x 30% x 5% x $2,101/1MW x ₩800/년

≒ 8억원/년

- 설비용량 증대 효과

• THD가 100%인 경우 실제 용량의 60%만 활용

• 예비력 기여 효과

총설비용량×고조파발생기기율×능등필터설치율×설비용량증대율xLNG복합설비단가

×CRF = 31,793MW x 30% x 5% x 40% x 50.5만원/kW x 0.1416

≒ 136억/년

- 전력품질향상 (플리커 제거, 역율 개선)

- 7 -

목 차

제 1 장 서 론

제 1 절. 기술 개발의 중요성

제 2 절. 기술 개발의 목표

제 2 장 능동전력필터 주회로 설계

제 1 절. 능동전력필터 개요

제 2 절. 능동전력필터 시스템 해석

제 3 절. 능동전력필터 시스템 구성

제 3 장 제어기 H/W 설계

제 1 절. 제어기 구성

제 2 절. 전원부 설계

제 3 절. 입력부 설계

제 4 절. 표시부 설계

제 5 절. 제어부 설계

제 6 절. EPLD 로직부 설계

제 4 장 S/W 설계

제 1 절. 사용한 제어 알고리즘

제 2 절. S/W 설계

- 8 -

제 5 장 실험

제 1 절. 시제품 제작

제 2 절. 제어기 시험

제 3 절. 능동전력필터 실험

제 6 장 결론

참고문헌

부 록

1. 주 제어 프로그램

2. 인터럽트 프로그램

3. 고조파 분석 프로그램

- 9 -

제 1 장 서 론

제 1 절. 기술 개발의 중요성

1. 기술개요 및 중요성

모든 산업이 고도화되고 국민생활의 향상에 따라 첨단제어장치, 전력변환기기의 광

범위한 이용으로 비선형 특성을 갖는 부하가 급증하여 전원 파형을 왜곡시키므로서

고조파 문제, 역률 저하는 물론, 전력기기의 상호교란, 온도상승 등 많은 문제들이

발생되고 있다. 그림 1-1.에 일본에서 보고된 고조파에 의한 장해건수 및 장해발생

기기의 대수를 나타내었다. 1984년에 23건에 비해 1993년에는 111건 등으로 고조

파 장해가 급증하는 경향이 있으며 인버터를 비롯한 전력제어기기의 급증으로 최근

에는 고조파 장해가 폭발적으로 증가될 것으로 추정된다. 고조파로 인해 발생되는

문제는 아래와 같이 요약될 수 있다.

1) 고조파 발생 기기와 공동의 전원선을 이용하는 전기기기에 장해발생

2) 고조파 전류로 인한 온도상승으로 열손실 증가

3) 효율 감소

4) 공급되는 전원을 충분히 이용할 수 없음. 예를 들어 THD (Total Harmonic

Distortion)가 100%인 경우 공급전력을 60%밖에 이용할 수 없음.

5) 고조파 장해가 극히 심한 경우 역율 개선용 콘덴서등 연결된 다른 전기기기의

고장 유발. 또한 기기별로는 표 1-1.과 같이 소음, 진동, 과열, 계전기 오동작 등

심각한 문제를 나타내고 있다.

그림 1-1. 장해 발생 건수 및 기기 대수

- 10 -

표 1-1 각종 기기의 고조파 장해 사례

커패시터 및 리액터

ｏ 고조파 전류에 대한 회로의 임피이던스가 공진 현상등에 의해 감소하고 과대 전류가 유입하는 데 따른 과열, 소음, 또는 이상음, 진동 발생

변 압 기ｏ 고조파 전류에 의한 철심의 소음 발생ｏ 고조파 전류에 의한 철손, 동손의 증가에 따른 용량의 감소

형 광 등ｏ 고조파 전류에 대한 임피던스가 감소하여 과대 전류가 역율 개선용 커패시터나 쵸크에 흐를 때 과열, 소손

케 이 블ｏ 3상 4선식 회로의 중성선에 고조파 전류가 흐르는 데 따른 중성선의 과열

통 신 선 ｏ 전자유도에 따른 잡음 전압의 발생

유도 전동기ｏ 고조파 전류에 의한 이상 진동 토오크 발생, 그에 따른 회전수의 주기적 변동ｏ 철손 및 동손 등 손실의 증가

계기용변성기ｏ 계기용 변성기에 초기 위상 차이가 있는 경우 싸이리스터 위상제어각의 영향에 따른 측정 정밀도의 약화

적산 전력계ｏ 전압-전류 유효자속의 비선형특성에 의한 자속변화의 불완전(측정오차), 고조파전류의 과대유입 (전류코일소손)

음향기기 및 정보통신기기 TV,Radio,Fax

ｏ 고조파 전류 - 전압에 의한 다이오드, 트랜지스터, 커패시터 등 부품의 고장, 수명 저하, 성능 저하ｏ 잡음 및 영상의 난조, Fax 수신 장해

전자계산기 ｏ 계산기 동작에 악 영향

각종제어장치ｏ 제어신호의 위상오차에 따른 오 제어ｏ 제어신호의 난조로 인한 수신기의 오동작

계 전 기ｏ 고조파 전류 또는 전압계에 의한 설정 수준의 초과 또는 위상 변화에 따른 오동작

차 단 기 ｏ 과대한 전류에 의한 오동작

이와같은 고조파 장해를 줄이기 위한 대책으로 종래에 사용되는 기술이 L, C로 구

성된 수동전력필터를 설치하여 고조파 발생원으로 부터 발생하는 특정 고조파를 제

거하는 방식이다. 그러나 이 방식은 아래와 같은 문제점을 나타내고 있다.

1) 수동전력필터의 고조파 제거능력은 전원 임피던스의 크기에 많은 영향을 받는

다. 따라서 필터의 적절한 설계를 위해서는 전원임피던스의 크기를 알 수 있어야

하는데 전원 임피던스의 정확한 추정이 어려운 경우가 많아 원하는 만큼의 성능을

구현하는 데 애로가 있다.

2) 전원임피던스는 계통의 접속상태에 따라 그 크기가 변화하기 때문에 계통의 어

느 부분을 차단, 또는 투입한다든지 설계가 변경되든지 하여 계통의 구성이 달라지

면 필터의 성능이 영향을 받게 되므로 일정한 성능을 기대하기 어렵다.

- 11 -

3) 수동전력필터는 전원의 입장에서 볼 때 전원의 내부 임피던스와 직렬 연결된 회

로로 간주된다. 여러 가지 원인에 의하여 전원전압 자체에 고조파 성분이 포함되어

있는 경우가 있는데 이 때문에 수동전력필터와 전원임피던스가 직렬공진을 일으킬

수 있다.

4) 수동전력필터는 고조파 전류원이 되는 부하의 입장에서 볼 때 전원 임피던스와

병렬접속된 회로로 간주된다. 따라서 이들 간의 병렬공진이 야기될 수 있다. 이 때

에는 전원측 고조파전류가 제거되는 것이 아니라 거꾸로 증폭되는 현상이 나타난

다.

특히 직렬 및 병렬공진에 의해서 필터 자체나 인근에 설치된 진상용 커패시터가 소

손되는 등의 사고가 빈번히 일어나고 있다. 공진을 억제하기 위해서는 필터의 감쇄

율을 증가시키는 방법을 생각할 수 있으나 이는 필터의 고조파 흡수능력을 저하시

키며 불필요한 손실을 발생하는 문제를 지니고 있다.

위와 같은 수동전력필터의 단점을 극복하기 위한 방안으로 1970년 중반에 제시된

능동전력필터를 이용하여 고조파를 제거하는 방식이 있다. 이 방식은 고조파 발생

원에서 유출되는 고조파 전류에 상반되는 전류를 전력변환장치를 이용해 주입하여

전원측으로 유출되는 고조파 전류를 제거하는 적극적인 방식이다. 이 방식은 위에

제시된 수동 필터의 단점을 극복하였으나 수동전력필터에 비해 가격이 고가이고 손

실이 크다는 단점은 있으나 설비 투자비의 회수가 약 3.1년에 가능하다는 연구 결

과가 제시되어 있으므로 큰 문제는 아니다. 또한 능동전력필터는 고조파 억제기능

외에, 제어개념 및 제어장치의 설계에 따라 무효전력보상에 따른 역률 개선, 전압

변동의 억제에 의한 순시전압 보상기능, 전력펄스에 의한 flilker 방지, 3상 불평형

보상, 비상발전기의 등가역상전류 보상등 다기능화가 가능하다.

또한, 고조파 발생원은 크게 조명기기, 가전기기 등과 같이 불특정 다수의 고조파원

과 대용량 전력변환장치와 같이 특정 개소에 집중된 고조파원으로 분류될 수 있다.

현재 능동전력필터는 전력변환장치가 사용되는 공장이나 사무용기기, 컴퓨터, 조명

기기 등에 전원을 공급하는 빌딩등에 고조파 억제를 위해 사용되고 있으며 전력변

환장치가 대용량화되는 추세에 있어 능동전력필터도 2000kVA급, 12MVA급까지 개

발되고 있다. 이 점에 있어 IGBT 등의 고속 스위칭 소자의 대용량 및 직ㆍ병렬 운

전 기술과 GTO등 비교적 느린 대용량 소자의 고속화, 저손실화 등 전력 스위칭 소

자 관련 기술의 확보 및 다중 운전방식 기술의 개발이 시급한 실정이다. 또한 현재

개발하고자 하는 중ㆍ소용량의 능동전력필터는 사무자동화 기기나 공장자동화 기기

와 함께 사용하는 경우가 많으므로 소형화, 저소음화 하는 기술이 필요하다.

- 12 -

능동전력필터는 그 자체로 생산성을 향상시키는 등 직접적인 효과를 유발하는 장치

가 아니므로 초기 설치투자와 유지보수 부담을 덜기 위해 저가격화, 저손실화가 중

요한 측면이다. 또한 설비투자에 대한 부담을 적게하기 위하여 고조파로 인한 경제

적 손실에 대한 연구가 병행되어 투자회수, 년수 등 장기간의 경제적 효과를 적극

홍보하는 것이 필요하다.

본 연구에서는 부하용량이 50kVA~100kVA인 3상 정류기에서 발생되는 고조파 제

거 및 무효전력을 보상하고 디지틀 제어기를 채용하여 위에 나타난 다기능을 실현

할 수 있는 능동전력필터를 개발하고자 한다.

2. 국내외 관련 기술의 현황

가. 국내의 경우

1993년도에 대한전기학회에서 고조파 저감 기술 조사 전문위원회를 구성하여 능동

전력필터의 기술분석 및 국내 실태를 조사하였으며 한국전력공사에서 한국전기연구

소와 공동으로 1996년 말까지 특수수용의 공급 조건에 관한 연구를 수행하여 계통

에서 발생하는 고조파로 인한 문제점을 분석하고 수용가의 고조파 허용 기준을 제

시하였다.

이와 같이 국내에서도 고조파 장해에 대한 관심이 높아지고 있어 능동전력필터의

개발이 시급한 과제로 대두되고 있으나 능동전력필터에 대한 연구는 학계를 중심으

로 이론적인 해석과 소규모 실험에 그치고 있는 실정이다. 그러나 범용 인버터에

의한 전동기 제어, 전원장치 제작 기술등 능동전력필터와 관련된 기술은 일정한 수

준에 이르고 있어 능동전력필터의 개발을 위한 주변 기술은 어느 정도 확보되어 있

다.

나. 국외의 경우

1) 일본

일본에서는 1970년대 후반부터 고조파로 인한 문제를 해결하기 위해 능동전력필터

에 대한 연구를 본격화하고 있으며 1987년에 전력이용 기반강화 간담회 (자원 에너

지청 장관의 자문위원회), 고조파 대책 전문 위원회 (전기협동연구회), 일본전기협

회 특별 조사 위원회 등에서 고조파에 대한 규격 검토에 이어 1994년에는 통산성

에서 ”고조파 억제 대책 가이드 라인”을 제정하여 고조파 장해에 적극 대처하고 있

다. 특히 최근까지 상용화된 능동전력필터는 일본 고유의 기술로 인식될 만큼 많은

관련 연구와 적용 실적을 갖고 있다. 일본에서의 능동전력필터 적용은 표 1-2.에서

보이는 것처럼 다기능화되고 있는 추세이며, 최근에는 제어기의 디지털화, 학습과

예측제어를 통한 고조파 억제 기능 개선, 재래식 수동전력필터를 수용할 수 있는

겸용 시스템 채택등 능동전력필터의 성능개선을 위한 연구가 지속적으로 이루어지

고 있다.

- 13 -

표 1-2. 능동전력필터의 적용 실태

2) 미국 및 유럽

유럽을 중심으로 고조파 관련 규격(EN61000, IEC519, IEEE555등)을 제정하여 고

조파에 대한 규제를 강화하고 있으며 이에 따라 능동전력필터에 대한 연구는 이론

적인 측면에서 치중하여 많은 연구가 수행되어 고조파 시뮬레이터 등을 개발 상품

화하고 있으나 능동전력필터의 개발은 소홀히 하고 있었다. 그러나, 최근 고조파의

주요 발생원인이 전력변환장치 관련되어 있어 관련 기술자들의 책임론이 거론되는

등 사회적 분위기에 편승하여 능동전력필터의 개발에 주력하여 3-500kVA급 능동

전력필터를 제품화하여 시판하고 있다.

제 2 절. 기술 개발의 목표

본 연구에서 개발하고자 능동전력필터는 고조파 발생원에서 유출되는 고조파 전류

에 상반되는 전류를 전력변환장치를 이용해 주입하여 부하측에서 전원 측으로 유출

되는 고조파 제거 및 역율 개선을 통해 고조파 및 역율 저하로 인한 에너지 손실을

저감하는 장치로 표 1-3. 과 1-4.과 같이 3Φ 100kVA 부하에서 발생하는 2~19 고

조파 제거를 제거하고 역율 0.99 이상이며 장치의 효율을 최대한 높이는 능동전력

필터의 시제품을 제작하여 참여업체에 기술이전을 목표로 하고 있다. 장치의 개발

에 필요한 기술은 주 전력회로의 반도체 스위치 구동기술, 주 전력회로 시스템 설

계 기술, 제어 기술, 고조파 검지 기술등 이다.

- 14 -

표 1-3. 1차년도 사업목표

목 표

3Φ 100kVA 능동전력필터(AF) 설계( THD≤5%, 효율≥98%, 역율≥0.99, 2~19 고조파 제거 )

주요연구내용

3Φ 100kVA AF 주 전력회로 설계 DSP를 이용한 디지틀 제어회로 설계 무효전력보상 및 역율개선 알고리즘 개발 무효전력보상 및 고조파 억제 고조파 저감 알고리즘 개발 고조파 검지 회로 개발

표 1-4. 2차년도 사업목표

목 표

3Φ 100kVA AF 시제품 제작( THD≤5%, 효율≥98%, 역율≥0.99, 2~19 고조파 제거 )

주요연구내용

3Φ 100kVA AF 시제품 제작 ( 주전력회로, 구동회로, 제어회로 등 제작) 성능평가 시험

- THD 측정- 효율 측정- 역율 측정- 고조파 측정

- 15 -

제 2 장 능동전력필터 주회로 설계

제 1 절. 능동전력필터 개요

전력전자 응용 기기에 정현파의 전압을 인가하더라도 부하에서 비선형인 전류가 나

타나게 된다. 이런 비선형전류는 주기성을 가지는 기본파와 그 기본파의 정수배를

가진 주파수들로 구성된다. 여기에서 기본파를 제외한 나머지 주파수성분들을 고조

파라고한다. 비정현파 전류를 생성시키는 부하는 고조파 전류를 발생시켜 전력계통

에 유입되므로서 고조파 장해의 원인이 된다. 이들 기기에서 전력계통에 흡수되는

고조파의 전류는 계통내의 선로나 변압기등의 임피던스에 고조파 전류에 의한 전압

강하를 발생시켜 공급전압 자체를 왜곡시키는 현상을 초래하게 된다. 이런 전압의

왜곡은 궁극적으로 고조파전류를 발생시키는 부하뿐만 아니라 인접한 부하에도 영

향을 미치게 된다. 식 (2-1)과 같이 왜형률을 정의하여 고조파를 표현한다.

고조파의 발생원으로는 아크로, 고조파 전기로등의 비선형부하, 자기 포화성이 강한

변압기, 전동기, 발전기등이 있으며 교류를 직류로 변환하는 브리지 정류회로등 전

력을 변환시키는 반도체 응용기기등이 있다. 예를 들어 살펴보면 조명기구에서 형

광등은 그 자체가 방전관이므로 고조파 전류를 발생시키고 일반적으로 직류전압을

사용하는 기기는 정류부를 필요로 하는데 전파정류, 반파 정류시에 고조파전류가

발생한다. 고조파 전력계통에서 이런 고조파 때문에 발생하는 주된 영향은 다음과

같다.

(1) 통신선의 유도장애

(2) 전력용 커페시터의 과부하

(3) 회전기, 변압기의 잡음, 진동, 과열

(4) 지중 송전선의 송전용량의 저하

(5) 형광등의 잡음 방지용 커패시터 또는 안정기의 과열, 소손

(6) 보호계전기의 오동작 및 계기류의 오차증대

(7) 산업기기들에 오동작

(8) 싸이리스터장치의 위상제어등과 같은 전자회로에 악영향

- 16 -

위와 같은 고조파에 의한 악영향을 개선하기 위하여 고조파 저감대책이 제시되었는

데 그 방법으로 고조파 발생원에 대하여 최소의 고조파가 발생하도록 하는 것과 다

른 부수적인 기기를 삽입하여 고조파 발생원이 계통에 영향을 미치지 않도록 하는

방법이 있다. 전자의 방법은 반도체 스위치를 응용한 기기가 급증되고 있기 때문에

고조파의 발생을 그 기기 자체에서 최소화하겠다는 의도로 기기 각각에 대해 고조

파 저감대책을 수립하는 것으로 중ㆍ소용량의 기기에 대해서는 적당하지 못하다.

일반적으로 고조파를 저감하는 방법으로는 후자를 많이 사용하는데 수동전력필터와

능동전력필터를 사용하는 방법이다. 수동전력필터는 지금까지 가장 일반적으로 사

용되어온 방법으로 주로 R, L, C로 구성되며 LC 필터에는 여러 가지 종류가 있지

만 일반적으로 사용되고있는 것은 L, C를 직렬공진시켜 임피던스를 영으로 함으로

써 고조파 전류를 제거하는 동조필터 또는 고주파를 통과시키는 고역통과필터가 있

는데 이들 중에서 경제성과 설치장소등 상황을 고려하여 사용하고 있다. 이러한 수

동전력필터는 구조가 단순하고 설치 및 보수 유지가 비교적 용이하며, 가격이 저렴

하다는 장점이 있지만 그러나 이런 수동전력필터는 1 장에서 제시된 문제점들을 가

지고 있어 최근에 이런 수동전력필터의 단점을 개선하는 능동전력필터가 제안되었

고 많은 연구가 되고 있다. 능동형 전력필터는 전력 변환기의 형태에 따라 병렬형

능동전력필터와 직렬형 능동전력필터로 분류되며 출력전류 제어법에 따라 직접전류

제어법과 간접전류 제어법으로 분류할 수 있다.

병렬형 능동전력필터의 동작개념도는 그림 2-1과 같다. 만일 부하측의 전류 iL 이

그림과 같이 구형파인 경우에 많은 고조파를 함유하고 있는데 보상전류 iC를 부하

전류의 기본파를 제외한 고조파들의 파형과 동일하게 만들어주면 전원측전류 iS는

기본파만 존재하게된다. 실제 시스템을 구현할 때에는 완벽하게 보상하는 것은 불

가능하고 PWM의 주파수를 충분히 높게 하여 출력단에 작은 수동전력필터로 능동

전력필터 자체에서 발생하는 고조파를 제거하고 보상전류를 만들어 준다. 이런 병

렬형 능동전력필터는 전류를 제어하여 전원측 임피던스와 상관없이 시스템의 용량

내에서 보상전류를 발생하여 고조파를 제거할 수 있다. 직렬형 능동전력필터는 전

원전압에 직렬로 삽입되는 형태를 가지고 있다. 직렬형 능동전력필터의 기능은 전

압왜곡을 보상하는 기능을 가지고 있다. 즉 고조파 전류에 의한 전압의 왜곡이 일

어나는 경우에도 부하에 항상 정현파 전압을 공급하는 역할을 하게 되어 전압의 왜

곡이 다른 부하에 전달되지 않도록 한다. 현재까지의 연구는 고조파 발생원을 보상

하는 형태이므로 주로 병렬형 능동전력필터의 연구가 많이 이루어지고 있다. 직렬

형 능동전력필터는 순간정전이나 플리커방지등과 같은 전압의 변동시에 효과적으로

적용될 수 있다. 또한 본 연구는 고조파 전류와 무효전력을 보상하는 시스템이므로

병렬형 능동전력필터가 적당하다.

- 17 -

그림 2-1. 병렬형 능동전력필터의 이상적인 동작파형

제 2 절. 능동전력필터 시스템 해석

1. 시스템 구성

능동진력필터의 구성 시 그림 2-2.과 같은 3상 3선식 또는 그림 2-3.과 같은 3상

4선식으로 구성이 가능하다. 즉 능동전력필터에 중선선이 연결되는 경우와 그렇지

않은 경우로 나눌 수 있다. 국내의 경우 3상 380V는 3상 4선식으로 중성선이 설치

되어 있으며 고조파 및 부하 불평형에 의해 중성선에 전류가 흐르게 된다. 각각의

경우에 대해 장단점을 분석하고 이에 따라 그림 2-3.과 같이 중성선이 있는 능동전

력필터 시스템을 구성하였다.

가. 능동전력필터에 중성선이 없는 경우

능동전력필터에 중성선이 없는 경우, 즉 3상 3선식으로 구성되고 부하가 각상과 중

성선 사이에 연결되어 있으며 불평형인 부하로 가정한 경우에 부하에 흐르는 전류

는 비정현파이고 3조파를 비롯한 홀수차의 고조파를 함유하게 된다. 이때 각 상의

부하전류는 아래의 식으로 표현할 수 있다.

- 18 -

능동전력필터가 없는 경우에 전원측 전류는 아래의 식으로 표현된다.

능동전력필터에 중성선이 없으므로 능동전력필터의 전류는

이 되어 능동전력필터에 의해 보상되지 않는 전류가 있게 된다.

식(2-6)에 식(2-3), (2-4), (2-5)을 대입하면,

이 되어 각 상의 전원측 전류는

된다. 결과적으로 식(2-7)처럼 전원측 전류에 보상되지 않은 채 남는 전류가 있게

되어 중성선에 고조파 전류가 잔류하게 되며 식(2-7)과 같은 크기를 갖게 된다. 또

한 비선형 부하가 평형을 이루는 경우 능동전력필터는 3배수 고조파를 공급할 수

없기 때문에 능동전력필터에 의해 보상이 되지 않는다.

- 19 -

그림 2-2. 3상 3선식 병렬형 능동전력필터

나. 능동전력필터에 중성선이 있는 경우

능동전력필터에 중성선이 있는 경우, 즉 3상 4선식으로 구성되어 캐패시터의 중간

점에 중성선을 연결하면 상별로 전류를 일정하게 제어하는 구성이 될 수 있으며 전

체적으로 각 상을 분리해서 해석할 수 있다.

능동전력필터에 의해 발생된 전류는

이 되고 전원측 전류는

이 된다. 이때 능동전력필터가 연결되어 있으면 전원측 중성선 전류는

로 된다. 여기서 식(2-11)과 식(2-4) 를 비교하면

로 되어 결과적으로 각 상별로 전류 제어가 가능하고, 선전류는 확실하게 보상될

수 있으며, 중성선 전류의 크기를 감소시킬 수 있다.

- 20 -

그림 2-3. 3상 3선식 병렬형 능동전력필터

2. 고조파 분석

능동전력필터 시스템 구성에 필요한 각각의 요소 정격을 도출하기 위하여 고조파에

대한 분석이 필요하게 된다. 그림 2-3.에서 보상 전에는 중성선에 흐르는 전류는

식(2-13)과 같이 모든 기수 고조파를 포함하고 있다.

그리고, 능동전력필터의 중성선의 전류도 3배수를 포함한 모든 기수 고조파를 포함

하고 있다.

보상 후에 중성선 전류는 불평형된 선전류에 의하여 60Hz의 전류가 흐르게 되어

전원측 중성선 전류는

로 되고, 불평형 부하에서 직류 BUS전압의 순시치는 일반적으로 아래의 수식으로

표현 된다.

- 21 -

식(2-16)에서 직류 BUS전압의 스펙트럼은 우수 고조파를 포함하고 각각의 고조파

크기는 보상되어질 부하와 불평형 선전압에 의해 결정된다. 이 경우 보상 후에는

중성선에는 전류가 흐르지 않고 부하의 중성선 전류가 능동전력필터의 중간선을 통

해 흐르게 된다. 또한 능동전력필터를 적절하게 동작시키기 위해서는 직류 BUS 전

압이 일정해야 하므로 캐패시터 값은 직류전압 리플을 제한치 내에서 유지될 수 있

도록 설정해야 한다. 그림 2-4.은 정류된 측이 연속전류모드로 흐르도록 인덕터를

삽입한 경우의 부하측 정류전압과 전원측 전류를 나타내고 그림2-5.에 전원측 전류

의 스펙트럼을 나타내었다. 전원측 a상전류는 정상상태에서 일정한 값을 가지며

6n±1( n : 자연수 )의 고조파만 존재하고 40고조파까지 고려한 THD는 29.69%이

다. MATLAB을 이용해 싸이리스터 정류기 부하에 대해 점호각을 변동시켜 구한 각

고조파의 스펙트럼 및 THD를 그림 2-6.에 나타내었으며 부록 1.은 제작된

MATLAB 프로그램이다. 그림 2-6.에 보이는 것처럼 점호각에 따라 THD는 200%까

지 변하게 된다. 그러므로 능동전력필터의 용량을 결정하기 위해서는 적용하고자

하는 부하에서 발생되는 고조파를 분석하여 그 결과를 적절하게 반영해야 한다.

그림 2-4. 부하측 정류전압과 전원측 전류

- 22 -

그림2-5. 전원측 전류의 스펙트럼

- 23 -

그림 2-6. 싸이리스터 정류기의 점호각 변동에 따른 각 부 파형 및 특성

- 24 -

3. 능동전력필터 용량 설정

능동전력필터를 통해 보상하고자 하는 목적에 따라 능동전력필터의 용량이 산정되

며 일반적으로 식(2-17)에 의해 결정한다.

단, P1= VSㆍI1cosΦ1, θ1=VSㆍI1sinΦ1= 이며, P1은 기본파 유효전압,

VS는 전원전압, I1은 기본파 전원전류, Φ1은 기본파 전압, 전류의 위상차, Q1은 무

효전력, H는 고조파 전력, IK는 h차 고조파전류이다.

식(2-1)의 왜형율 로 식(2-17)의 P1, Q1, H를 대치하면

이 된다. 식(2-18)에서 THDi만을 보상하는 경우는 식(2-19)로 나타낼 수 있다.

식(2-18)에 보이는 것처럼 무효전력과 고조파를 동시에 보상하는 것은 능동전력필

터의 용량을 크게 증가시키게 된다. 예를들어, 역율이 0.8, THDi가 56%인 경우 능

동전력필터 용량은 부하용량의 72%에 달하게 된다.

4. 능동전력필터 인덕턴스 및 캐패시터 용량 설정

능동전력필터에 의해 나타나는 중성선 전류 및 직류 BUS전압은 식(2-13) ~ 식

(2-16)으로 능동전력필터가 적절하게 동작하기 위해서는 아래의 조건을 만족해야

한다.

1) AF가 적절하게 동작되도록 직류 BUS전압은 일정해야 한다. 그러므로 직류 BUS

의 캐패시터는 직류 BUS전압 리플이 제한치 내에서 변동되도록 설정해야 한다.

2) 부하가 싸이리스터 정류기 일 때 중성선 전류는 평형부하 상전류의 173%까지

증가되는 경우도 있다.

3) 스위칭 주파수는 제거하고자 하는 최고 차수 주파수의 2배 이상의 주파수이어야

한다.

- 25 -

4) 스위칭 주파수에 의해 발생되는 고조파 전류는 정격부하전류의 5% 이내로 제한

되어야 한다.

5) 능동전력필터에 의해 발생되는 순간적인 di/dt는 부하의 고조파 성분에 의한

di/dt 보다 커야 한다. 그렇지 않으면 해당 고조파의 적절한 제거가 어렵게 된다.

위의 4)번째 조건은 아래의 수식으로 표현할 수 있다.

단, Iaf.fsw는 스위칭 주파수에서의 능동전력필터 출력전류의 실효치, Vaf.fsw는 스위칭

주파수에서의 능동전력필터 출력전압의 실효치, I1는 부하전류의 기본파 성분의 실

효치, fsw.는 스위칭 주파수이다.

식(2-20)에서 능동전력필터의 출력에 고조파가 나타나는 것을 줄이기 위해서는 모

듈레이션 인덱스를 가능한 한 크게 하여 0.9로 할 때 식(2-20)은 식(2-21)로 표현

할 수 있다.

또한, 위의 5)번째 조건은 아래의 수식으로 표현할 수 있다.

식(2-21)과 식(2-22)에 의해 인덕턴스의 값의 범위를 정할 수 있으며 이때 스위칭

주파수는 2)의 조건(fsw. > 2*4.56kHz)을 만족시키는 주파수이어야 한다.

또한, 조건 1)에 의해 직류 BUS전압 리플은 1 ~ 2%로 제한되어야 하며 식

(2-23)으로 캐패시터의 값을 설정할 수 있다.

식 (2-23)에서 고조파 전력의 합은 부하의 조건에 따라 변동될 수 있는 성분으로

고조파 분석 결과에 의해 결정한다.

- 26 -

제 3 절. 능동전력필터 시스템 구성

1. 시스템 구성

제2절의 능동전력필터 해석을 통해 그림 2-7.과 같이 3상 4선식의 능동전력필터를

구성하였다.

그림 2-7. 전체 시스템 구성도

- 27 -

2. 전력회로 구성

가. 전력회로 구성

본 연구의 능동전력필터는 THD가 약30%이고 역율이 0.9인 부하의 고조파 및 무효

전력을 보상할 수 있는 전력회로를 설계하였다. 이 경우 식(2-18)에 의해 능동전력

필터의 용량은 부하용량의 약 50%로 약 50kVA로 전류는 약 100A이다. 직류 BUS

전압을 800V로 하고 스위칭 소자는 IGBT를 이용하여 전력회로를 구성하였다.

나. 전력회로 구성 소자 용량 결정

1) IGBT 용량

IGBT의 정격전압은 IGBT가 turn-off될 때 발생하는 써어지 전압과 마진을 고려하

여 사용전압의 약 1.5배 이상으로 1200 VCE 이상의 소자를 선택해야 한다. IGBT의

정격전류는 피크전류를 만족시킬 수 있어야 하며 피크전류는 일반적으로 정격전류

의 2배정도이며 이 전류의 70%를 이용하는 것이 사용자가 안전하게 사용할 수 있

는 범위로 100A*2/0.7 ≒ 290A이상의 소자를 선정해야 하므로 SEMIKRON사의

SKIIPACK 342GD120-314(1200V 300A) IGBT를 이용하여 전력회로를 구성하였다.

2) 인덕턴스 및 캐패시터 용량

제2절의 식(2-21)과 (2-22)에 의해 스위칭 주파수가 12kHz인 경우 0.46mH < Laf

< 3.56mH로 3mH로 인덕터를 제작하였으며 캐패시터는 4700uF를 직류 BUS 전압

단에 직렬로 연결하고 전압의 분배를 위해 20W 6.8k 저항을 각각에 병렬로 연결하

였다.

3) 능동전력필터 출력의 스위칭 리플 필터

능동전력필터 출력의 스위칭 리플 필터는 스위칭에 의해 생성된 고주파 스위칭 고

조파를 제거하기 위해 필요한 것으로 이것에 의해 스위칭 주파수, 전원의 EMI 전

류, 사이리스터 정류기 전,후단의 고주파 고조파를 줄일 수 있다. 효과적으로 설계

되어지면, 스위칭 리플 필터는 능동전력필터의 전류조정 bandwidth 이상의 고주파

고조파가 전원에 유입되는 것을 감쇄시킬 수 있다. 스위칭 리플 필터로 고려될 수

있는 토포로지를 그림2-8에 나타내었으며 전원, 부하등과의 공진 발생 가능성등 각

각 장단점을 가지고 있어 제어 알고리즘 및 능동전력필터의 전류조정 bandwidth등

종합적인 고려를 통해 신중히 선정되어야 한다. 본 연구에서는 (i)번 토포로지 필터

로 5uF의 캐패시터를 선정하였다.

- 28 -

그림 2-8. 능동전력필터 출력의 스위칭 리플 필터 회로

다. 냉각

소자의 전력손실로 인해 생기는 열을 충분히 발산시켜 온도 범위내에서 효과적으로

소자가 동작되도록 하기 위해 냉각 설계는 중요한 요소이다. 도통상태에서 스위칭

손실로 인해 전력소자 내에 발생된 열은 케이스를 통해 냉각체인 방열판으로 전달

되어야 한다. PA가 전력소자에서 발생하는 평균손실이라고 가정하면 열전달의 전기

적인 등가회로는 아래와 같다.

그림 2-9. 열전달 등가회로

여기서, RJC - 접합점과 케이스 사이의 열저항, °C/W

RCS = 케이스와 방열판 사이의 열저항, °C/W

RSA = 방열판과 공기 사이의 열저항, °C/W

TA = 공기의 절대온도, °C

RJC와 RCS는 전력소자의 제조업체에서 제시된다. 전력소자의 손실 PA를 알게 되면

원하는 대기온도 TA에 대해 RSA를 계산할 수 있다. 다음에 이 열저항을 갖는 방열

판의 재질 및 크기를 정한다. 압출 성형된 알미늄이 방열판으로 널리 사용된다. 이

것은 열전달 능력을 높이기 위해 많은 날개가 달려있다. 전력소자와 방열판 사이의

접촉면은 케이스와 방열판 사이의 열저항을 최소화시키는 데 대단히 중요한 역할을

하게된다. 표면은 평평하고 부드럽고 먼지가 묻지 않아야 하고 부식 및 산화되지

말아야 한다. 실리콘 그리스가 열전도 특성을 개선하고 산화 및 부식을 최소화시는

데 널리 이용되고 있다. 또한 전력소자는 표면에 적절한 압력으로 압착되어야 한다.

적절한 설치 과정은 보통 제조회사에서 추천한다. Stud-mounted형인 경우 지나친

설치 토오크는 실리콘 웨이퍼에 기계적 손상을 줄 수 있으며 그리스나 윤활제를 사

용하는 데 그 이유는 이러한 물질에 의해 stud에 tension이 증가될 우려가 있기 때

문이다.

- 29 -

또 다른 방식은 heat-pipe를 이용한 냉각 방식이다. heat-pipe는 낮은 증기압을 갖

는 액체가 부분적으로 채워져 있어 전력소자를 heat-pipe 한쪽 끝에 부착하고 다른

쪽에서 방열시키는 방식이다.

대전력 응용 분야에서 널리 사용되는 액체에 의한 보통은 oil, 물에 의한 냉각 방식

도 있다. 수냉식은 매우 효과적이고 oil에 비해 약 3배 정도의 효과를 갖는다. 그러

나 부식을 최소화하고 동결을 방지하기 위해 증류수를 사용하는 것이 필요하다. Oil

은 가연성이므로 응용분야가 제한적이지만 절연특성이 좋고 부식과 동파를 제거할

수 있는 장점이 있다. 현재, heat-pipe와 액체 냉매 방열판이 상업적으로 이용되고

있다.

Square wave pulse duration때 과도 열저항 곡선은 전력소자 제조업체에서 제공한

다. 전력소자에 흐르는 전류의 파형을 통해 시간에 따른 전력손실을 결정할 수 있

고, 과도 열저항 특성 곡선에 의해 시간에 따른 온도변화를 계산할 수 있게 된다.

실제 시스템에서 냉각에 실패하게 되면 방열판의 온도가 상승하게 되고 이로 인해

기기가 정상적으로 동작하지 못하게 된다.

냉각 설계를 위한 열해석에서 일차계의 계단응답으로 과도 열저항을 나타낼 수 있

다. 만일 Z0가 정상상태에서 접합점 case간의 열저항이라고 하면 순시 열저항은 아

래와 같이 표현된다.

여기서 τth는 전력소자의 온도 시정수이다.

이때 전력손실이 Pd이면, 접합점과 case사이의 온도는 아래와 같이 나타내어진다.

전력손실이 펄스형인 경우 접합점 온도 T∫(t)의 step-response를 위의 식에 의해

구할 수 있다. tn을 n번째 펄스의 폭이라고 하면 n번째 펄스의 시점과 끝에서의 열

저항은 각각 Z0=Z(t=0)=0, Zn=Z(t=tn)이 된다. tn폭에 해당하는 열저항 Zn=Z(t=tn)은

과도 열저항 특성 곡선에서 찾을 수 있다. P1,P3,P5,···는 전력이 인가되는 펄스이고

P2,P4,···=0인 경우 m펄스의 종점에서 접합점 온도 TJ(t)는 아래와 같이 구할 수 있

게 된다.

- 30 -

여기서, TJ0는 초기 접합점 온도이다.

Z2,Z4,···의 음부호는 t2,t4,···에서 온도가 내려가고 있음을 나타낸다. 접합 온도에

대한 계단 응답 개념은 다른 파형에도 확장시킬 수 있다. 어떤 모양의 파형도 구형

파로 근사화시킬 수 있다. 이때 펄스의 높이는 같게하고 펄스 길이가 같거나 다르

게 될 것이다. 이런 근사화의 정확성은 펄스의 수를 증가시키면 더욱 정밀하게 할

수 있다. m펄스의 종점에서 접합온도는 아래와 같이 표현될 수 있다.

여기서, Zn,Zn은 기간 tn=δt의 종점에서의 임피던스이다. Pn은 n번째 펄스이 전력손

실이다.

라. 구동회로

1) 소자 및 회로의 보호

전력소자의 역회복과정과 회로의 기생 인덕턴스에 의한 스위칭 작용으로 인해 전력

변환 회로에서는 과도전압 상태가 발생하고 회로의 단락에 의해 소자에 지나치게

큰 전류가 흐르게 될 수 있으므로 구등회로의 설계에 충분히 주의해서 설계되어야

한다. 또한, 소자의 전력손실로 인해 생기는 열을 충분히 발산시켜 온도 범위 내에

서 효과적으로 소자가 동작되도록 방열판의 선정등 냉각 설계를 주의깊게 할 필요

가 있으며, 회로가 동작하는 전 시간에 걸쳐 회로조건이 전력소자의 정격을 넘지

않도록 모든 경우를 확인하는 것이 변환장치의 신뢰성을 확보하는 방안이 된다. 실

제로 전력변환 장치의 설계에서 전력소자를 보호하기 위하여 아래의 사항에 대해

주의깊게 고려해야 한다.

(1) 방열판에 의한 과열 보호

(2) 스너버에 의한 높은 dv/dt, di/dt 보호

(3) reverse recovery transient

(4) 전원측과 부하측의 transient

(5) 휴즈에 의한 과전류 보호

- 31 -

2) IGBT 스위칭 특성

IGBT의 turn-off 속도의 가장 큰 제약점은 PNP의 베이스에서 minority carriers의

수명이지만 이 베이스에는 접근할 수 없기 때문에 스위칭 시간을 개선하기 위하여

외부의 구동회로를 이용할 수 없다. 그러나 PNP는 슈도 다링톤에 연결되어 있어서

storage time이 없고 turn-off 시간도 heavy saturation을 갖는 PNP보다는 빠르므

로 아주 높은 주파수를 필요로 하는 응용분야를 제외하고는 적용이 가능하다. 베이

스에 저장된 전하는 turn-off시에 IGBT의 전류 파형에 꼬리를 남기게 된다. 이러한

꼬리전류는 turn-off 손실과 "dead time"을 증가시킨다. 이 때문에 IGBT 제조회사

는 minority carriers의 잔류 시간을 작게 하려고 노력하고 있으나 지나치게

minority의 수명을 줄이는 것은 turn-on시에 유사 포화상태를 야기시켜서 turn-on

손실이 turn-off 손실보다 커지게 할 수도 있다. 그래서 minority의 수명을 줄이는

것은turn-on 손실에 의해 제한되게 된다.

3) IGBT의 단락 보호

IGBTs는 전력용 트랜지스터에 비해 전력 손실이 작거나 같고, 더 높은 동작 주파

수, 구동회로의 간편성등의 우수한 특성을 보유하고 있어 이 소자를 이용한 시스템

은 트랜지스터 를 이용한 시스템보다 소형, 고효율화, 우수한 다이내믹 특성을 가지

게 된다. IGBTs는 정상적인 부하 조건에서 전력손실을 최소화 하도록 설계되어 있

으므로 단락 시에 전력용 트랜지스터처럼 오래 동안 단락회로를 유지할 수 없게 되

어 있다. 그러므로 IGBTs는 근본적으로 고장허용 능력이 낮기 때문에 부가적인 보

호회로가 반드시 필요하게 된다. 보호회로는 일차적으로 소자 자체의 단락허용특성

에 의존하게 되고 이차적으로 단락전류를 검출하여 이 상태가 허용시간을 초과하면

게이트 구동 전압을 제거하는 방법이 이용된다. 그러나 IGBT 자체의 단락허용시간

은 5μs이내로 안정성을 감안하면 보호회로는 1μs 또는 2μs이내에 동작해야 한다.

즉 2μs후에는 게이트 구동 전압이 완전하게 제거되어야 한다. 그러나 보호회로의

동작시간 1μs 또는 2μs이내는 실제 고장과 과도 고장을 구별하기 위한 시간으로는

너무 짧은 시간이다. 만일 고장이 허용 시간 이내에 소멸되는 과도적인 고장이라면

IGBT는 Turn-off할 필요없이 도통 상태로 남게 해야한다. 그런데 보호회로가 이것

을 Turn-off하는 것은 기기의 오동작 및 성능 저하를 유발시킬 수 있다.

- 32 -

IGBT 자체의 단락허용시간은 게이트 구동 전압에 따라 달라지는 특성을 이용하여

위와 같은 문제점을 해결할 수 있다. 즉, 게이트 구동 전압에 따른 단락 허용 시간

특성 곡선에 의하면 게이트 구동 전압이 15V일 때 약 5μs이내이지만 게이트 구동

전압이 10V이면 15μs가 되므로 고장 검지 시간은 2μs이내에서 10μs로 증가시킬

수 있어서 실제 고장과 과도 고장을 확실하게 구별할 수 있게 된다. 고장이 10μs이

상 지속되면 IGBT를 Turn-off시키고 이전에 고장이 사라지면 아무일도 없었던 것

처럼 회로는 정상적인 동작을 수행한다. 위와같은 보호회로는 세미크론사의

Skiipack의 구동회로에 포함되어 있어 별도의 보호회로는 필요 없다.

- 33 -

제 3 장 제어기 H/W 설계

제 1 절. 제어기 구성

능동전력필터의 제어기는 전원전압, 전원전류, 부하전류, 직류 BUS 전압등을 계측

하는 계측부, 직류 BUS 전압 조정 및 전류 기준값을 연산하는 CPU(DSP)부, 제어

기의 상태를 표시하는 표시부, 전력회로를 구동하는 구동부, 각각에 전원을 제공하

는 전원부등으로 그림 3-1과 같이 구성되어 있다.

그림 3-1. 제어기 구성도

제 2 절. 전원부 설계

전원부는 제어회로에 필요한 +5Vdc, +15Vdc, -15Vdc를 SMPS를 통해 공급하고

노이즈 필터 및 서어지 옵서버를 설치하여 써어지 및 외부에서 유입되는 노이즈를

제거하는 회로로 그림 3-2.과 같이 구성하였다. 특히, A/D 변환, D/A변환의 기준

전압을 생성하기 위해 별도의 전압안정화 I.C(7805, 7905)를 이용하였다. 또한

Skiipack에는 +24Vdc를 SMPS를 통해 공급한다. 또한 외부로부터 직류 전원의 안

정화에 미치는 영향을 줄이기 위해 탄탈 및 전해콘덴서를 이용하였다.

- 34 -

그림 3-2. 전원부 회로도

제 3 절. 입력부 설계

입력부는 전압 및 전류를 검지하는 센서부, 검지된 전압 및 전류를 적절한 값으로

조절하는 전처리부, 전처리된 값으로부터 과전압, 과전류, 저전압 상태를 판단하는

보호회로부, 전처리된 값을 디지틀 값으로 변환하는 A/D 연환부로 구성된다.

1. 센서부

가. 전압센서

3상 4선식 P.T를 이용해 전원전압을 계측한다.

입력전압 : 3상 4선식 380V

출력전압 : 3상 4선식 5V

정격부담 : 5VA

나. 전류센서

CT(400A/8V)를 이용해 각 상 별로 전원전류 및 부하전류를 계측한다.

다. 직류 BUS 전압 센서

직류 BUS 전압은 저항을 이용해 검지 한다. 검지된 전압은 절연 OP-AMP를 거쳐

제어기에 유입되게 하여 전력회로와 절연되도록 처리하였다.

- 35 -

2. 전처리부

센서로부터 출력되어진 전압을 차단주파수가 6kHz인 Butterworth LPF(Low Pass

Filter)를 통해 고주파 노이즈를 제거하여 보호회로부, A/D 변환부에 전송한다.

Butterworth LPF는 그림 3-4에 나타내었다.

3. 보호회로부

보호회로부는 전처리된 계측값과 미리 설정되어진 과전압, 과전류값과 비교하여 비

교된 결과를 EPLD 내에 있는 판단회로로 전송하는 회로로 그림 3-5에 나타내었다.

한다.

4. A/D 변환부

A/D 변환부는 그림 3-6, 3-7.과 같이 구성되어 입력부에서 받은 아나로그 신호를

16-bit 디지틀 신호로 변환하여 CPU에 전송한다. A/D 변환기는 1.25

Msample/sec가 가능하다. 본 연구의 능동전력필터는 전원전압 3개, 전원전류 3개,

부하전류 3개, 직류 BUS전압등 l0개의 신호가 변환되어야 한다. 본 연구에서는

A/D 변환기의 sampling 능력을 감안하여 1개의 A/D 변환기로 4개의 아나로그 신

호를 변환하도록 하여 3개의 A/D 변환기를 이용하고 신호를 3그룹으로 나누어 4개

의 신호 중에 하나를 선택하는 4x1 멀티플렉서를 이용하였다. 또한, A/D 변환기의

변환 시작, 계측 신호의 선택은 CPU의 DMA 기능과 EPLD 내의 로직에 의해 수행

되고 순차적으로 디지털 신호로 변환된 값은 DMA를 통해 CPU에서 읽혀진다. 그림

3-7.에서 74F374는 A/D 변환기에 의해 디지털로 변환된 값을 DMA를 통해 CPU에

서 읽혀질 때까지 보존한다.

- 36 -

그림 3-3. 입력부 회로도

그림 3-4. 입력 및 필터 회로도

- 37 -

그림 3-5. 보호부 회로도

- 38 -

그림 3-6. A/D 변환부 전체 회로도

그림 3-7. A/D 변환 회로도

- 39 -

제 4 절. 표시부 설계

표시부는 CPU 및 EPLD 내의 로직에 의해 판단된 능동전력필터의 상태 표시는

LED를 이용하였고 전원전압, 전원전류, THD, 역율은 FND 표시부를 설계하였다.

1. LED 표시부

CPU 및 EPLD 내의 로직에 의해 판단된 능동전력필터의 상태를 LED를 이용해 표

시한다. 회로는 그림 3-8과 같이 설계되었으며 표시 내용은 표3-1과 같다.

표 3-1. 능동전력필터 상태 표시 내용

RUN 능동전력필터 운전중STOP 능동전력필터 정 지전원 과전류 전원전류의 과전류부하 과전류 부하전류의 과전류직류 BUS 과전압 직류 BUS 전압 과전압필터과열 능동전력필터 오동작비상정지 비상정지 스위치에 의해 능동전력필터 운전 정지

그림 3-8. 표시부 회로도

- 40 -

2. FND 표시부

CPU 내에서 계측되어진 3상 전원전압 및 전원전류를 적절하게 가공하여 D/A 변환

기를 통해 전압 정보로 FND 표시부에 전송한다. 또한 각 상의 역율 및 THD를 연

산하여 D/A 변환기를 통해 전압 정보로 FND 표시부에 전송한다. D/A 변환기는 4

개의 채널을 가지고 있으며 출력단에 Butterworth 저역통과필터 회로가 연결되어

있다. 각 상의 전압, 전류, 역율 및 THD는 일정 시간 간격으로 교번해서 표시할 수

있다. FND 표시부는 저역통과필터를 걸쳐 유입된 값을 4디지트의 디지틀 값으로

변환하여 표시한다. 그림 3-9에 D/A 변환부 회로 및 그림 3-10에 FND 표시부를

나타내었다.

그림 3-9. D/A 변환 회로도

- 41 -

그림 3-10. FND 표시부

제 5 절. 제어부 설계

1. CPU

제어부는 직류 BUS전압 및 능동전력필터에 흐르는 전류를 제어하기 위하여 디지털

필터, 직류 BUS전압 안정화 제어, 전류 기준값등을 연산하기 위해 곱셈기가 필요

하고 또 제어기를 통과한 고조파들의 페이저를 보상하기 위하여 빠른 연산이 가능

한 CPU가 필요하다. 이런 조건을 충족시키는 CPU로써는 DSP( Digital Signal

Processor)가 적당하며 본 연구의 제어기는 위의 조건들을 만족하는 DSP인

TMS320C32-60으로 구성한다. TMS320C32-60의 기본적인 구조는 그림 3-11.와

같다.

- 42 -

그림 3-11. TMS320C32의 구조도

가. TM320C32 특성

이 DSP는 330MIPS의 성능을 가지고있고, 내부메모리과 캐쉬메모리를 가지고 있어

빠른 프로그램의 수행뿐만 아니라 병렬연산도 가능하고 곱셈이 1 instruction cycle

time(33nsec)에 가능하다. 병렬연산을 효율적으로 하기 위하여 여러 개의 데이터버

스와 어드레스버스를 가지고 있다. 또 2개의 DMA채널을 가지고있어 데이터의 입출

력을 CPU와 관계없이 수행할 수 있어 제어기 성능을 향상시킬 수 있다. 내부에 32

비트 타이머를 내장하고있어 시간 영역에서 정교한 제어기의 구현이 가능하다.

나. 메모리 구조

RAM은 1K x 32bit 크기로 2블럭으로 구성되어 있고, 프로그램 메모리는 내장된

4K x 32bit으로 구성되어 있으며 XF pin에 의해 내장된 ROM을 enable/ disable

시킬 수 있다. 또한 프로그램 메모리 버스, RAM 버스, DMA 버스가 분리되어 있어

프로그램 읽기, 데이터 메모리에 읽고/쓰기, DMA 처리를 동시에 수행할 수 있다.

- 43 -

다. CALU(Central Arithmatic Logic Unit)

CALU는 ALU(Arithmatic Logic Unit), 32-bit parallel Shifter Multiplier등으로 구성

되어 데이터의 산술연산, Logic연산 및 실수 연산등을 행한다. 데이터 bus로부터

Fetch된 데이터는 SS 또는 승산기를 거쳐 ALU를 통해 그 결과가 레지스터에 저장

된다. 하드웨어 승산기는 1 머신싸이클로 승산을 완료하는 고속 승산기로 40-bit의

실수 곱셈이 가능하다.

라. System Control

System Control은 PC(Program Counter), STACK, status Register, Timer등으로

구성되어 있다. 보통 PC는 읽어야 할 명령어의 프로그램 메모리 어드레스를 지정

하지만 TMS320C32는 파이프라인 구조로 되어 PC가 지정하는 어드레스는 명령어

Fetch에 직접 사용되지 않고 현재 위치의 기준 Pointer로 사용된다. 파이프라인을

위해 부가된 하드웨어는 PFC(Pre-fetch Counter), MCS(Microcall stack Register),

IR(lnstruction Register), QIR(Que Instruction Register)이다. PFC는 미리 읽어야

할 다음 명령어의 어드레스를 지정한다. 미리 읽혀진 다음 명령어는 IR내의 명령어

가 완전하게 수행될 때까지 QlR에 저장된 명령어가 IR에 저장된다. PFC가

BLKD/P, MAC/MACD, TBLR/W같은 명령어에 의해 데이터 메모리를 지정하는 경우

PFC는 MCS에 일시적으로 저장된다. TMS320C32의 파이프라인은 Wait없이 외부

프로그램 메모리 또는 내부 프로그램 ROM인 경우 3단계, 내부 프로그램 RAM인

경우는 2단계로 Prefetch, decode, execution 또는 prefetch/decode, execution이

다. 그러나 이러한 단계차가 반드시 실행속도에 영향을 주는 것은 아니다. 하지만

ROM에 비해 RAM의 속도가 빠르기 때문에 프로그램을 RAM으로 이동시켜 실행하

는 것이 바람직하다.

마. 외부 메모리 및 I/O와 Interface

Interface에 이용되는 line과 Signal을 데이터 버스, 어드레스 버스, DS/PS/IS 신호

및 R/W, STRB, Ready 신호등이다. 데이터 버스는 데이터의 전송로가 되고 어드레

스 버스는 외부 메모리 및 I/O의 어드레스를 지정하며 DS/PS/IS는 외부 Device의

종류를 R/W는 신호의 방향을 나타낸다. STRB와 READY신호는 데이터에 시간 신호

를 부여하여 저속의 외부 장치와의 Interface를 가능하게 한다.

- 44 -

바. Interrupts

Interrupt는 사용자가 mask할 수 있는 3개의 외부 interrupt(INT0~INT2)와 Serial

port의 데이터 입력 전송의 완결 시 발생하는 RINT/XINT, timer에 의한 TINT, 소프

트웨어 Interrupt인 TRAP, nonmaskable interrupt인 RS가 있다. Interrupt가 발생되

면 IFR(lnterrupt Flag Register)에 등록되고 DSP에 의해 interrupt가 인식되면 없어

진다. Interrupt 각각을 enable하거나 disable하는 것은 memory-mapped Register

인 IMR의 각 bit 상태에 따라 결정되고 STO의 INTM bit는 interrupt 전체를 enable

하거나 disable할 수 있다. 명령어가 실행되고 있을 때 interrupt가 발생하면 명령어

가 온전하게 실행될 때까지 interrupt는 실행되지 않으며 Ready 신호로 인해 여러

Cycle로 실행되는 명령어에서도 같다. 또한 RPT/RPTK에 의한 명령어의 반복 수행

도 RPTC(Repeat Counter)가 Zero가 될 때까지 interrup IFR에 저장되고 반복 수행

이 완결된 후에 수행된다. 만일 반복수행 중에 interrupt가 해지되면 interrupt는 IFR

에 등록된 상태를 유지하며 반복수행이 종료된 후 해지된다.

사. Serial Port

Serial Port는 Codec, Serial A/D Converters 및 기타 다른 Serial기기와의 통신에

이용되고 multiprocessing 시스템에서는 내부 통신에 이용되고 있다. Serial port에

서의 데이터 송신은 FSX의 Frame Sync. Pulse에 의해 DXR의 데이터를 XSR에 옮

겨 송신이 시작된다. 데이터가 8bit인지 16bit인가는 ST1의 FD(Format bit)에 의해

결정되고 CLKX에 동기되어 DX pin을 통해 전송된다. 전송이 완료되면 XINT가 발

생하고 DX pin은 high-impedence상태로 된다. 그러나 현재 전송되고 있는 데이터

의 전송이 완료되지 않은 상태에서 FSX Pulse가 입력되면 XSR은 즉시 DXR의 데

이터를 가져오고 현재 전송 중인 데이터는 잃어버리게 되고 새로운 데이터를 처음

부터 전송하게 된다. TXM(Transmit mode bit)는 외부 장치와의 동기를 위해 사용

되는 비트로 TXM bit가 “0"이면 TMS320C32는 FSX를 입력 pin로 정의해 외부 장

치에서 데이터 수신 준비가 된 상태를 TMS320C32가 알 수 있게 한다. 데이터 수

신은 데이터 송신과 거의 유사하다. FSM(Frame Syncronization mode bit)는

Serial port가 burst-mode, FS pulse를 사용한 연속 모드, FS pulse를 이용하지

않는 연속 모드의 여부를 결정한다. 데이터의 송ㆍ수신 중에 Holding 상태가 되면

데이터 송ㆍ수신이 완료된 후에 Serial port가 Holding된다.

- 45 -

아. Multiprocessing and DMA

TMS320C32는 SYNC pin을 이용한 동기기능, 넓은 영역의 메모리 interface 및

HOLD/HOLDA로 구성된 HOLD기능을 이용하여 단일시스템, 복수시스템, 분할된 공

동 데이터를 이용하는 host/slave Multiprocessor 및 마이크로프로세서의 주변 LSI

로 이용할 수 있다. 복수 DSP의 내부 clock의 동기는 SYNC 입력단자를 이용해

lock-step동작으로 동기시킬 수 있다. 그러나 SYNC가 수행되는 것은 Q1 phase에

서 실행되므로 SYNC의 입력시간이 Q1, Q3 Q4 phase일 때는 현재 실행중인 명령

어가 정상적인 동작을 수행하지 못해 시스템이 예측할 수 없는 동작을 할 수 있으

므로 reset와 같은 알려진 상태에서 SYNC를 입력시키는 것이 바람직하다. HOLD기

능은 HOLD pin을 통해 HOLD가 요구되면 HOLDA를 “LOW"로하여 HOLD임을 인

식한다. 이때 DSP는 모든 Control buses 및 address data buses를 high

impedence상태로 유지시킨다. HOLD상태는 ST1의 HM bit의 상태에 따라 모든 프

로그램을 실행 중지하는 mode와 외부적으론 hold 상태이지만 내부 프로그램 메모

리의 프로그램을 실행하며 interrupt를 통해 외부 processor와의 통신이 가능한 모

드가 있다.

자. Memory Addressing

메모리 어드레싱은 아래의 세가지 모드가 있다.

• Direct Addressing Mode

• Indirect Addressing Mode

• Immediate Addressing Mode

- 46 -

2. 제어부 회로 구성

그림 3-12와 같이 TMS320C32-60 CPU와 20nsec로 데이터 입출력이 가능한

128K 8bit 데이터 메모리 4개로 32bit 데이터를 직접 취급할 수 있게 하였으며 프

로그램 메모리는 90nsec로 데이터 출력이 가능한 512K 8bit로 프로그램을 내장하

고 있으며 CPU의 booting 기능에 의해 저장된 프로그램이 입출력 속도가 빠른 데

이터 메모리로 프로그램이 복사되어 실행된다.

그 외에 저항과 capacitor을 이용한 reset 회로, 60MHz의 클럭 발생회로를 설계하

였다.

그림 3-12. 제어부 회로도

3. 에뮬레이션 및 EPLD 프로그래밍 포트

에뮬레이션 포트는 컴퓨터에서 작성된 프로그램을 통해 프로그램 및 회로의 이상

유무를 점사하는 에뮬레이터 연결 포트와 능동전력필터에 필요한 각종 제어 로직을

구성하는 EPLD에 제어 로직을 프로그래밍하는 포트로 그림 3-13.과 같다.

- 47 -

그림 3-13. 에뮬레이션 및 EPLD 프로그래밍 포트

제 6 절. EPLD 로직부 설계

본 연구에서 EPLD 로직부는 시스템에서 발생되는 각종 논리회로를 EPLD 내부의

게이트를 이용하여 집약시켜 제어부와 각종 다른 블록과 연계하여 제어 신호의 변

환등을 수행하며 SPWM을 완전히 디지털로 구현하므로서 제어기의 소형화 및 신뢰

도를 향상시킬 수 있도록 하였다. 특히, SPWM에 16bit의 해상도를 가지게 하여 정

교한 동작이 가능하도록 하였다. EPLD 로직부 내의 회로는 그림 3-14.과 같이 구

성되어 주변의 AD 컨버터등의 Chip 선택을 위한 디코딩 (CHIP_ENABLE), 각종 주

변기기에서 요구되는 펄스폭을 조정하기 위한 신호 지연(PULSE_GEN), 제어기의

오동작 상태를 감시하는 WATCH_DOG 신호 발생 (WD_GEN), 시스템의 전압/전류

및 구동회로의 상태를 감시, 처리하는 기능 (PROTECTION), SPWM에 의한 게이트

구동 신호 발생(PWM_ENABLE, PULSE_FORMING, PWM16_3PHASE, GATE_GEN),

인터럽트 처리(INT_PROC)등을 수행하게 된다.

- 48 -

1. EPLD(Erasable Programmable Logic Device)

본 연구에 사용된 EPLD는 ALTERA사의 EPM7192로 124개의 입력 또는 120개의

출력을 설정할 수 있으며 내부에 192개의 Macrocell을 제공한다. 내부에 7500개의

게이트를 가지며 3750개의 게이트를 사용할 수 있다. 시스템 속도는 90.9MHz로

게이트의 로직 실행에 의한 전파 지연은 12ns로 DSP 제어기의 속도를 충분히 수

용할 수 있는 소자이다.

그림 3-14. EPLD 로직부 구성도

2. CHIP_ENABLE

제어기의 ADDRESS, R/W~, IOSTROB~ 신호에 의해 AD 변환기, DA 변환기,

WD_DOG counter RESET, IGBT 게이트 구동 신호 발생 금지 신호를 발생한다. 이

부분은 Boolean 대수에 의해 설계되어 있으며 예를들면 아래와 같이 설계되어 있

다.

입력 : ADDRESS[15...0], R/W~, IOSTROB~

출력 : WD_SEL

!WD_SEL = (ADDRESS[15...0] = H"0030") & !R/W~ & !IOSTROB~;

- 49 -

위와 같이 Adderessable Decoder에 각각의 소자를 적절하게 구동시키기 위한 신

호가 필요하다. AD변환기 및 DA 변환기는 원활한 제어를 위해 빠른 속도로 변환이

수행되어야 한다. 본 연구에서 채택된 AD 변환기는 1.25MSAMPLE/sec로 변환 가

능해야하며 변환 시작신호의 펄스 폭은 30~50ns이어야 한다. 그러나 CHIP_

ENABLE에서 발생된 Read_A/D 신호는 200ns 정도로 30~50ns의 신호로 변환되어

야 한다. 그러므로 그림 3-15와 같이 D-FLIP/FLOP에 의해 DSP_H3(30MHz)의 1

펄스 만큼 지연시킨 신호와 본래 신호를 AND시켜서 33ns의 신호를 만든다. 즉 위

의 Adderessable Decoder에 의해 A/D 변환되어질 입력신호(4개 중 1개, 입력부

설명 참조)가 선택된 직후 A/D 변환이 시작되도록 위와같은 방법에 의해 A/D 변환

시작 신호를 발생시키고 A/D 변환이 종료되기를 기다려 그림 3-7의 74F374에 보

존되어 있는 디지털로 변환된 값을 읽도록 변환된 디지틀 신호 읽기 신호를 생성한

다. 또한 CPU의 지령에 의해 D/A 변환기의 채널 선택 신호가 유입되면 동시에 유

입된 디지털 데이터를 D/A 변환기에 전달하여 지정된 채널에 변환된 아나로그 전

압값을 출력하도록 지령한다.

그림 3-15. PULSE_GEN 회로

- 50 -

3. WATCH DOG 회로

WATCH_DOG 회로는 제어기가 외란에 의해 오동작이 되는 경우 제어기를 강제로

RESET시켜 정상적으로 동작될 수 있도록 프로그램 카운터를 감시하는 기능으로 제

어기에서 주기적으로 WATCH_DOG 카운터를 RESET 시킴으로서 제어기가 정상적

인 동작을 수행하고 있음을 WATCH_DOG 카운터에 알린다. WATCH_DOG 카운터

가 RESET되지 않고 오버플로우하게 되면 즉 일정 시간이 경과되면 그림3-16의

WD_OUT을 발생시켜 강제로 제어기를 RESET시키는 역할을 수행한다. 또한 IGBT

게이트 구동 신호도 WD_OUT와 연계되어 정지된다.

그림 3-16. Watch_Dog 발생 회로

4. 보호 회로

제어기의 입력부에서 검지된 과전압, 과전류 상태, 구동회로에서 검지된 고장 신호

등을 종합하여 시스템의 고장을 판별하고 고장이 발생한 경우 제어부와 협조하여

IGBT 게이트 구동 신호을 중단시키고 해당 상태를 표시부의 LED에 표시하게 하는

역할을 수행한다.

- 51 -

그림 3-17. ROTECTION

5. IGBT 구동 신호 발생부

IGBT 구동 신호는 제어기에 의해 ON/OFF되어질 시간이 결정되고(SPWM) 그림

3-14의 GATE SIGNAL GENERATOR에 의해 구동회로에 전달된다. 그림 3-14에

서 GATE SIGNAL GENERATOR는 PWM_ENABLE, PULSE_FORMlNG,

PWM16_3PHASE 및 GATE_GEN에 의해 수행된다. PWM_ENABLE은 Boolean 논리

로 구성되고 그림 3-15와 비슷한 PULSE_FORMING 회로를 거쳐서

PWM16_3PHASE내의 3개의 16-Bit 카운터에 구동신호의 ON시간을 각각 실어주고

카운트를 시작하게 한다. 클럭신호는 30MHz로 33ns마다 카운터는 1씩 증가되어

주어진 시간이 지나면 카운터의 COUT출력은 33ns의 펄스를 출력하게 되고 이때

PWM 출력은 LOW 상태로 되어 스위치 구동신호는 OFF가 되고 다음 ON 시간을

실을 때 PWM 출력은 HIGH가 된다. 그림3-18, 3-19, 3-20에 PWM16_3PHASE,

GATE_GEN를 나타내었다.

- 52 -

그림 3-18. PWM16_3PHASE

그림 3-19. PWM16_1PHASE

- 53 -

그림 3-20. GATE GEN

6. Boot Loader

EPROM으로부터 프로그램을 실어 오기 위하여 TMS320C32 DSP의

Boot3(900000h)를 지정하도록 인터럽트 2만 가능하게 한다. Boot Loading은 프로

그램에서 IACK 신호를 발생되는 순간에 실행된다.

그림 3-21. Boot Loader 회로

- 54 -

제 4 장 S/W 설계

제 1 절. 사용한 제어 알고리즘

능동전력필터에 이용되는 제어 알고리즘은 보상하고자 하는 목적에 따라 또는 전력

변환 회로의 구성에 따라 다양한 방법이 제시되어 있으며 펄스폭 변조법의 개선등

능동전력필터의 성능 및 효율 개선을 위한 많은 연구가 진행되고 있다. 본 연구에

서는 그림 4-1과 같이 제어 알고리즘을 구성하였다. 이 제어 알고리즘은 전원측의

전류를 직접 정현파가 되도록 동작을 하므로 제어기구조를 간단히 할 수 있다. 이

제어 알고리즘은 전원측 전류를 3상 평형이 되도록 하고 전원측 역률을 99%가 되

게 하며 고조파를 보상하여 THD가 5% 이하가 되게 하는 전류 제어 루프와 인버터

의 직류 BUS전압을 안정하게 제어하는 루프가 있다. 전류제어루프의 구성방법은

12kHz의 캐리어 주파수인 SPWM신호를 발생시키고 이것을 IGBT의 게이트 신호로

사용한다. SPWM을 발생시키는 방법은 3장에서 언급되어진 것처럼 비교기나 캐리

어를 생성시키는 아나로그방식을 배제하고 EPLD의 카운터를 이용하여 완전한 디지

털회로로 구현하였다. 이 구성 방법은 시스템의 안정성 뿐만 아니라 회로를 간략하

게 구성할 수 있을 뿐만 아니라 정교하고 일정한 주기를 가지는 안정적인 PWM을

구현할 수 있다. 전류제어 루프의 동작개념을 상세히 고찰해보면 기본파만 존재하

는 순수한 전원측 전압과 직류 BUS 전압 오류로 전원 전류 기준을 만들고 실제 전

원측 전류를 되먹임하여 없애고 싶은 고조파만 존재하도록 저역통과필터를 통과시

켜서 그 값으로 PWM을 만들어 준다. 이때 저역통과필터 때문에 발생하는 페이저

왜곡을 고려하여 각 고조파들의 페이저를 보상하여야 한다. 이로 인해 부하측에서

필요로 하는 고조파들 뿐만 아니라 무효전력도 보상되는 효과를 동시에 얻을 수 있

고, 부하전류의 불평형도 제거할 수 있게 된다. 능동전력필터가 에너지를 연속적으

로 흡수, 공급할 수 없는 시스템이므로 입, 출력되는 유효전력은 동일해야 하나 순

시적으로는 캐패시터를 사용하여 실효전력의 수수가 일어나도록 동작시킬 수 있다.

위에 설명된 알고리즘을 수식으로 아래와 같이 표현할 수 있다.

- 55 -

그림 4-1. 제어기 블럭도

제 2 절. S/W 설계

제어회로의 각 블록을 적절하게 제어하여 무효전력 보상 및 고조파 제거를 위해 프

로그램을 설계하였다. 프로그램은 능동전력필터의 일반적인 상황을 제어하는 주 제

어 루틴과 특수한 제어를 수행하는 인터럽트 루틴으로 분류된다.

주 제어 루틴에서는 전원측 상전압, 상전류, 부하측 상전류, 능동전력필터의 직류

전압등과 관련된 변수의 정의, 타이머, DMA, BUS 초기화, 인터럽트 벡터의 설정등

초기화 루틴과 시스템이 원활하게 동작되게 하는 일련의 동작을 수행한다.

인터럽트 루틴은 CPU 인터럽트와 CPU와 무관하게 동작되는 DMA 인터럽트 루틴

으로 분리하였다. CPU 인터럽트는 Boot Loading을 위한 외부 인터럽트와 타이머

_1에 의해 발생되는 인터럽트가 있으며, DMA 인터럽트는 타이머_0에 의해 발생되

는 신호에 의해 동작된다.

- 56 -

1. 초기화

가. 타이머_1 초기화

타이머_1은 타이머 제어 레지스터, 타이머 카운터 레지스터, 타이머 주기 레지스터

로 구성되어 타이머 카운터 레지스터의 값은 매 66ns(2xH3) 마다 1씩 증가하여 타

이머 주기 레지스터와 일치하면 영이 되고 내부 인터럽트를 발생시킬 수 있다. 타

이머 제어 레지스터는 32bit로 구성되어 각 bit 마다 타이머의 동작과 관련된 기능

을 가지게 하므로 사용 목적에 따라 각각의 bit를 다양하게 설정하여 사용한다. 클

럭신호는 내부 클럭을 이용하며 출력 모드는 클럭 신호가 되도록 타이머_1을 초기

화한다. 또한 타이머_1의 매 인터럽트 마다 제1절의 제어 알고리즘에 따라 PWM

패턴을 발생시키므로 타이머_1 주기 레지스터의 값은 능동전력필터의 스위칭 주파

수에 따라 설정되어야 한다. 출력모드가 클럭 모드이므로 타이머_1 주기 레지스터

의 값의 2배가 PWM 주기가 되고 그 역이 스위칭 주파수가 된다.

나. 타이머_0 초기화

타이머_0는 타이머_1의 초기화와 같이 타이머 주기 레지스터의 값을 설정하고 내부

클럭을 이용하며 타이머의 출력 모드는 펄스모드로 초기화하여 A/D 변환기를 기동

하고 변환된 값을 DMA에서 읽어오도록 인터럽트를 발생하는 역할을 수행하도록

초기화한다.

다. DMA_O 초기화

DMA_0는 CPU와 무관하게 A/D 변환값을 읽는 기능을 수행하여 CPU의 제어 기능

향상시키는 역할을 하는 것으로 DMA 제어 레지스터, DMA에서 읽어올 주소를 가

리키는 주소 레지스터, DMA에서 데이터를 써줄 곳을 가리키는 주소 레지스터와 읽

거나 써야할 데이터의 개수를 정하는 전송 카운터 레지스터로 구성되며 DMA의 기

동, DMA의 상태, 동기여부등을 DMA 제어 레지스터의 각 bit를 제어하여 상황에

따라 DMA를 수행하게 한다. 능동전력필터에서는 제 1절의 알고리즘에 따라 PWM

값을 결정하기 위하여 계측된 전원전압, 전류값을 A/D 변환시켜 DMA가 CPU와 무

관하게 읽어드리는 역할을 수행한다.

- 57 -

라. DMA_1 초기화

DMA_1은 D/A 변환기에 값을 써줄 수 있도록 각각의 레지스터를 초기화 한다.

마. 외부 인터페이스 BUS 초기화

외부 인터페이스 BUS는 확장 BUS 제어기와 일차 BUS 제어기로 외부기기와의 접

속 시에 외부기기가 보통 CPU보다 느리므로 CPU가 대기해야할 시간, 대기 여부등

의 상태를 제어하여 외부기기와의 데이터를 원활하게 주고 받을 수 있도록 제어하

는 레지스터로 확장 BUS 제어기인 STROB0는 대기시간 0, STROB1은 대기시간 7

로 초기화하고 일차 BUS 제어기인 IOSTROB는 대기시간 4로 초기화 하였다.

바. 인터럽트 초기화

본 연구에서는 TMS320C32의 CPU 인터럽트 10개중에 비상스위치로부터 신호를

받는 INT0과 타이머_1으로부터 신호를 받는 TINT1만을 이용하고, DMA 인터럽트도

10개중에 타이머_0으로부터 신호를 받는 TINT0만을 이용하도록 인터럽트 벡터 및

인터럽트 루틴을 초기화한다.

2. 주 제어 루틴

주 제어 루틴은 위의 초기화를 수행하고 능동전력필터의 직류전압이 정해진 값에

도달할 때까지 대기한다. 직류전압이 정해진 값에 도달하면 주 스위치를 투입하여

주 제어 기능을 수행한다. 주 제어기능을 수행하기 전에는 모든 변수가 영인 상태

를 유지하게 한다. 이것은 전원 스위치의 투입 시에 돌입 전류가 흐르는 것을 방지

하고 주 제어 기능의 수행시에 제어 명령이 돌출되는 것을 방지하기 위해 수행된

다. 주 제어 루틴은 EPLD 로직부의 이상신호를 항상 감시하고 있으며 이상 발생

시에 즉시 주 스위치를 차단한다. 이상 신호는 표시부의 LED에 표시된다. 계측된

능동전력필터의 전압, 전류값으로부터 THD, 역율을 연산하여 D/A변환기를 통해

FND 표시부에 표시한다.

- 58 -

가. wd.asrn

이 프로그램은 EPLD 로직부의 Watch_dog 발생기를 재설정시키는 기능을 수행한

다.

나. gate_com.asm(ON/OFF)

이 프로그램은 EPLD 로직부와 연계하여 CPU와 EPLD 로직부의 게이트 발생부에서

생성된 게이트 구동신호를 IGBT에 보내는 것응 제어하는 프로그램이다. 매개변수가

'ON'인 경우 게이트 구동신호는 IGBT에 인가된다.

다. read_ad.asm

DMA_0에 의해 정해진 메모리에 저장되어 있는 A/D변환된 값을 해당 변수로 읽어

드리는 프로그램이다.

라. switch.asm(C_ON/MC_OFF)

능동전력필터의 주 스위치를 매개변수에 따라 투입, 차단을 지령하는 프로그램이다.

마. initi.asm

인터럽트 벡터의 어드레스를 설정하는 프로그램이다.

바. iof_in.asm(int ch_no)

DSP의 XF레지스터로부터 상태값을 읽어드리는 프로그램으로 능동전력필터의 운전

스위치의 상태를 EPLD 로직부와 연계하여 읽어드린다.

사. set_ie.asm(CPU_TINT1)

매개변수에 따라 해당 인터럽트를 수행 가능하게 한다.

아. 실효치 연산

인터럽트 루틴에서 연산 불가 기간 동안 계측된 순시치를 디지틀 필터를 통과시켜

추출된 값과 순시치 값을 각각 2주기 동안 버퍼에 저장하여 모두 저장되면 연산 가

능을 설정하여 축적된 데이터를 실효치 연산 루틴에 전송한다. 이 값은 아래의 수

식에 따라 연산되고 32개의 버퍼에 의해 이동 평균을 구하여 각 상별 기본파 전압

실효치, 순시치 전압 실효치, 기본파 전류 실효치, 순시치 전류 실효치를 연산한다.

- 59 -

1) 기본파 전압 실효치

2) 순시 전압 실효치 연산

3) 기본파 전류 실효치

4) 순시 전류 실효치 연산

자. 역율 연산

실효치 연산과 같이 저장된 기본파 전압과 전류의 위상차를 구하여 위상차에 의한

역율(PF)을 구하고 순시전류와 기본파전류의 비를 곱하여 위상차를 구한다. 기본파

전압과 전류의 위상차는 각각의 값이 상승하면서 영점을 지나는 시간의 차이를 구

하였다. 이때, 영점이 스위칭 노이즈 등의 영향을 받을 수 있으므로 디지틀 필터를

통과한 기본파에 대해 영점을 검지하였으며 MATLAB을 이용한 시뮬레이션을 통해

고조파의 영향을 분석한 결과 노이즈에 충분히 대처 할 수 있을 것으로 판단된다.

그림 4-2는 시뮬레이션 결과이다. 기준신호는 기본파에 5-25 고조파가 포함되고

랜덤 노이즈가 있는 신호를 제어에 이용한 필터를 차례로 통과시킨 결과이다. 그림

4-3은 영점의 변화에 따른 위상 변화를 검지하기 위해 만들어진 신호이고 어떤 신

호에서 위상을 검지해도 식(4-6)의 결과와 정확하게 일치됨을 확인하였다.

- 60 -

그림 4-2. 노이즈 신호 및 필터를 통과한 신호

차. THD 연산

THD 연산은 식(2-17)에서 변형된 아래의 식(4-7)에 의해 연산한다.

그림 4-3. 위상 검지용 기준 신호

- 61 -

3. 인터럽트 루틴

인터럽트 루틴은 각각의 인터럽트 발생 시에 인터럽트 벡터가 지정하는 처리루틴에

서 주어진 기능을 수행한다.

가. reset_flag.asm(TINT1)

이 프로그램은 해당 인터럽트 플래그를 지운다.

나. pwm_gate.asm(pulse_width_r, s, t)

연산되어진 PWM 펄스 값을 EPLD 로직부에 전달하는 프로그램이다.

다. vecs.asm

인터럽트 처리 루틴의 벡터 어드레스를 정의하는 프로그램이다.

- 62 -

마. 디지틀 필터 설계

본 연구에서는 2차 Butterworth 필터를 구성하고 3개를 직렬로 연결하여 저역통과

필터를 구성하였다. 마지막 단에 위상 보정을 위한 필터를 설치하였다. 설계되어진

필터는 그림 4-4와 같이 3db 주파수는 83.5Hz이고 통과대역은 2Hz에서 0.005db

감쇄, 저지대역은 300Hz로 22.28db 감쇄하는 특성을 나타내고 있다. 그림 4-5는

필터를 통과한 신호이고, 그림 4-6은 원래 신호의 스펙트럼, 그림 4-7, 4-8, 4-9,

4-10은 1차, 2차, 3차, 4차로 필터를 통과한 신호의 스펙트럼이다.

그림 4-4. 설계된 필터 특성

그림 4-5. 필터를 통과한 신호 그림 4-6. 원래 신호의 스펙트럼

- 63 -

그림 4-7. 필터링신호 스펙트럼(1) 그림 4-8. 필터링신호 스펙트럼(2)

그림 4-9. 필터링선호 스펙트럼(3) 그림 4-10. 필터링신호 스펙트럼(4)

바. 제어 프로그램

제1절의 제어 알고리즘에 따라 PI제어기를 통해 직류 BUS 전압의 오차로 전압지령

을 연산하고 이를 통해 기준전류값을 연산한다. 계산된 기준전류값과 실제 전류로

부터 오차를 구하고 P-제어기를 통해 전류지령을 생성한다. 생성된 전류 지령으로

부터 PWM 펄스폭을 연산하고 이 값을 EPLD 로직부에 전송하여 IGBT 구동 신호를

발생시킨다.

사. 계측

전압 및 전류를 계측하는 시점은 연산 시점과의 지연등을 고려할 때 대단히 중요한

요소가 된다. 제어를 위한 인터럽트는 타이머_1에 의해 주기적으로 발생하고 계측

은 DMA_0에 의해 이루어진다. 그러나 DMA_0는 타이머_0에 의해 A/D 변환을 지

령하므로 타이머_0의 카운터 초기값을 조절하여 계측과 연산 사이의 지연을 최소화

한다. 즉, 타이머_1 인터럽트가 발생하기 직전에 모든 A/D 변환이 완료되도록 타이

머_0의 인터럽트 시점을 조절한다.

- 64 -

아. 표시

DMA_1을 매 인터럽트 마다 구동하게 하여 FND 표시부에 순시 전압 실효치, 순시

전류 실효치, THD, 역유을 각 상별로 교번해서 표시하게 한다. 또한, 앞서 설명된

것처럼 표시값 연산을 위해 2주기의 계측치를 해당 버퍼에 저장한다.

- 65 -

제 5 장 실험

제 1 절. 시제품 제작

제 2 장에 설명된 시스템 구성에 따라 UPS용 100kVA 정류기 부하의 고조파 및 역

율을 보상하는 능동전력필터의 시제품을 제작하였다. 1)고조파 분석, 2)L, C선정,

3)제어기 설계 및 제작, 4)시스템 구성, 5)외관설계 6)제작의 순으로 제작된 능동전

력필터의 시제품 외관, 시제품 내부, 시제품 표시부를 그림 5-1, 5-2, 5-3에 나타

내었다. 그림 5-4에 제작된 제어기를 나타내었다.

그림 5-1. 시제품 외관 그림 5-2. 시제품 내부

그림 5-3. 시제품 표시부

- 66 -

그림 4. 시제품 제어기

제 2 절. 제어기 시험

능동전력필터를 실험하기 전에 설계된 제어기에서 필요로 하는 각종 변수(전압, 전

류등)에 대한 계수들의 실정 및 EPLD 로직부가 의도된대로 정상적인 동작을 수행

하는 가를 시험한다.

1. 검지 회로

능동전력필터에 센서 및 전처리회로를 통해 프로그램 내에 각종 아나로그 값의 변

환비를 설정하기 위한 과정이다. 이 실험에 의해 프로그램의 계측 루틴과 EPLD 로

직부의 A/D 변환 로직도 동시에 점검한다.

가. 전원 전압 검지

전압 검지 센서인 PT에 전압을 인가하여 센서의 선형성 및 각 상의 변환 특성을

파악한다. 또한 과전압 검지를 위한 측정값을 기초로 하여 정격의 피크치에 1.5배

의 값으로 과전압 기준전압을 설정한다.

또한, 제어기에 읽어드린 값과 실제값을 고려하여 제어에 필요한 변환비를 설정한

다. 그림 5-5은 전원전압 측정 결과이다.

- 67 -

그림 5-5. 전원전압 측정 결과

나. 전류 검지

전류 검지 센서인 CT에 전류를 흐르게 하고 센서의 선형성 및 각 상의 변환 특성

을 파악한다. 또한 과전류 검지를 위해 측정값을 기초로 하여 정격의 피크치에 1.5

배의 값으로 과전류 기준값을 설정한다.

또한, 제어기에 읽어드린 값과 실제값을 고려하여 각 상별로 제어에 필요한 전류

변환비를 설정한다. 그림 5-6은 전원전류 측정 결과이다.

그림 5-6. 전원전류 측정 결과

다. 직류 BUS 전압 검지

직류 BUS 전압 검지회는 3장에서 설명된 회로로 회로의 선형성 및 변환 특성을 파

악한다. 또한 과전압 검지를 위해 측정값을 기초로 하여 정격의 피크치에 1.5배의

값으로 과전압 기준값을 설정한다.

- 68 -

또한, 제어기에 읽어드린 값과 실제값을 고려하여 제어에 필요한 직류 BUS 전압

변환비를 설정한다. 그림 5-7은 직류 BUS 전압 측정 결과이다.

그림 5-7. 직류 BUS 전압 측정 결과

2. 표시 회로

FND 표시부는 D/A 변환기에서 전송되어진 전압을 4디지트의 디지트로 표시하는

장치로 원하는 값을 표시하기 위해서는 표시가의 선형성 오프셋을 파악해야 한다.

또한 D/A 변환기에서 출력되는 값의 변환 특성도 실제 회로에서 파악되어야 한다.

그림 5-8, 5-9, 5-10, 5-11은 4개의 FND 표시기에 표시되는 역율, THD, 전류,

전압 표시에 대한 측정 결과이다. 또한 제1절의 검지회로에 과전압, 과전류 조건을

인가하여 상태 표시용 LED에 표시되는 것을 확인한다.

그림 5-8. 역율지시치 측정 결과 그림 5-9. THD 지시치 측정 결과

- 69 -

그림 5-10. 전류 지시치 측정 결과 그림 5-11. 전압 지시치 측정 결과

3. 위상일치시험

전원전압 순시 검지치, 필터를 통과한 검지치 및 전원전류 검지치를 D/A 변환기에

출력되게 하고 실제 전원전압과 실제 전원전류의 위상 각 상별로 정확하게 일치됨

을 그림 5-12와 같이 확인하여야 한다. 그림에서 채널 1은 실제 전압, 채널 2는 계

측된 전압이며, 채널 3은 실제 전류, 채널 4는 계측된 전류 파형이다. 전압 검지치

와 전류 검치치의 위상이 일치하지 않는 경우 능동전력필터는 이상 동작이 일어날

수 있으며 실험 중에 노이즈 제거를 위한 재결선 작업 중에 결선 잘못으로 전압 검

지치와 전류 검치치의 위상이 일치하지 않아 이상 동작을 경험하였으며 또한 전류

센서에 관통하는 선의 방향도 대단히 중요한 요소가 된다.

그림 5-12. 계측치와 실제값의 위상 일치실험

- 70 -

4. 제어시간 확인시험

타이머_1과 타이머_0의 초기화에서 언급되어진 것처럼 제어를 위한 계측와 제어 신

호 발생 사이에 시간은 가능한한 지연이 없어야 한다. 그림 5-13는 프로그램에서

타이머_1의 스위칭 주파수를 12kHz가 되도록 주기를 설정하고, 타이머_0의 초기값

은 타이머_1 인터럽트가 종료되는 시점에서 카운터 초기값을 음수로 설정하여 다음

인터럽트 직전에 A/D 변환이 완료되도록 설정한다.

그림 5-13. 타이머_1, 0 신호 및 A/D 시작 선호

그림에서 채널 1은 A/D 변환의 시작을 지령하는 신호이고 채널 2, 3은 각각 타이

머_0, 1 신호로 A/D 변환은 시작부터 4μs 이내에 12개의 계측 신호에 대한 변환을

완료한다. 그림에서는 8μs 전에 A/D 변환이 완료되어 있다.

5. PWM 구동신호 확인시험

정상적인 운전 조건에서 구동 신호의 출력을 확인해야 한다. 그림 5-14은 프로그

램에서 전류 오차가 각각 0, 0.5, -0.5일 때 각각에 대한 PWM 파형이다. 그림

5-15는 상전압 파형에 대해 상, 하 IGBT를 구동하는 PWM 파형의 예이다.

- 71 -

그림 5-14. PWM 파형(1) 그림 5-15. PWM 파형(2)

제 3 절. 능동전력필터 실험

1. 실험_1

그림 5-16, 5-17은 싸이리스터 위상정류기 통해 부하가 연결된 상태에서 고조파

보상을 시도한 결과이다. 그림에서 보이는 것처럼 능동전력필터의 스위칭 노이즈

에 의해 싸이리스터 위상제어기의 영점회로에 문제가 발생되고 또한 싸이리스터의

R-C 스너버를 통해 전류가 흐르는 것으로 추정 된다. 그러므로 능동전력필터가 싸

이리스터 위상정류기에 적용되는 경우, 싸이리스터 위상정류기에 스위칭 노이즈의

영향을 줄이는 대책과 함께 능동전력필터가 사용되어야 한다.

그림 5-16. 실험_1 파형(1) 그림 5-17. 실험_1 파형(2)

- 72 -

2. 잡음 제거

IGBT의 스위칭에서 발생하는 스위칭 노이즈와 기타 전원선에서 방사되는 노이즈에

의해 제어기가 오동작하는 현상이 빈발하였다. 잡음에 의한 영향을 줄이기 위해 전

원선과 신호선의 배치를 재정렬하고 모든 신호선을 실드 케이블로 교환하였으며 실

드 케이블의 실드선은 한쪽 끝을 케이스 접지선에 연결하였다. 또한 제어기 밑판에

도체판을 설치하고 제어기의 그라운드 선과 밑판 도체 사이를 고주파 캐패시터로

결합하여 방사 잡음이 제어기 그라운드, 고주파 캐패시터, 밑판 도체를 통해 소멸되

도록 처리하였다. 이 작업은 외함 내에서 처리가 곤란하여 그림 5-18과 같이 제어

기가 외부로 나와 있다. 앞으로 상용화 설계에서는 위에 처리된 사항을 고려하여

외함 내에서 잡음의 영향을 최대한 줄일 수 있는 구조로 설계할 예정이다.

그림 5-18. 재정렬된 능동전력필터 내부

3. 실험_2

그림 5-19에 상전압과 다이오드 정류기 부하의 전류 파형과 스펙트럼을 나타내었

다. 부하 전류의 피크치는 30A이고 왜형율은 약 30%이며 역율은 0.94이다.

그림 5-19. 상전압과 부하전류 및

스펙트럼

그림 5-20. 보상된 전류 파형과

스펙트럼

- 73 -

그림 5-21는 이 상태에서 능동전력필터를 운전하여 보상된 3상의 전류 파형을 나

타내고 있다. 각 상의 전류가 충분하게 보상되지 않고 있으며, 이때 왜형율은 약

22%이다. 역율은 0.99이상으로 무효전력은 완전히 제거되고 있다.

그림 5-21. 보상된 3상 전류 파형그림 5-22. 보상된 전류 파형과

스펙트럼(필터 설치 후)

4. 실험_3

실험_2와 동일한 조건이며 스위칭 노이즈 필터를 설치한 결과이다. 필터의 공진 주

파수는 5kHz로 스위칭 주파수에서 임피던스는 약 10Ω이다. 그림 5-20에 비해 고

주파 영역이 약간 감소된 것을 볼수 있다. 그림 5-23.과 5-24는 스페트럼을 확대

한 경우로 능동전력필터에 의해 3조파는 증가되고, 5,7 고조파는 줄었으며 나머지

고조파는 약간 감소 또는 거의 그대로로 이때 THD는 약 7% 감소된 23%이다.

그림 5-23. 상전압과 부하전류 및

스펙트럼

그림 5-24. 보상된 전류 파형과

스펙트럼

- 74 -

5. 실험_4

부하전류가 0 일 때 상전압 및 상전류의 보상 전 후 파형이다. 상전압에 5조파가

나타나고 상전류에는 2조파가 나타나고 있다.

그림 5-25. 보상 전 0전류 파형과

스펙트럼

그림 5-26. 보상 후 0 전류 파형과

스펙트럼

6. 실험_5

부하전류의 피크치가 55A일 때 상전압 및 상전류의 보상 전 후 파형이다. 상전압에

5조파, 7조파가 보상 전후가 거의 동일하며 전류에는 5, 7조파가 현저하게 개선되

고 그 외의 고조파는 개선되지 않았다. 왜형율은 약 20% 정도이고 역율은 0.99이

다.

그림 5-27. 보상 전 전류 파형과

스펙트럼

그림 5-28. 보상 후 전류 파형과

스펙트럼

- 75 -

제 6 장 결론

본 연구에서는 100kVA용 UPS 정류기 부하에 적용할 능동전력필터의 설계 및 시험

을 통해 능동전력필터의 상용화를 위한 기반 기술을 구축하였다. 능동전력필터는

수동필터에 비해 많은 장점을 가지고 있으며 앞으로 고조파에 대한 규제가 강화될

전망이어서 상용화를 위한 연구가 필요한 단계이다. 또한 능동전력필터를 이용하므

로서 고조파 전류의 억제 및 무효전류의 제거로 고조파 전류 및 무효전류에 의한

손실을 중이므로서 에너지 절약에도 크게 기여할 것으로 기대된다.

본 연구에서는 부하의 상태에 따라 능동전력필터를 설계하는 방법을 제시하였으며

이에 따라 시제품을 제작하여 시제품의 시험 과정에서 능동전력필터의 잡음 제거

방법, 싸이리스터 위상정류기에 적용 시 고려사항 등 능동전력필터의 상용화에 필

요한 노하우를 축적하였으며 무효전력은 기대한 만큼 제거할 수 있었으나 왜형율의

개선은 기대에 미치지 못하고 있다. 그러나 시제품 실험을 통해 도출된 능동전력필

터의 설계, 제작 및 제어 방법을 적용하여 상용화 설계를 하는 경우 충분히 왜형율

의 개선이 이루어질 것으로 예상된다.

- 76 -

참고문헌

1. 염근희, 김원호, 김종수, 강유리, “능동 필터겸용 무정전 전원장치”, '94 전기학

회 하계학술대회 논문집, pp 550-552, 1994.

2. 임근희, 김원호 , 김종수, 강유리, "병렬형 전압원 능동필터의 성능 개선", ’94

전기학회 하계학술대회 논문집, pp 553-555, 1994.

3. G. H. Rim, W. H. Kim, "Performance Improvement of a Voltage Source

Active Filter", in IEEE APEC '95 Conf. Rec., pp. 613-619, 1995.

4. 임근희, 김원호, "Series Hybrid Active Filter", ’95 전기학회 하계학술대회 논문

집, pp 271-273, 1995.

5. 임근희, 김원호 , 김종수, 강유리 "전압원 능동필터의 슬라이딩 모드 제어", 전기

학회논문지, vol. 44, no. 11, pp 1473-1480, 1995

6. G. H. Rim, W. H. Kim, J. S. Kim, "Sliding Mode Control in a Voltage

Source Active Filter", in IEEE ICPE '95 Conf. Rec., pp. 844-849, 1995.

7. G. H. Rim, W. H. Kim, “A Shunt Hybrid Active Filter wih Two Passive

Filters in Tandem", in IEEE APEC '96 Conf. Rec., pp. 361-366, 1996.

8. 임근희, 강유리, 김원호, 김종수 “교류 전력 품질 개선 장치", 전력전자학회 창립

기념 학술발표대회 논문집, pp. 121-125, June, 1996.

9. G. H. Rim, W. H. Kim, J. S. Kim "Analysis, Simulation and Experiments of

A Shunt Hybrid Active Filter", in ITC-CSCC ’96 Conf. Rec., pp 779-783,

1996.

10. 김원호, 김종수, 강유리, 임근희, “새로운 병렬형 하이브리드 능동필터의 특성

해석과 실험”, 전기학회논문지, vol. 46, no. 4, pp 510-514, 1997

11. Fang Zheng Peng, "Application Issues of Active Power Filters", in IEEE

Industry Application Magazine ’98 Oct.

12. Toshihiko Tanaka, Naotsugu Koshio, "Reducing Supply Current

Harmonics", in IEEE Industry Application Magazine '98 Oct.

13. Thierry Thomas, Kevork Haddad, "Design and Performance Of Active

Power Filters", in IEEE Industry Application Magazine '98 Oct.

14. S. Bhattacharya, T.M. Frank, "Active Filter System Implementation", in IEEE

Industry Application Magazine '98 Oct.

15. Joachim Holtz, "On Continous Control of PWM Inverters in the

Overmodulation Range Including the Six-Step Mode", in IEEE TRANS.ON

Power Electronics. Vol. 8, No.4, pp.546-553 Oct.,1993

- 77 -

16. Gerard Ledwich, "Multiple Converter Performance and Active Filtering", in

IEEE TRANS.ON Power Electronics. Vol. 10, NO. 3, pp273~279 May.,1995

17. Hirofumi Akagi, "Trends in Active Power Line Conditioners", in IEEE

TRANS.ON Power Electronics. Vol. 9, No.3, pp.263~553 May.,1994

18. Hideaki Fujita, "A Practical Approach to Harmonic Compensation in Power

Systems-Series Connection of Passive and Active Filters", in IEEE TRANS.ON

Industry Application. Vol. 27, No. 6, pp.1020~1025 Dec.,1991

19. Toshio Yoshida, Yoshitsugu Okada, "전기환경에 공헌하는 능동필터“,明電時

報, 1995 No.3

- 78 -

부 록

1. 주 제어 프로그램

2. 인터럽트 프로그램

3. 고조파 분석 프로그램

- 79 -

1. 주 제어 프로그램

- 80 -

- 81 -

- 82 -

- 83 -

- 84 -

- 85 -

- 86 -

- 87 -

- 88 -

- 89 -

- 90 -

- 91 -

- 92 -

- 93 -

- 94 -

- 95 -

- 96 -

- 97 -

- 98 -

- 99 -

- 100 -

- 101 -

- 102 -

- 103 -

- 104 -

- 105 -

- 106 -

- 107 -

- 108 -

- 109 -

- 110 -

- 111 -

- 112 -

- 113 -

- 114 -

2. 인터럽트 프로그램

- 115 -

- 116 -

- 117 -

- 118 -

- 119 -

- 120 -

- 121 -

- 122 -

- 123 -

- 124 -

- 125 -

- 126 -

- 127 -

- 128 -

- 129 -

- 130 -

3. 고조파 분석 프로그램

- 131 -

- 132 -

- 133 -

- 134 -

- 135 -

- 136 -