![Page 1: Fabricio N. Altamiranda Facundo J. Ferrer. ASET Que es? Como se produce? Porque? Modelo Diseño Arquitectura Tecnología Etapas Inyección](https://reader034.vdocuments.co/reader034/viewer/2022051316/5665b4651a28abb57c912b9d/html5/thumbnails/1.jpg)
Inyección de fallas en estructuras analógicas CMOS
Fabricio N. AltamirandaFacundo J. Ferrer
![Page 2: Fabricio N. Altamiranda Facundo J. Ferrer. ASET Que es? Como se produce? Porque? Modelo Diseño Arquitectura Tecnología Etapas Inyección](https://reader034.vdocuments.co/reader034/viewer/2022051316/5665b4651a28abb57c912b9d/html5/thumbnails/2.jpg)
Indice
ASET Que es? Como se produce? Porque? Modelo
Diseño Arquitectura Tecnología Etapas
Inyección Manual Automática
Análisis y conclusión
![Page 3: Fabricio N. Altamiranda Facundo J. Ferrer. ASET Que es? Como se produce? Porque? Modelo Diseño Arquitectura Tecnología Etapas Inyección](https://reader034.vdocuments.co/reader034/viewer/2022051316/5665b4651a28abb57c912b9d/html5/thumbnails/3.jpg)
ASET: Que es?“Un Evento de Efecto Unico (SEE) es cualquier cambio medible u observable, en el estado o rendimiento, de un dispositivo, componente, subsistema o sistema (analógico o digital) micro-electrónico, resultado del impacto de una única partícula de alta energía.”
![Page 4: Fabricio N. Altamiranda Facundo J. Ferrer. ASET Que es? Como se produce? Porque? Modelo Diseño Arquitectura Tecnología Etapas Inyección](https://reader034.vdocuments.co/reader034/viewer/2022051316/5665b4651a28abb57c912b9d/html5/thumbnails/4.jpg)
ASET: Como se produce?
![Page 5: Fabricio N. Altamiranda Facundo J. Ferrer. ASET Que es? Como se produce? Porque? Modelo Diseño Arquitectura Tecnología Etapas Inyección](https://reader034.vdocuments.co/reader034/viewer/2022051316/5665b4651a28abb57c912b9d/html5/thumbnails/5.jpg)
ASET: Porque? Con el constante avance en los procesos litográficos, las
tecnologías de fabricación de circuitos integrados se vuelven mas vulnerables a estos efectos.
El estudio de los SETs en dispositivos digitales se encuentra ampliamente cubierto en comparación con los analógicos.
![Page 6: Fabricio N. Altamiranda Facundo J. Ferrer. ASET Que es? Como se produce? Porque? Modelo Diseño Arquitectura Tecnología Etapas Inyección](https://reader034.vdocuments.co/reader034/viewer/2022051316/5665b4651a28abb57c912b9d/html5/thumbnails/6.jpg)
ASET: Modelo
<Explicar algo del modelo>
![Page 7: Fabricio N. Altamiranda Facundo J. Ferrer. ASET Que es? Como se produce? Porque? Modelo Diseño Arquitectura Tecnología Etapas Inyección](https://reader034.vdocuments.co/reader034/viewer/2022051316/5665b4651a28abb57c912b9d/html5/thumbnails/7.jpg)
DISEÑO: Arquitectura
Diseño flash Frec de operación:
100 Khz Palabra de salida:
6 bits <ALGUNA
BOLUDEZ MAS>
CONVERSOR FLASH
Analógico
DIVISOR RESISTIVO
COMPARADOR
Digital
DECODIFICADOR
NEGADOR COMPUERTAS NAND
![Page 8: Fabricio N. Altamiranda Facundo J. Ferrer. ASET Que es? Como se produce? Porque? Modelo Diseño Arquitectura Tecnología Etapas Inyección](https://reader034.vdocuments.co/reader034/viewer/2022051316/5665b4651a28abb57c912b9d/html5/thumbnails/8.jpg)
DISEÑO: Arquitectura (cont.)
<EXPLICAR MAS DETALLADAMENTE CUALES SON LAS PARTES>
![Page 9: Fabricio N. Altamiranda Facundo J. Ferrer. ASET Que es? Como se produce? Porque? Modelo Diseño Arquitectura Tecnología Etapas Inyección](https://reader034.vdocuments.co/reader034/viewer/2022051316/5665b4651a28abb57c912b9d/html5/thumbnails/9.jpg)
DISEÑO: Tecnología
MOSIS WAFER ACCEPTANCE TESTS
Run: T96T (7RF_5LM_MA)
Vendor: IBM-BURLINGTON
Technology: SCN018 Feature size: 0.18
microns Run type: SKD
![Page 10: Fabricio N. Altamiranda Facundo J. Ferrer. ASET Que es? Como se produce? Porque? Modelo Diseño Arquitectura Tecnología Etapas Inyección](https://reader034.vdocuments.co/reader034/viewer/2022051316/5665b4651a28abb57c912b9d/html5/thumbnails/10.jpg)
DISEÑO: Etapas
Conversor: <DATOS DEL
CONVERSOR>
![Page 11: Fabricio N. Altamiranda Facundo J. Ferrer. ASET Que es? Como se produce? Porque? Modelo Diseño Arquitectura Tecnología Etapas Inyección](https://reader034.vdocuments.co/reader034/viewer/2022051316/5665b4651a28abb57c912b9d/html5/thumbnails/11.jpg)
DISEÑO: Etapas (cont.)
Decodificador Compuertas: 40
<REVISAR> Transistores: 400 Tecnología: CMOS 0.18
![Page 12: Fabricio N. Altamiranda Facundo J. Ferrer. ASET Que es? Como se produce? Porque? Modelo Diseño Arquitectura Tecnología Etapas Inyección](https://reader034.vdocuments.co/reader034/viewer/2022051316/5665b4651a28abb57c912b9d/html5/thumbnails/12.jpg)
DISEÑO: Etapas (cont.)
Compuertas: Lógica NAND 2, 3, 4, y 8 entradas Inversor
![Page 13: Fabricio N. Altamiranda Facundo J. Ferrer. ASET Que es? Como se produce? Porque? Modelo Diseño Arquitectura Tecnología Etapas Inyección](https://reader034.vdocuments.co/reader034/viewer/2022051316/5665b4651a28abb57c912b9d/html5/thumbnails/13.jpg)
441
INYECCIÓN
7Puntos de inyección:
por 64 niveles de tensión:
28.224
por 2 tipos de fallas:
56.448
![Page 14: Fabricio N. Altamiranda Facundo J. Ferrer. ASET Que es? Como se produce? Porque? Modelo Diseño Arquitectura Tecnología Etapas Inyección](https://reader034.vdocuments.co/reader034/viewer/2022051316/5665b4651a28abb57c912b9d/html5/thumbnails/14.jpg)
INYECCIÓN: Manual
![Page 15: Fabricio N. Altamiranda Facundo J. Ferrer. ASET Que es? Como se produce? Porque? Modelo Diseño Arquitectura Tecnología Etapas Inyección](https://reader034.vdocuments.co/reader034/viewer/2022051316/5665b4651a28abb57c912b9d/html5/thumbnails/15.jpg)
INYECCIÓN: Automática