diseño de un transmisor para el estándar ieee 802.15.4 en tecnología cmos 0.18 µm
TRANSCRIPT
Diseño de un transmisor para el estándar IEEE
802.15.4 en tecnología CMOS 0.18 µm
TITULACIÓN: MÁSTER UNIVERSITARIO EN INGENIERÍA DE TELECOMUNICACIÓNAUTOR: MARIO SAN MIGUEL MONTESDEOCATUTORES: DR. D. FRANCISCO JAVIER DEL PINO SUÁREZ
DR. D. SUNIL LALCHAND KHEMCHANDANI
2
ÍndiceoIntroducción
oObjetivos
oDiseño de los circuitosoMezcladoro Amplificador de potencia (PA)
oTransmisor completo y simulaciones
oConclusiones y líneas futuras
oPresupuesto
DISEÑO DE UN TRANSMISOR PARA EL ESTÁNDAR IEEE 802.15.4 EN TECNOLOGÍA CMOS 0.18 UM
BLOQUE 1
BLOQUE 2
BLOQUE 3
3
ÍndiceoIntroducción
oObjetivos
oDiseño de los circuitosoMezcladoro Amplificador de potencia (PA)
oTransmisor completo y simulaciones
oConclusiones
oPresupuesto
DISEÑO DE UN TRANSMISOR PARA EL ESTÁNDAR IEEE 802.15.4 EN TECNOLOGÍA CMOS 0.18 UM
BLOQUE 1
BLOQUE 2
BLOQUE 3
4
IntroducciónRedes de sensores
DISEÑO DE UN TRANSMISOR PARA EL ESTÁNDAR IEEE 802.15.4 EN TECNOLOGÍA CMOS 0.18 UM
Demanda: Dispositivos de bajo coste y larga vida útil
Propósito: Monitorizar condiciones físicas del entorno
Ventajas: Despliegue rápido sin necesidad de largas longitudes de cable, alta flexibilidad
5
Introducción
DISEÑO DE UN TRANSMISOR PARA EL ESTÁNDAR IEEE 802.15.4 EN TECNOLOGÍA CMOS 0.18 UM
6
Introducción
DISEÑO DE UN TRANSMISOR PARA EL ESTÁNDAR IEEE 802.15.4 EN TECNOLOGÍA CMOS 0.18 UM
7
Introducción
DISEÑO DE UN TRANSMISOR PARA EL ESTÁNDAR IEEE 802.15.4 EN TECNOLOGÍA CMOS 0.18 UM
Zona Geográfica Europa América Global
Banda de frecuencia 868 MHz 915 MHz 2.4 GHz
Asignación de frecuencias 868-868.6 MHz 902-928 MHz 2.4-2.4835 GHz
Nº de canales 1 10 16
Ancho de banda de canal 600 kHz 2 MHz 5 MHz
Tasa binaria 20 kbps 40 kbps 250 kbps
Modulación BPSK BPSK O-QPSK
8
Introducción
DISEÑO DE UN TRANSMISOR PARA EL ESTÁNDAR IEEE 802.15.4 EN TECNOLOGÍA CMOS 0.18 UM
RF2,4 GHz
BandaBase
9
Introducción
DISEÑO DE UN TRANSMISOR PARA EL ESTÁNDAR IEEE 802.15.4 EN TECNOLOGÍA CMOS 0.18 UM
RF2,4 GHz
BandaBase
10
IntroducciónArquitecturas del transmisorTransmisor de Conversión Directa (Direct Conversion Transmitter o DCT)
Ventajas: Simple, bajo coste, área reducida, no hay problemas de frecuencia imagen, etc.
Desventajas: No-cancelación de offset de continua, injection pulling
DISEÑO DE UN TRANSMISOR PARA EL ESTÁNDAR IEEE 802.15.4 EN TECNOLOGÍA CMOS 0.18 UM
11
Arquitecturas del transmisorTransmisor Superheterodino(Superheterodyne Transmitter o SHD)
Ventajas: Funcionamiento fiable, planeamiento de frec.s simple, no hay injection pulling, etc.
Desventajas: Caro, voluminoso, alto consumo.
Introducción
DISEÑO DE UN TRANSMISOR PARA EL ESTÁNDAR IEEE 802.15.4 EN TECNOLOGÍA CMOS 0.18 UM
12
Arquitectura seleccionadaConversión directa
Prestaciones: Área, consumo y coste reducidos
Soluciones a sus desventajas principales:
Injection Pulling
Offset de continua No afecta en este caso
Introducción
DISEÑO DE UN TRANSMISOR PARA EL ESTÁNDAR IEEE 802.15.4 EN TECNOLOGÍA CMOS 0.18 UM
• VCO a doble frec + Divisor de frec
• PA con aislamiento entre entrada y salida elevado
13
ÍndiceoIntroducción
oObjetivos
oDiseño de los circuitosoMezcladoro Amplificador de potencia (PA)
oTransmisor completo y simulaciones
oConclusiones
oPresupuesto
DISEÑO DE UN TRANSMISOR PARA EL ESTÁNDAR IEEE 802.15.4 EN TECNOLOGÍA CMOS 0.18 UM
BLOQUE 1
BLOQUE 2
BLOQUE 3
14
Objetivos
DISEÑO DE UN TRANSMISOR PARA EL ESTÁNDAR IEEE 802.15.4 EN TECNOLOGÍA CMOS 0.18 UM
Desarrollo de un transmisor para el estándar IEEE 802.15.4 en la banda de 2.4 GHz de:- Bajo consumo- Área reducida
Tecnología CMOS 0.18 μm (UMC)
Advanced Design System(Keysight)
15
ÍndiceoIntroducción
oObjetivos
oDiseño de los circuitosoMezcladoro Amplificador de potencia (PA)
oTransmisor completo y simulaciones
oConclusiones
oPresupuesto
DISEÑO DE UN TRANSMISOR PARA EL ESTÁNDAR IEEE 802.15.4 EN TECNOLOGÍA CMOS 0.18 UM
BLOQUE 1
BLOQUE 2
BLOQUE 3
16
Función: Trasladar la señal entrante de BB a la frecuencia de RF deseada
Frecuencia RF = Frecuencia BB ± Frecuencia OL
*: frecuencias para el caso del primer canal
Mezclador
DISEÑO DE UN TRANSMISOR PARA EL ESTÁNDAR IEEE 802.15.4 EN TECNOLOGÍA CMOS 0.18 UM
Frecuencia BB 2 MHz
Frecuencia OL 2.3975 GHz*
Frecuencia RF 2.4 GHz*
17
Clasificación
En función de los elementos que lo conforman
En función de las componentes espectrales que aparecen a la salida
Mezclador
DISEÑO DE UN TRANSMISOR PARA EL ESTÁNDAR IEEE 802.15.4 EN TECNOLOGÍA CMOS 0.18 UM
Activos
Pasivos
Doblemente balanceado Si ωOL y ωBB no aparecen a la salida
Simple balanceado Si ωOL o ωBB aparece a la salida
No balanceado Si ωOL y ωBB aparecen a la de salida
18
Topología seleccionadaMezclador pasivo doble balanceado
Prestaciones: No disipa corriente continua Ruido Flicker
Linealidad elevada
Consumo de potencia ≈ 0mW
Principio de funcionamiento Conmutación de transistores
Mezclador
DISEÑO DE UN TRANSMISOR PARA EL ESTÁNDAR IEEE 802.15.4 EN TECNOLOGÍA CMOS 0.18 UM
19
Proceso de diseñoMezclador diseñado
Mezclador
DISEÑO DE UN TRANSMISOR PARA EL ESTÁNDAR IEEE 802.15.4 EN TECNOLOGÍA CMOS 0.18 UM
20
Proceso de diseñoGeneración de las señales
Mezclador
DISEÑO DE UN TRANSMISOR PARA EL ESTÁNDAR IEEE 802.15.4 EN TECNOLOGÍA CMOS 0.18 UM
Generación de las entradas diferenciales
Generación de las señales del oscilador necesarias
21
Proceso de diseñoCreación del símbolo
Mezclador
DISEÑO DE UN TRANSMISOR PARA EL ESTÁNDAR IEEE 802.15.4 EN TECNOLOGÍA CMOS 0.18 UM
22
Proceso de diseñoSetup de simulación Simulación de Harmonic Balance
Análisis del comportamiento de gran señal en estado estacionario de amplificadores de potencia, mezcladores, osciladores.
Usos: Cálculo de condiciones de osc. Productos de intermodulación Pérdidas de conversión, potencia
de salida, etc.
Mezclador
DISEÑO DE UN TRANSMISOR PARA EL ESTÁNDAR IEEE 802.15.4 EN TECNOLOGÍA CMOS 0.18 UM
23
Proceso de diseñoSetup de simulación Señal de entrada
Señal de potencia P_RF de -12 dBm Frecuencia 2 MHz
Señal del OL Señal sinusoidal de potencia P_LO Frecuencia 2.4 GHz
Resistencia de carga RLOAD = Zin del PA
Mezclador
DISEÑO DE UN TRANSMISOR PARA EL ESTÁNDAR IEEE 802.15.4 EN TECNOLOGÍA CMOS 0.18 UM
24
Resultados de simulación
Mezclador
DISEÑO DE UN TRANSMISOR PARA EL ESTÁNDAR IEEE 802.15.4 EN TECNOLOGÍA CMOS 0.18 UM
25
ÍndiceoIntroducción
oObjetivos
oDiseño de los circuitosoMezcladoro Amplificador de potencia (PA)
oTransmisor completo y simulaciones
oConclusiones
oPresupuesto
DISEÑO DE UN TRANSMISOR PARA EL ESTÁNDAR IEEE 802.15.4 EN TECNOLOGÍA CMOS 0.18 UM
BLOQUE 1
BLOQUE 2
BLOQUE 3
26
Función: Amplificar la señal proveniente del mezclador y adaptarla para su transmisiónAlta eficienciaRequisitos de linealidad relajados
La tecnología CMOS es idónea para implementar
un PA de buen rendimiento, coste y tamaño.
Complejidades del diseño de un PA integradoDescomposición del óxido de la puerta de los transistores (gate oxide breakdown)Efectos de hot carrier Limitan la pot. de salida
Amplificador de potencia (PA)
DISEÑO DE UN TRANSMISOR PARA EL ESTÁNDAR IEEE 802.15.4 EN TECNOLOGÍA CMOS 0.18 UM
27
Clasificación
Clasificación en Clases
De forma general, los amplificadores de potencia se dividen en dos grupos:
Amplificador de potencia (PA)
DISEÑO DE UN TRANSMISOR PARA EL ESTÁNDAR IEEE 802.15.4 EN TECNOLOGÍA CMOS 0.18 UM
Tratan de mantener la forma de onda de la señal introducida a la entrada al realizar la amplificación
Clase AClase BClase AB
No mantienen la forma de onda de la señal introducida a la entrada al realizar la amplificación, pero presentan mejor eficiencia de potencia.
Clase CClase DClase EClase FClases G, H, S
Amplificadores lineales
Amplificadores no lineales
28
Topología seleccionadaAmplificador de potencia de dos etapas
Amplificador de potencia (PA)
DISEÑO DE UN TRANSMISOR PARA EL ESTÁNDAR IEEE 802.15.4 EN TECNOLOGÍA CMOS 0.18 UM
Etapa 1 Etapa 2
29
Topología seleccionadaAmplificador de potencia de dos etapas
ETAPA 1: CASCODO SIMPLE
Amplificador de Clase A
Configuración CG-CS
Cin Condensador de desacoplo LDD Reducción del efecto de las capacidades parásitas en el drenador de M2
Amplificador de potencia (PA)
DISEÑO DE UN TRANSMISOR PARA EL ESTÁNDAR IEEE 802.15.4 EN TECNOLOGÍA CMOS 0.18 UM
30
Topología seleccionadaAmplificador de potencia de dos etapas
ETAPA 2: CASCODO DOBLADO
Amplificador de Clase A
Dos transistores: Tipo N y tipo P
Alta linealidad y control de ganancia
Cex Op. Clase A y disipación de continua LD Reducción del efecto de las capacidades parásitas provenientes de VDD
Red de adaptación a 50 Ω a la salida
Amplificador de potencia (PA)
DISEÑO DE UN TRANSMISOR PARA EL ESTÁNDAR IEEE 802.15.4 EN TECNOLOGÍA CMOS 0.18 UM
31
Proceso de diseñoPA diseñado
Amplificador de potencia (PA)
DISEÑO DE UN TRANSMISOR PARA EL ESTÁNDAR IEEE 802.15.4 EN TECNOLOGÍA CMOS 0.18 UM
32
Proceso de diseñoResultados preliminares
Simulación de Parámetros S
Resultados obtenidos con bobinas ideales y red de adaptación a la entrada
Amplificador de potencia (PA)
DISEÑO DE UN TRANSMISOR PARA EL ESTÁNDAR IEEE 802.15.4 EN TECNOLOGÍA CMOS 0.18 UM
S11 -17 dB
S12 -65 dB
S21 15.271 dB
S22 -30.285 dB
33
Proceso de diseñoObtención de las bobinas reales
LD Tecnología UMCLDD Componente externoLo Componente externo
Amplificador de potencia (PA)
DISEÑO DE UN TRANSMISOR PARA EL ESTÁNDAR IEEE 802.15.4 EN TECNOLOGÍA CMOS 0.18 UM
34
Proceso de diseñoObtención de las bobinas reales
LDD LQG15HH2N0S02
Lo LQW04AN10NH00
LDD LO
Amplificador de potencia (PA)
DISEÑO DE UN TRANSMISOR PARA EL ESTÁNDAR IEEE 802.15.4 EN TECNOLOGÍA CMOS 0.18 UM
35
Proceso de diseñoPA diseñado con bobinas reales
Amplificador de potencia (PA)
DISEÑO DE UN TRANSMISOR PARA EL ESTÁNDAR IEEE 802.15.4 EN TECNOLOGÍA CMOS 0.18 UM
36
Resultados de simulaciónSimulación de Parámetros S
En ambos casos se usa la misma red de adaptación en la entrada
Amplificador de potencia (PA)
DISEÑO DE UN TRANSMISOR PARA EL ESTÁNDAR IEEE 802.15.4 EN TECNOLOGÍA CMOS 0.18 UM
PA con bobinas ideales
PA con bobinas reales
S11 -17 dB -15 dB
S12 -65 dB -65 dB
S21 15.271 dB 13.901 dB
S22 -30.285 dB -19.297 dB
37
Resultados de simulaciónFactor de estabilidad de Rollet
Medida que indica si el circuito oscila
Si k<1 Circuito oscilante
Si k>1 Circuito no oscilante
El PA diseñado es estable
Amplificador de potencia (PA)
DISEÑO DE UN TRANSMISOR PARA EL ESTÁNDAR IEEE 802.15.4 EN TECNOLOGÍA CMOS 0.18 UM
k = 239.681
38
Resultados de simulaciónBalance de Armónicos
Punto de compresión de 1 dB
Amplificador de potencia (PA)
DISEÑO DE UN TRANSMISOR PARA EL ESTÁNDAR IEEE 802.15.4 EN TECNOLOGÍA CMOS 0.18 UM
Ganancia lineal 15.384 dB
P1dB 0.331 dBm
39
Resultados de simulaciónBalance de Armónicos
IP3
Amplificador de potencia (PA)
DISEÑO DE UN TRANSMISOR PARA EL ESTÁNDAR IEEE 802.15.4 EN TECNOLOGÍA CMOS 0.18 UM
40
Resultados de simulaciónPower Added Efficiency (PAE)
Amplificador de potencia (PA)
DISEÑO DE UN TRANSMISOR PARA EL ESTÁNDAR IEEE 802.15.4 EN TECNOLOGÍA CMOS 0.18 UM
41
ÍndiceoIntroducción
oObjetivos
oDiseño de los circuitosoMezcladoro Amplificador de potencia (PA)
oTransmisor completo y simulaciones
oConclusiones
oPresupuesto
DISEÑO DE UN TRANSMISOR PARA EL ESTÁNDAR IEEE 802.15.4 EN TECNOLOGÍA CMOS 0.18 UM
BLOQUE 1
BLOQUE 2
BLOQUE 3
42
Transmisor completo y simulaciones
DISEÑO DE UN TRANSMISOR PARA EL ESTÁNDAR IEEE 802.15.4 EN TECNOLOGÍA CMOS 0.18 UM
43
Transmisor completo y simulaciones
DISEÑO DE UN TRANSMISOR PARA EL ESTÁNDAR IEEE 802.15.4 EN TECNOLOGÍA CMOS 0.18 UM
MezcladorPA
44
Simulación del sistema completo
Transmisor completo y simulaciones
DISEÑO DE UN TRANSMISOR PARA EL ESTÁNDAR IEEE 802.15.4 EN TECNOLOGÍA CMOS 0.18 UM
Objetivo nº1 Constelación
Objetivo nº2 Espectro de potencia
45
Simulación del sistema completo
Para ello, se realizará una comparativa entre:
Transmisor completo y simulaciones
DISEÑO DE UN TRANSMISOR PARA EL ESTÁNDAR IEEE 802.15.4 EN TECNOLOGÍA CMOS 0.18 UM
a) b) c)
46
Simulación del sistema completoSeñales de entrada
Transmisor completo y simulaciones
DISEÑO DE UN TRANSMISOR PARA EL ESTÁNDAR IEEE 802.15.4 EN TECNOLOGÍA CMOS 0.18 UM
PIN -12 dBm
POL 0 dBm
47
Simulación del sistema completoSeñales de entrada
Transmisor completo y simulaciones
DISEÑO DE UN TRANSMISOR PARA EL ESTÁNDAR IEEE 802.15.4 EN TECNOLOGÍA CMOS 0.18 UM
PIN -12 dBm
POL 0 dBm
48
Simulación del sistema completoSeñales de entrada
Transmisor completo y simulaciones
DISEÑO DE UN TRANSMISOR PARA EL ESTÁNDAR IEEE 802.15.4 EN TECNOLOGÍA CMOS 0.18 UM
PIN -12 dBm
POL 0 dBm
49
Simulación del sistema completoCircuito con modulador ideal
Transmisor completo y simulaciones
DISEÑO DE UN TRANSMISOR PARA EL ESTÁNDAR IEEE 802.15.4 EN TECNOLOGÍA CMOS 0.18 UM
50
Simulación del sistema completoCircuito con modulador ideal y PA diseñado
Transmisor completo y simulaciones
DISEÑO DE UN TRANSMISOR PARA EL ESTÁNDAR IEEE 802.15.4 EN TECNOLOGÍA CMOS 0.18 UM
51
Simulación del sistema completoCircuito con el transmisor diseñado
Transmisor completo y simulaciones
DISEÑO DE UN TRANSMISOR PARA EL ESTÁNDAR IEEE 802.15.4 EN TECNOLOGÍA CMOS 0.18 UM
52
Simulación del sistema completoEspectro de la señal de salida obtenido
Transmisor completo y simulaciones
DISEÑO DE UN TRANSMISOR PARA EL ESTÁNDAR IEEE 802.15.4 EN TECNOLOGÍA CMOS 0.18 UM
53
Simulación del sistema completoAdjacent Channel Power Ratio (ACPR)
Transmisor completo y simulaciones
DISEÑO DE UN TRANSMISOR PARA EL ESTÁNDAR IEEE 802.15.4 EN TECNOLOGÍA CMOS 0.18 UM
Valores de ACPR obtenidos para el circuito con modulador ideal y el PA
diseñado
Valores de ACPR obtenidos para el circuito con el mezclador y el PA
diseñados
54
Simulación del sistema completoError Vector Magnitude (EVM)
Transmisor completo y simulaciones
DISEÑO DE UN TRANSMISOR PARA EL ESTÁNDAR IEEE 802.15.4 EN TECNOLOGÍA CMOS 0.18 UM
Valor de EVM obtenido para el circuito con modulador ideal y el PA diseñado
Valor de EVM obtenido para el circuito con el mezclador y el PA diseñados
55
Simulación del sistema completoConstelaciones
Transmisor completo y simulaciones
DISEÑO DE UN TRANSMISOR PARA EL ESTÁNDAR IEEE 802.15.4 EN TECNOLOGÍA CMOS 0.18 UM
56
ÍndiceoIntroducción
oObjetivos
oDiseño de los circuitosoMezcladoro Amplificador de potencia (PA)
oTransmisor completo y simulaciones
oConclusiones
oPresupuesto
DISEÑO DE UN TRANSMISOR PARA EL ESTÁNDAR IEEE 802.15.4 EN TECNOLOGÍA CMOS 0.18 UM
BLOQUE 1
BLOQUE 2
BLOQUE 3
57
Objetivo principal Desarrollo de un transmisor para el estándar IEEE 802.15.4 en la banda de 2.4 GHz de:
- Bajo consumo- Área reducida
Conclusiones
DISEÑO DE UN TRANSMISOR PARA EL ESTÁNDAR IEEE 802.15.4 EN TECNOLOGÍA CMOS 0.18 UM
DISEÑO DE UN CABEZAL DE RECEPCIÓN PARA EL ESTÁNDAR IEEE 802.15.4 EN TECNOLOGÍA CMOS 0.18 UM 58
ConclusionesParámetros Especificaciones Resultados
Potencia de salida [dBm] {-3,10} 0
Ganancia de conversión [dB] 12 ≈ 12P1dB [dB] ≥ 0 0.331
ACPR [dB] >20 ≈ 26.5
EVM [%] <35 0.452
Consumo de potencia [mW] El menor posible 15.61
59
ConclusionesReferencia [1] [2] [3] [4] [5] Este trabajo
Tecnología CMOS [μm] 0.25 0.18 0.18 0.18 0.18 0.18
Potencia de salida [dBm] 0 0 0 >-2 0 0
Ganancia de conversión [dB]
--- --- 0-20 10 12 12
ACPR [dB] 30 24.7 22 30 30 26.5EVM [%] --- 7 <23 <13 --- 0.452**
Consumo de potencia [mW]
12 18 14.22 16.22 5.4* 15.61
Arquitectura SHD DCT DCT DCT DCT DCT
DISEÑO DE UN TRANSMISOR PARA EL ESTÁNDAR IEEE 802.15.4 EN TECNOLOGÍA CMOS 0.18 UM
60
Líneas futuras
Conclusiones
DISEÑO DE UN TRANSMISOR PARA EL ESTÁNDAR IEEE 802.15.4 EN TECNOLOGÍA CMOS 0.18 UM
Rediseño de la segunda etapa del PA Análisis del EVM bajo condiciones de ruido Layout del diseño y simulaciones post-layout Integración con el resto del transceptor Diseño de la PCB con los circuitos y diseño de
las antenas de TX y RX Análisis de los distintos tipos de encapsulado
para elegir el idóneo para el transceptor Fabricación y medidas experimentales sobre
el chip
61
Líneas futuras
Conclusiones
DISEÑO DE UN TRANSMISOR PARA EL ESTÁNDAR IEEE 802.15.4 EN TECNOLOGÍA CMOS 0.18 UM
Rediseño de la segunda etapa del PA Análisis del EVM bajo condiciones de ruido Layout del diseño y simulaciones post-layout Integración con el resto del transceptor Diseño de la PCB con los circuitos y diseño de
las antenas de TX y RX Análisis de los distintos tipos de encapsulado
para elegir el idóneo para el transceptor Fabricación y medidas experimentales sobre
el chip
62
Líneas futuras
Conclusiones
DISEÑO DE UN TRANSMISOR PARA EL ESTÁNDAR IEEE 802.15.4 EN TECNOLOGÍA CMOS 0.18 UM
Rediseño de la segunda etapa del PA Análisis del EVM bajo condiciones de ruido Layout del diseño y simulaciones post-layout Integración con el resto del transceptor Diseño de la PCB con los circuitos y diseño de
las antenas de TX y RX Análisis de los distintos tipos de encapsulado
para elegir el idóneo para el transceptor Fabricación y medidas experimentales sobre
el chip
63
Líneas futuras
Conclusiones
DISEÑO DE UN TRANSMISOR PARA EL ESTÁNDAR IEEE 802.15.4 EN TECNOLOGÍA CMOS 0.18 UM
Rediseño de la segunda etapa del PA Análisis del EVM bajo condiciones de ruido Layout del diseño y simulaciones post-layout Integración con el resto del transceptor Diseño de la PCB con los circuitos y diseño de
las antenas de TX y RX Análisis de los distintos tipos de encapsulado
para elegir el idóneo para el transceptor Fabricación y medidas experimentales sobre
el chip
64
Líneas futuras
Conclusiones
DISEÑO DE UN TRANSMISOR PARA EL ESTÁNDAR IEEE 802.15.4 EN TECNOLOGÍA CMOS 0.18 UM
Rediseño de la segunda etapa del PA Análisis del EVM bajo condiciones de ruido Layout del diseño y simulaciones post-layout Integración con el resto del transceptor Diseño de la PCB con los circuitos y diseño de
las antenas de TX y RX Análisis de los distintos tipos de encapsulado
para elegir el idóneo para el transceptor Fabricación y medidas experimentales sobre
el chip
Ya diseñado En proceso de diseño
Pendiente de diseño
65
Líneas futuras
Conclusiones
DISEÑO DE UN TRANSMISOR PARA EL ESTÁNDAR IEEE 802.15.4 EN TECNOLOGÍA CMOS 0.18 UM
Rediseño de la segunda etapa del PA Análisis del EVM bajo condiciones de ruido Layout del diseño y simulaciones post-layout Integración con el resto del transceptor Diseño de la PCB con los circuitos y diseño de
las antenas de TX y RX Análisis de los distintos tipos de encapsulado
para elegir el idóneo para el transceptor Fabricación y medidas experimentales sobre
el chip
66
Líneas futuras
Conclusiones
DISEÑO DE UN TRANSMISOR PARA EL ESTÁNDAR IEEE 802.15.4 EN TECNOLOGÍA CMOS 0.18 UM
Rediseño de la segunda etapa del PA Análisis del EVM bajo condiciones de ruido Layout del diseño y simulaciones post-layout Integración con el resto del transceptor Diseño de la PCB con los circuitos y diseño de
las antenas de TX y RX Análisis de los distintos tipos de encapsulado
para elegir el idóneo para el transceptor Fabricación y medidas experimentales sobre
el chip
67
Líneas futuras
Conclusiones
DISEÑO DE UN TRANSMISOR PARA EL ESTÁNDAR IEEE 802.15.4 EN TECNOLOGÍA CMOS 0.18 UM
Rediseño de la segunda etapa del PA Análisis del EVM bajo condiciones de ruido Layout del diseño y simulaciones post-layout Integración con el resto del transceptor Diseño de la PCB con los circuitos y diseño de
las antenas de TX y RX Análisis de los distintos tipos de encapsulado
para elegir el idóneo para el transceptor Fabricación y medidas experimentales sobre
el chip
68
ÍndiceoIntroducción
oObjetivos
oDiseño de los circuitosoMezcladoro Amplificador de potencia (PA)
oTransmisor completo y simulaciones
oConclusiones
oPresupuesto
DISEÑO DE UN TRANSMISOR PARA EL ESTÁNDAR IEEE 802.15.4 EN TECNOLOGÍA CMOS 0.18 UM
BLOQUE 1
BLOQUE 2
BLOQUE 3
DISEÑO DE UN CABEZAL DE RECEPCIÓN PARA EL ESTÁNDAR IEEE 802.15.4 EN TECNOLOGÍA CMOS 0.18 UM 69
PresupuestoConcepto Coste
Trabajo tarifado por tiempo empleado 13.478,40 €
Amortización del material hardware 131,25 €
Amortización del material software 717,60 €
Redacción del trabajo 1.002,91 €
Derechos de visado del COIT 91,98 €
Gastos de tramitación y envío 6,00 €
Costes de material fungible 50,00 €
Subtotal 15.478,14 €
I.G.I.C. (7%) 1.083,47 €
TOTAL 16.561,61 €
Diseño de un transmisor para el estándar IEEE
802.15.4 en tecnología CMOS 0.18 µm
TITULACIÓN: MÁSTER UNIVERSITARIO EN INGENIERÍA DE TELECOMUNICACIÓNAUTOR: MARIO SAN MIGUEL MONTESDEOCATUTORES: DR. D. FRANCISCO JAVIER DEL PINO SUÁREZ
DR. D. SUNIL LALCHAND KHEMCHANDANI