decodificadores y demultiplexores g4(2) · ejercicio propuesto: diseñar un demultiplexor 3 a 8...

30
DECODIFICADORES Y DECODIFICADORES Y DEMULTIPLEXORES DEMULTIPLEXORES

Upload: others

Post on 22-Jan-2020

4 views

Category:

Documents


1 download

TRANSCRIPT

Page 1: decodificadores y demultiplexores G4(2) · Ejercicio propuesto: Diseñar un demultiplexor 3 a 8 utilizando demultiplexores más pequeños. • Se quiere diseñar un decodificador

DECODIFICADORES Y DECODIFICADORES Y DEMULTIPLEXORESDEMULTIPLEXORES

������������������ �� ��� ���������������� ���� ���������������� �������� �����

Page 2: decodificadores y demultiplexores G4(2) · Ejercicio propuesto: Diseñar un demultiplexor 3 a 8 utilizando demultiplexores más pequeños. • Se quiere diseñar un decodificador

������������������������������ ������� !�"�#�������� !�"�#��� # $% ��"�&"�� ���"����# $% ��"�&"�� ���"�����"������� ����"������� ����� #�'�(��"��"������� ���"(#�'�(��"��"������� ���"(�� �"������� ���"(���!"��� %"(�"������� ���"(���!"��� %"()) ������� !�"�#�������� !�"�#�)) # $% ��"�&"�� �# $% ��"�&"�� �)) ���"*�����"��"������� ���"(���"*�����"��"������� ���"(

Page 3: decodificadores y demultiplexores G4(2) · Ejercicio propuesto: Diseñar un demultiplexor 3 a 8 utilizando demultiplexores más pequeños. • Se quiere diseñar un decodificador

������� !�"�#�������� !�"�#��������� ����������� �� ���� ������� �������� ��������������

� ����������� ��� ������� ������� ����� ��� �������� ��

������ ������������������� �� ��� ��������� �� �����������

����������� ����� ��������������� ��� ���������� �����

�������� ����������� ������

Page 4: decodificadores y demultiplexores G4(2) · Ejercicio propuesto: Diseñar un demultiplexor 3 a 8 utilizando demultiplexores más pequeños. • Se quiere diseñar un decodificador

# $% ��"�&"�� �# $% ��"�&"�� ��"%��"������� ����"%��"������� ���

����������������

�� �� ������ ���� ����������

�� ���� ���� ���� ���� ���� ���� ���� ���� ���� ���� ����

�� �� �� �� �� �� �� �� �� �� �� ��

�� �� �� �� �� �� �� �� �� �� �� ��

�� �� �� �� �� �� �� �� �� �� �� ��

�� �� �� �� �� �� �� �� �� �� �� ��

�� �� �� �� �� �� �� �� �� �� �� ��

�� �� �� �� �� �� �� �� �� �� �� ��

�� �� �� �� �� �� �� �� �� �� �� ��

�� �� �� �� �� �� �� �� �� �� �� ��

�� �� �� �� �� �� �� �� �� �� �� ��

Page 5: decodificadores y demultiplexores G4(2) · Ejercicio propuesto: Diseñar un demultiplexor 3 a 8 utilizando demultiplexores más pequeños. • Se quiere diseñar un decodificador

�"(���'�����&+�%�"(���'�����&+�%librerylibrery ieeeieee;;

use.ieee.std_logicuse.ieee.std_logic_1164._1164.allall;;

entityentity dec2to4 dec2to4 isis

Port(APort(A: in : in std_logic_vectorstd_logic_vector(1 (1 downtodownto 0);0);

E: in E: in std_logicstd_logic;;

O: out O: out std_logic_vectorstd_logic_vector(3 (3 downtodownto 0));0));

endend dec2to4dec2to4;;architecturearchitecture DEC DEC ofof dec2to4 dec2to4 isis

beginbegin

process(A,Eprocess(A,E))

beginbegin

ifif E = E = ‘‘00’’ thenthen

O <= O <= ““00000000””;;

elseelse

case A case A isis

whenwhen ““0000”” => O <= => O <= ““00010001””;;

whenwhen ““0101”” => O <= => O <= ““00100010””;;

whenwhen ““1010”” => O <= => O <= ““01000100””;;

whenwhen ““1111”” => O <= => O <= ““10001000””;;

whenwhen othersothers => O <= => O <= ““00000000””;;

endend case;case;

endend ifif;;

endend processprocess;;

endend DEC;DEC;

Page 6: decodificadores y demultiplexores G4(2) · Ejercicio propuesto: Diseñar un demultiplexor 3 a 8 utilizando demultiplexores más pequeños. • Se quiere diseñar un decodificador

DEMULTIPLEXORESDEMULTIPLEXORES

Grupo 4Grupo 4

ElectronicaElectronica Digital IDigital I

Page 7: decodificadores y demultiplexores G4(2) · Ejercicio propuesto: Diseñar un demultiplexor 3 a 8 utilizando demultiplexores más pequeños. • Se quiere diseñar un decodificador

��#���������#�������,,��

�� Los demultiplexores (Demux) realizan bLos demultiplexores (Demux) realizan báásicamente la sicamente la funcifuncióón contraria a la del multiplexor. Recogen los n contraria a la del multiplexor. Recogen los datos de una ldatos de una líínea y las distribuye a un nnea y las distribuye a un núúmero mero determinado de ldeterminado de lííneas de salida.neas de salida.

Page 8: decodificadores y demultiplexores G4(2) · Ejercicio propuesto: Diseñar un demultiplexor 3 a 8 utilizando demultiplexores más pequeños. • Se quiere diseñar un decodificador

ANALOGANALOGÍÍAA

�� El demultiplexor es un circuito destinado a El demultiplexor es un circuito destinado a transmitir una setransmitir una seññal binaria a una determinada lal binaria a una determinada líínea, nea, elegida mediante un seleccionador, de entre las elegida mediante un seleccionador, de entre las diversas ldiversas lííneas existentes .neas existentes .

�� La analogLa analogíía meca mecáánica de un demultiplexor es un nica de un demultiplexor es un selector con una entrada y varias posiciones de selector con una entrada y varias posiciones de

salida.salida.

Page 9: decodificadores y demultiplexores G4(2) · Ejercicio propuesto: Diseñar un demultiplexor 3 a 8 utilizando demultiplexores más pequeños. • Se quiere diseñar un decodificador

���������������������������������� ����������

�� Un decodificador se convierte en un demultiplexor Un decodificador se convierte en un demultiplexor aaññadiadiééndole una sendole una seññal mal máás a su circuiters a su circuiteríía interna. Si se a interna. Si se aplica esta seaplica esta seññal, la salida seral, la salida seráá el complemento de dicha el complemento de dicha seseññal, ya que la salida es 0 si todas las entradas son 1, y al, ya que la salida es 0 si todas las entradas son 1, y aparecerapareceráá úúnicamente en la lnicamente en la líínea seleccionada. nea seleccionada.

�� Se puede aplicar a un demultiplexor una seSe puede aplicar a un demultiplexor una seññal de al de habilitacihabilitacióón o "enable", conectn o "enable", conectáándose en cascada el ndose en cascada el decodificador con el circuito compuesto de una puerta AND y decodificador con el circuito compuesto de una puerta AND y dos puertas NOT cuyas entradas son la sedos puertas NOT cuyas entradas son la seññal de habilitacial de habilitacióón n y el dato que queremos transmitir. y el dato que queremos transmitir.

�� Si la entrada de habilitaciSi la entrada de habilitacióón es 0, la salida sern es 0, la salida seráá el el complemento del dato, es decir, que el dato aparecercomplemento del dato, es decir, que el dato apareceráá en la en la llíínea con el cnea con el cóódigo deseado. Si la entrada de "enable" es digo deseado. Si la entrada de "enable" es 1, la salida ser1, la salida seráá 0, se inhiben los datos en cualquier 0, se inhiben los datos en cualquier llíínea y todas las entradas permanecen en 1.nea y todas las entradas permanecen en 1.

Page 10: decodificadores y demultiplexores G4(2) · Ejercicio propuesto: Diseñar un demultiplexor 3 a 8 utilizando demultiplexores más pequeños. • Se quiere diseñar un decodificador

RELACION:RELACION:SELECTORES/SALIDASSELECTORES/SALIDAS

�� La relaciLa relacióón selectores/salidas es:n selectores/salidas es:

(Siendo q entradas y p las salidas)(Siendo q entradas y p las salidas)

Page 11: decodificadores y demultiplexores G4(2) · Ejercicio propuesto: Diseñar un demultiplexor 3 a 8 utilizando demultiplexores más pequeños. • Se quiere diseñar un decodificador

DESCRIPCION VHDLDESCRIPCION VHDLlibrerylibrery ieeeieee;;

use.ieee.std_logicuse.ieee.std_logic_1164._1164.allall;;

entityentity dec2to4 dec2to4 isis

Port(APort(A: in : in std_logic_vectorstd_logic_vector(1 (1 downtodownto 0);0);

E: in E: in std_logicstd_logic;;

O: out O: out std_logic_vectorstd_logic_vector(3 (3 downtodownto 0));0));

endend dec2to4;dec2to4;

architecturearchitecture DEMUX DEMUX ofof dec2to4 dec2to4 isis

beginbegin

process(A,Eprocess(A,E))

beginbegin

case A case A isis

whenwhen ““0000”” => O(0) <= E; O(1) <= => O(0) <= E; O(1) <= ‘‘00’’; O(2) <= ; O(2) <= ‘‘00’’; O(3) <= ; O(3) <= ‘‘00’’;;

whenwhen ““0101”” => O(0) <= => O(0) <= ‘‘00’’; O(1) <= E; O(2) <= ; O(1) <= E; O(2) <= ‘‘00’’; O(3) <= ; O(3) <= ‘‘00’’;;

whenwhen ““1010”” => O(0) <= => O(0) <= ‘‘00’’; O(1) <= ; O(1) <= ‘‘00’’; O(2) <= E; O(3) <= ; O(2) <= E; O(3) <= ‘‘00’’;;

whenwhen ““1111”” => O(0) <= => O(0) <= ‘‘00’’; O(1) <= ; O(1) <= ‘‘00’’; O(2) <= ; O(2) <= ‘‘00’’; O(3) <= E;; O(3) <= E;

whenwhen othersothers ““0000”” => O(0) <= => O(0) <= ‘‘00’’; O(1) <= ; O(1) <= ‘‘00’’; O(2) <= ; O(2) <= ‘‘00’’; O(3) <= ; O(3) <= ‘‘00’’;;

endend case;case;

endend processprocess;;

endend DEMUX;DEMUX;

Page 12: decodificadores y demultiplexores G4(2) · Ejercicio propuesto: Diseñar un demultiplexor 3 a 8 utilizando demultiplexores más pequeños. • Se quiere diseñar un decodificador

"���-�-���"���-�-�����..// �0��1����2���3 �0��1����2���3

� �0���0��1����� �-� �4�- ��� ��-�1���� �3�0� ��1������3�� �������13��56�-3� ���7���#8

� �0���0��1����� �0��1����2�� ��-�1��������-���3�0� ��1������3�� �������13��56�-3� ��9����7���#8

Page 13: decodificadores y demultiplexores G4(2) · Ejercicio propuesto: Diseñar un demultiplexor 3 a 8 utilizando demultiplexores más pequeños. • Se quiere diseñar un decodificador

FUNCIONAMIENTO DE FUNCIONAMIENTO DE 74LS15474LS154

Page 14: decodificadores y demultiplexores G4(2) · Ejercicio propuesto: Diseñar un demultiplexor 3 a 8 utilizando demultiplexores más pequeños. • Se quiere diseñar un decodificador

FUNCIONAMIENTO DE FUNCIONAMIENTO DE 74LS15474LS154

�� El 74LS154 es un decodificador de (4 a 16 lEl 74LS154 es un decodificador de (4 a 16 lííneas). neas).

�� Se puede utilizar en diversas aplicaciones como Se puede utilizar en diversas aplicaciones como demultiplexordemultiplexor..

�� Las lLas lííneas de entrada se usan como lneas de entrada se usan como lííneas de neas de selecciseleccióón.n.

�� Una de las entradas de activaciUna de las entradas de activacióón se usa como ln se usa como líínea nea de entrada de datos y la otra se mantiene a nivel de entrada de datos y la otra se mantiene a nivel bajo para activar la puerta interna negativabajo para activar la puerta interna negativa--AND AND ((enableenable).).

Page 15: decodificadores y demultiplexores G4(2) · Ejercicio propuesto: Diseñar un demultiplexor 3 a 8 utilizando demultiplexores más pequeños. • Se quiere diseñar un decodificador
Page 16: decodificadores y demultiplexores G4(2) · Ejercicio propuesto: Diseñar un demultiplexor 3 a 8 utilizando demultiplexores más pequeños. • Se quiere diseñar un decodificador
Page 17: decodificadores y demultiplexores G4(2) · Ejercicio propuesto: Diseñar un demultiplexor 3 a 8 utilizando demultiplexores más pequeños. • Se quiere diseñar un decodificador
Page 18: decodificadores y demultiplexores G4(2) · Ejercicio propuesto: Diseñar un demultiplexor 3 a 8 utilizando demultiplexores más pequeños. • Se quiere diseñar un decodificador

Ejemplo:Ejemplo:

�� DiseDiseññar un ar un demultiplexordemultiplexor 2_a_4 utilizando llaves de 2_a_4 utilizando llaves de paso MOS:paso MOS:

Page 19: decodificadores y demultiplexores G4(2) · Ejercicio propuesto: Diseñar un demultiplexor 3 a 8 utilizando demultiplexores más pequeños. • Se quiere diseñar un decodificador

Ejemplo:Ejemplo:* * DiseDiseññar un ar un demultiplexordemultiplexor 2a4 utilizando un 2a4 utilizando un

decodificador y decodificador y buffersbuffers de 3 estados.de 3 estados.

Problema: DiseProblema: Diseññar un multiplexor de 4 entradas realizando ar un multiplexor de 4 entradas realizando un pequeun pequeñño cambio estructural en este diseo cambio estructural en este diseñño.o.

Page 20: decodificadores y demultiplexores G4(2) · Ejercicio propuesto: Diseñar un demultiplexor 3 a 8 utilizando demultiplexores más pequeños. • Se quiere diseñar un decodificador

Ejercicio propuesto:Ejercicio propuesto:�� DiseDiseññar un ar un demultiplexordemultiplexor 3 a 8 utilizando 3 a 8 utilizando

demultiplexoresdemultiplexores mmáás peques pequeñños.os.

•• Se quiere diseSe quiere diseññar un decodificador de 12 direcciones de ar un decodificador de 12 direcciones de 0 a 11 utilizando decodificadores binarios (2 a 4, 3 a 0 a 11 utilizando decodificadores binarios (2 a 4, 3 a 8, 8, etcetc). Indicar cu). Indicar cuáál es el nl es el núúmero mmero míínimo de nimo de decodificadores binarios que hay que utilizar y realizar decodificadores binarios que hay que utilizar y realizar el diseel diseñño del decodificador utilizando los o del decodificador utilizando los decodificadores binarios y las puertas ldecodificadores binarios y las puertas lóógicas que sean gicas que sean necesarias (un inversor).necesarias (un inversor).

Page 21: decodificadores y demultiplexores G4(2) · Ejercicio propuesto: Diseñar un demultiplexor 3 a 8 utilizando demultiplexores más pequeños. • Se quiere diseñar un decodificador

��3���3�1���31���3 �� �� �-� �4�- ���3 �-� �4�- ���3��

�� �������2-�1 ���3�2-�1 ���3 � �3�3� 3�� 3�� 3��3����1������1�������� -������1�-������1�0�70�7

��:����:��;;9�9������� 1�1�1�1�9�9����-0��1����-0��1���� ����� �� -���-1�3�-���-1�3���-��-��1�3-��-��1�3 �6�1��3 �6�1��3 ���� ����0�300�30 40���40���

�� "2-�1 ���3"2-�1 ���3 � �3�3� 3�� 3�� 3���3���-�-�3-�-�3 �� ��3�0���31��3�0���31�� ����

3�4�-���1�3�4�-���1���1��3� ��1��3� -�0�-�0� ���� 3���3���-���-1 �3-���-1 �3���1��3�1��3-��-��1�3-��-��1�31��3�1��3�-�0�-�0� �3��739� �3��739�����3����3<<

Page 22: decodificadores y demultiplexores G4(2) · Ejercicio propuesto: Diseñar un demultiplexor 3 a 8 utilizando demultiplexores más pequeños. • Se quiere diseñar un decodificador

��-� �4�- ����-� �4�- ��$���$���)) =�=�3�60��1�33�60��1�3

� � �4����-� �4����-� ����3� ����3� �-� �4�- ���3 �-� �4�- ���31� �-�����31� �-�����39�9��31�3�31�3��� ����� �� -1���-1��� ���3���33�� 33�� 3����0�30�0�30� 1��0��1��0��7�3���7�3���-�-�3-�-�3 �� ��������-����������-���� �����3������3����� 0303-������1�-������1����� �2-�1��2-�1� ��� �3��� �3 �� �����3��1-������3��1-�����3��8��3��8

Page 23: decodificadores y demultiplexores G4(2) · Ejercicio propuesto: Diseñar un demultiplexor 3 a 8 utilizando demultiplexores más pequeños. • Se quiere diseñar un decodificador

>>��-� �4�- ����-� �4�- �� -�0��-��-�0��-��?�@=��= �?�@=��= �)) ?�%(@=�%(�=��A$���?�%(@=�%(�=��A$���)) =�=�3�60��1�33�60��1�3BB

���0 ����0 � ���������� ������1� 3��1� 3�� ���� ��3���3���0���3��0���3�- �- �� =�=�3�� 33�� 3�� -1��3-1��3������������ �������� "�1� 3"�1� 37�7�3�� 33�� 3 �-�����3 �-�����3

CC %#8%%#8%A%0��1�31�����1BA%0��1�31�����1BCC �$�8%�$�8%A�������$�����6�����1BA�������$�����6�����1BCC $�@�$�8%$�@�$�8%A$�����6�����1@�������$�����6�A$�����6�����1@�������$�����6�

��1��1B��1��1B

XX

47

Page 24: decodificadores y demultiplexores G4(2) · Ejercicio propuesto: Diseñar un demultiplexor 3 a 8 utilizando demultiplexores más pequeños. • Se quiere diseñar un decodificador

���-���0���1����-���0���1� �� ���3�3��1� 3��1� 37�7�3�� 33�� 3 �-�����3 �-�����3

� ��� �� ���������� ���������������� ����������������

��������������

�� �� ������� !"# � !"# $$ ���%&"'%#'�%&"'%#' ()#)�()#)�!)��!)��

�'*+'%()��'*+'%()�

�� ������

��'%(, # '%(, # $$ ��'� - * %�()#)��!)��'� - * %�()#)��!)��

�'*+'%()��'*+'%()�

�� �� ������� !"# � !"# $$ ���������&',)$���������&',)$'� - * %�()#)��!)��'� - * %�()#)��!)��

�'*+'%()��'*+'%()�

�� �� ������� !"# � !"# $$ ���������&',)$���������&',)$ �- ,'&'�- ,'&' '!�&',)'!�&',)

�� �� ������� !"# � !"# $$�. !/."',��. !/."',�

%.+',)�%.+',)�

+'%)��'!�+'%)��'!�

&',)&',)

�'&)#"0"& &")%�'&)#"0"& &")%%),+ !%),+ !

Page 25: decodificadores y demultiplexores G4(2) · Ejercicio propuesto: Diseñar un demultiplexor 3 a 8 utilizando demultiplexores más pequeños. • Se quiere diseñar un decodificador

#��#�� �� ����� ��� ��� ��� �-� �4�- �� �-� �4�- �� -�0��-��-�0��-��

������

�� ������ ���� ���� ����������

� � ������ ���� ���� ���� ����

����������

�� 11 && ## '' 00 **

�� �� �� �� �� �� �� �� �� �� �� �� �� �� ��

�� �� �� �� �� �� �� �� �� �� �� �� �� �� ��

�� �� �� �� �� �� �� �� �� �� �� �� �� �� ��

�� �� �� �� �� �� �� �� �� �� �� �� �� �� ��

�� �� �� �� �� �� �� �� �� �� �� �� �� �� ��

�� �� �� �� �� �� �� �� �� �� �� �� �� �� ��

�� �� �� �� �� �� �� �� �� �� �� �� �� �� ��

�� �� �� �� �� �� �� �� �� �� �� �� �� �� ��

22 �� �� �� �� �� �� �� �� �� �� �� �� �� ��

33 �� �� �� �� �� �� �� �� �� �� �� �� �� ��

���� �� �� �� �� �� �� �� �� �� �� �� �� �� ��

���� �� �� �� �� �� �� �� �� �� �� �� �� �� ��

���� �� �� �� �� �� �� �� �� �� �� �� �� �� ��

���� �� �� �� �� �� �� �� �� �� �� �� �� �� ��

���� �� �� �� �� �� �� �� �� �� �� �� �� �� ��

���� �� �� �� �� �� �� �� �� �� �� �� �� �� ��

���� �� �� �� �� �� �� �� �� �� �� �� �� �� ��

������ �� �� �� �� �� �� �� �� �� �� �� �� �� ��

� � �� �� �� �� �� �� �� �� �� �� �� �� �� ��

Page 26: decodificadores y demultiplexores G4(2) · Ejercicio propuesto: Diseñar un demultiplexor 3 a 8 utilizando demultiplexores más pequeños. • Se quiere diseñar un decodificador

Al no visualizarse

se pone a cero

���"*�����"������� ���"(���"*�����"������� ���"(

Al no visualizarse

se pone a cero

Al no visualizarse

se pone a cero

Al visualizarse

se pone a uno

Page 27: decodificadores y demultiplexores G4(2) · Ejercicio propuesto: Diseñar un demultiplexor 3 a 8 utilizando demultiplexores más pequeños. • Se quiere diseñar un decodificador

"���-�-�����-1�-���"���-�-�����-1�-���.. /�/�

�� >�(��:������ �3�>�(��:������ �3�;;�����3�31�0� ����������3�31�0� �����3-��3���:�����3����0�1�3�������:���3-��3���:�����3����0�1�3�������:�����DD0���� �����1���3���-��1�0�3�������0���� �����1���3���-��1�0�3�������� �4�-��� ��=����13E� �4�-��� ��=����13E

��# ����# ��CCF���-� �4�- ��� �������� �0F���-� �4�- ��� �������� �0��3����3���� �-� �4�- ���$�� �-� �4�- ���$��CC=3�60��1�38=3�60��1�38

Page 28: decodificadores y demultiplexores G4(2) · Ejercicio propuesto: Diseñar un demultiplexor 3 a 8 utilizando demultiplexores más pequeños. • Se quiere diseñar un decodificador

���#��%��"�'�(��"��������#��%��"�'�(��"����� (�"�(�� (�"�(��

Page 29: decodificadores y demultiplexores G4(2) · Ejercicio propuesto: Diseñar un demultiplexor 3 a 8 utilizando demultiplexores más pequeños. • Se quiere diseñar un decodificador

"���-�-�����-1�-��"���-�-�����-1�-����..GG��

�� >�(�� �3��3������-�1� � ��-�0��31�����:���>�(�� �3��3������-�1� � ��-�0��31�����:���H7������� ���3�1�� �����0�1�-�-��19�3���� ��H7������� ���3�1�� �����0�1�-�-��19�3���� ��:������ ���3�1����� ��-��1�����-�0��0:������ ���3�1����� ��-��1�����-�0��0��2�0��2�0��/?%E�/?%E��� ��# ���# �CCF�F�"31������-�-����������"31������-�-�������������������� ������3� ������3� �3��3�1���3�:�����0�3���31�����0��1������� �3��3�1���3�:�����0�3���31�����0��1�������3�6�1���������3�0�7����������-�0���� ���3�6�1���������3�0�7����������-�0���� ���3�3���� ��3�3�3���� ��3����-����3���-����3������-1�-38-1�-38

Page 30: decodificadores y demultiplexores G4(2) · Ejercicio propuesto: Diseñar un demultiplexor 3 a 8 utilizando demultiplexores más pequeños. • Se quiere diseñar un decodificador

!�- ��� �6�1��-���G�!�- ��� �6�1��-���G� �3��73 �3��73