circuitos secuenciales · 2020. 6. 2. · decodificador para un flip flop tipo t. página 32 el -...
TRANSCRIPT
![Page 1: Circuitos Secuenciales · 2020. 6. 2. · DECODIFICADOR PARA UN FLIP FLOP TIPO T. Página 32 EL - 3307 Diseño Lógico Ing. José Alberto Díaz García Circuitos Secuenciales HOJA](https://reader035.vdocuments.co/reader035/viewer/2022062510/612277456739344f4472a274/html5/thumbnails/1.jpg)
Página 1
EL - 3307Diseño Lógico
Ing. José Alberto Díaz García
Cir
cuit
os S
ecue
ncia
les
Circuitos Secuenciales
![Page 2: Circuitos Secuenciales · 2020. 6. 2. · DECODIFICADOR PARA UN FLIP FLOP TIPO T. Página 32 EL - 3307 Diseño Lógico Ing. José Alberto Díaz García Circuitos Secuenciales HOJA](https://reader035.vdocuments.co/reader035/viewer/2022062510/612277456739344f4472a274/html5/thumbnails/2.jpg)
Página 2
EL - 3307Diseño Lógico
Ing. José Alberto Díaz García
Cir
cuit
os S
ecue
ncia
les
Agenda
• Introducción • El biestable• Diseño de flip flops• Diseño de flip flops tipo D• Diseño de flip flops tipo T• Diseño de flip flops tipo S-R• Diseño de flip flops tipo J-K• Diseño de circuitos• Conclusiones
![Page 3: Circuitos Secuenciales · 2020. 6. 2. · DECODIFICADOR PARA UN FLIP FLOP TIPO T. Página 32 EL - 3307 Diseño Lógico Ing. José Alberto Díaz García Circuitos Secuenciales HOJA](https://reader035.vdocuments.co/reader035/viewer/2022062510/612277456739344f4472a274/html5/thumbnails/3.jpg)
Página 3
EL - 3307Diseño Lógico
Ing. José Alberto Díaz García
Cir
cuit
os S
ecue
ncia
les
Introducción• Los circuitos combinacionales son buenos en
situaciones donde se requiere la aplicación inmediata de una función Booleana bajo la presencia de alguna combinación de entradas.
• Existen otras ocasiones en que se quiere que el circuito cambie bajo consideraciones de las entradas y de su estado.
– Este circuito debe de “recordar” en que estado se encuentra.
• Los circuitos lógicos secuenciales nos permiten este tipo de funcionamiento.
![Page 4: Circuitos Secuenciales · 2020. 6. 2. · DECODIFICADOR PARA UN FLIP FLOP TIPO T. Página 32 EL - 3307 Diseño Lógico Ing. José Alberto Díaz García Circuitos Secuenciales HOJA](https://reader035.vdocuments.co/reader035/viewer/2022062510/612277456739344f4472a274/html5/thumbnails/4.jpg)
Página 4
EL - 3307Diseño Lógico
Ing. José Alberto Díaz García
Cir
cuit
os S
ecue
ncia
les
Introducción• Como su nombre lo indica, los circuitos
lógicos secuenciales requieren de un medio por medio del cual los eventos pueden secuenciarse.
• Los cambios de estado del circuito se controlan por medio de una señal de reloj.– Un reloj es un circuito especial que envía pulsos
eléctricos a través del circuito.
• Los relojes producen señales como la que se muestra.
![Page 5: Circuitos Secuenciales · 2020. 6. 2. · DECODIFICADOR PARA UN FLIP FLOP TIPO T. Página 32 EL - 3307 Diseño Lógico Ing. José Alberto Díaz García Circuitos Secuenciales HOJA](https://reader035.vdocuments.co/reader035/viewer/2022062510/612277456739344f4472a274/html5/thumbnails/5.jpg)
Página 5
EL - 3307Diseño Lógico
Ing. José Alberto Díaz García
Cir
cuit
os S
ecue
ncia
les
Introducción• Los cambios de estado ocurren en los
circuitos secuenciales solo en los pulsos de reloj.
• Los circuitos pueden cambiar en el borde creciente (rising edge), en el decreciente (falling edge) o cuando el pulso de reloj alcanza su máximo voltaje.
![Page 6: Circuitos Secuenciales · 2020. 6. 2. · DECODIFICADOR PARA UN FLIP FLOP TIPO T. Página 32 EL - 3307 Diseño Lógico Ing. José Alberto Díaz García Circuitos Secuenciales HOJA](https://reader035.vdocuments.co/reader035/viewer/2022062510/612277456739344f4472a274/html5/thumbnails/6.jpg)
Página 6
EL - 3307Diseño Lógico
Ing. José Alberto Díaz García
Cir
cuit
os S
ecue
ncia
les
Introducción • Los circuitos que cambian su estado en el
borde creciente o decreciente se llaman “disparados por borde” (edge-triggered).
• Los circuitos disparados por nivel (Level-triggered) cambian su estado cuando la señal de reloj alcanza su máximo o mínimo valor de voltaje.
![Page 7: Circuitos Secuenciales · 2020. 6. 2. · DECODIFICADOR PARA UN FLIP FLOP TIPO T. Página 32 EL - 3307 Diseño Lógico Ing. José Alberto Díaz García Circuitos Secuenciales HOJA](https://reader035.vdocuments.co/reader035/viewer/2022062510/612277456739344f4472a274/html5/thumbnails/7.jpg)
Página 7
EL - 3307Diseño Lógico
Ing. José Alberto Díaz García
Cir
cuit
os S
ecue
ncia
les
Introducción
• Para mantener su estado es necesario que el circuito sea realimentado.
• La realimentación en los circuitos digitales ocurre cuando la salida presente del circuito es una función del estado anterior y de las entradas presentes.
![Page 8: Circuitos Secuenciales · 2020. 6. 2. · DECODIFICADOR PARA UN FLIP FLOP TIPO T. Página 32 EL - 3307 Diseño Lógico Ing. José Alberto Díaz García Circuitos Secuenciales HOJA](https://reader035.vdocuments.co/reader035/viewer/2022062510/612277456739344f4472a274/html5/thumbnails/8.jpg)
Página 8
EL - 3307Diseño Lógico
Ing. José Alberto Díaz García
Cir
cuit
os S
ecue
ncia
les
Elementos de memoria
• Los elementos lógicos que dependen del tiempo para su operación y que pueden o no contener lazos de realimentación en su circuito básico reciben el nombre de elementos de memoria.
• Los circuitos de memoria se caracterizan por su capacidad de adoptar dos estados diferentes y ser por lo tanto capaces de almacenar un bit de información.
![Page 9: Circuitos Secuenciales · 2020. 6. 2. · DECODIFICADOR PARA UN FLIP FLOP TIPO T. Página 32 EL - 3307 Diseño Lógico Ing. José Alberto Díaz García Circuitos Secuenciales HOJA](https://reader035.vdocuments.co/reader035/viewer/2022062510/612277456739344f4472a274/html5/thumbnails/9.jpg)
Página 9
EL - 3307Diseño Lógico
Ing. José Alberto Díaz García
Cir
cuit
os S
ecue
ncia
les
El biestable (Celda Binaria)• Se utiliza para realizar
muchos tipos de memoria.
• Consiste de un circuito con dos compuertas con entradas realimentadas.
• Su comportamiento deja de ser combinacional
• La salida dependerá no solo del estado de las entradas sino que también del estado interno de la celda.
![Page 10: Circuitos Secuenciales · 2020. 6. 2. · DECODIFICADOR PARA UN FLIP FLOP TIPO T. Página 32 EL - 3307 Diseño Lógico Ing. José Alberto Díaz García Circuitos Secuenciales HOJA](https://reader035.vdocuments.co/reader035/viewer/2022062510/612277456739344f4472a274/html5/thumbnails/10.jpg)
Página 10
EL - 3307Diseño Lógico
Ing. José Alberto Díaz García
Cir
cuit
os S
ecue
ncia
les
El biestable (Celda Binaria)
• Este biestable se activa con la señal Po=0 y se desactiva con la señal Co=0
• La combinación PoCo=(00) estáprohibida
• Po= Preestablecer (Poner) (SET)
• Co= Limpiar, Borrar (RESET)
![Page 11: Circuitos Secuenciales · 2020. 6. 2. · DECODIFICADOR PARA UN FLIP FLOP TIPO T. Página 32 EL - 3307 Diseño Lógico Ing. José Alberto Díaz García Circuitos Secuenciales HOJA](https://reader035.vdocuments.co/reader035/viewer/2022062510/612277456739344f4472a274/html5/thumbnails/11.jpg)
Página 11
EL - 3307Diseño Lógico
Ing. José Alberto Díaz García
Cir
cuit
os S
ecue
ncia
les
Funcionamiento
• Una señal de comando en el terminalPo de un biestable causa una salida QQ=(1,0) y nuevos comandos en ese mismo terminal no tienen efecto.
0
1 0
0 1
1
![Page 12: Circuitos Secuenciales · 2020. 6. 2. · DECODIFICADOR PARA UN FLIP FLOP TIPO T. Página 32 EL - 3307 Diseño Lógico Ing. José Alberto Díaz García Circuitos Secuenciales HOJA](https://reader035.vdocuments.co/reader035/viewer/2022062510/612277456739344f4472a274/html5/thumbnails/12.jpg)
Página 12
EL - 3307Diseño Lógico
Ing. José Alberto Díaz García
Cir
cuit
os S
ecue
ncia
les
Funcionamiento• Simultáneamente, un comando en el terminal Co
limpiar, causa una salida QQ=(0,1), y nuevos comandos en el mismo terminal no tienen efecto.
• Los comandos Po=0, Co=0 no pueden aplicarse simultáneamente.
1
0 1
1 0
0
![Page 13: Circuitos Secuenciales · 2020. 6. 2. · DECODIFICADOR PARA UN FLIP FLOP TIPO T. Página 32 EL - 3307 Diseño Lógico Ing. José Alberto Díaz García Circuitos Secuenciales HOJA](https://reader035.vdocuments.co/reader035/viewer/2022062510/612277456739344f4472a274/html5/thumbnails/13.jpg)
Página 13
EL - 3307Diseño Lógico
Ing. José Alberto Díaz García
Cir
cuit
os S
ecue
ncia
les
Análisis de comportamiento
PERMANECE(1110)(0111)1111
PERMANECE(1110)(1110)1110
PERMANECE(1101)(1101)1101
PERMANECE(1101)(1110)1100
SE PONE(1010)(1010)1011
SE PONE(1010)(1010)1010
SE PONE1011 (1010)1011 (1010)1001
SE PONE1001 1011 (1010)(1010)1000
SE BORRA(0101)(0101)0111
SE BORRA0111 (0101)0111 (0101)0110
SE BORRA(0101)(0101)0101
SE BORRA0110 0111 (0101)0110 0101 (0101)0100
Condición prohibida(0011)(0011)0011
Condición prohibida(0011)(0011)0010
Condición prohibida(0011)(0011)0001
Condición prohibida0001 (0011)(0011)0000
C+P+Q+Q+C+P+Q+Q+CPQQ
ComentarioPARTE B estados subsiguientes. La
compuerta 2 actúa de primero
PARTE A estados subsiguientes. La
compuerta 1 actúa de primero
Estados iniciales del sistema
![Page 14: Circuitos Secuenciales · 2020. 6. 2. · DECODIFICADOR PARA UN FLIP FLOP TIPO T. Página 32 EL - 3307 Diseño Lógico Ing. José Alberto Díaz García Circuitos Secuenciales HOJA](https://reader035.vdocuments.co/reader035/viewer/2022062510/612277456739344f4472a274/html5/thumbnails/14.jpg)
Página 14
EL - 3307Diseño Lógico
Ing. José Alberto Díaz García
Cir
cuit
os S
ecue
ncia
les
Simplificación• Utilizando mapas K, se pueden
obtener las funciones para las salidas en un tiempo después.
![Page 15: Circuitos Secuenciales · 2020. 6. 2. · DECODIFICADOR PARA UN FLIP FLOP TIPO T. Página 32 EL - 3307 Diseño Lógico Ing. José Alberto Díaz García Circuitos Secuenciales HOJA](https://reader035.vdocuments.co/reader035/viewer/2022062510/612277456739344f4472a274/html5/thumbnails/15.jpg)
Página 15
EL - 3307Diseño Lógico
Ing. José Alberto Díaz García
Cir
cuit
os S
ecue
ncia
les
X 1
1X 1
1XX
CQPQQPCQ +=+ ),,,(
MAPA PARA Q+
XX 0 0
XX 10
![Page 16: Circuitos Secuenciales · 2020. 6. 2. · DECODIFICADOR PARA UN FLIP FLOP TIPO T. Página 32 EL - 3307 Diseño Lógico Ing. José Alberto Díaz García Circuitos Secuenciales HOJA](https://reader035.vdocuments.co/reader035/viewer/2022062510/612277456739344f4472a274/html5/thumbnails/16.jpg)
Página 16
EL - 3307Diseño Lógico
Ing. José Alberto Díaz García
Cir
cuit
os S
ecue
ncia
les
X 1
0X 0
1XX
QPCQQPCQ +=+ ),,,(
MAPA PARA Q+
XX 1 1
XX 01
![Page 17: Circuitos Secuenciales · 2020. 6. 2. · DECODIFICADOR PARA UN FLIP FLOP TIPO T. Página 32 EL - 3307 Diseño Lógico Ing. José Alberto Díaz García Circuitos Secuenciales HOJA](https://reader035.vdocuments.co/reader035/viewer/2022062510/612277456739344f4472a274/html5/thumbnails/17.jpg)
Página 17
EL - 3307Diseño Lógico
Ing. José Alberto Díaz García
Cir
cuit
os S
ecue
ncia
les
TABLA DE VERDAD
SE MANTIENE
SE MANTIENE11
0101
1010
PROHIBIDOPROHIBIDO00
QQPC
SALIDASENTRADAS
![Page 18: Circuitos Secuenciales · 2020. 6. 2. · DECODIFICADOR PARA UN FLIP FLOP TIPO T. Página 32 EL - 3307 Diseño Lógico Ing. José Alberto Díaz García Circuitos Secuenciales HOJA](https://reader035.vdocuments.co/reader035/viewer/2022062510/612277456739344f4472a274/html5/thumbnails/18.jpg)
Página 18
EL - 3307Diseño Lógico
Ing. José Alberto Díaz García
Cir
cuit
os S
ecue
ncia
les
FLIP FLIPS
• “Un biestable, también llamado báscula (flip-flop en inglés), es un multivibrador capaz de permanecer en un estado determinado o en el contrario durante un tiempo indefinido. Esta característica es ampliamente utilizada en electrónica digital para memorizar información.”http://es.wikipedia.org/wiki/Biestable
![Page 19: Circuitos Secuenciales · 2020. 6. 2. · DECODIFICADOR PARA UN FLIP FLOP TIPO T. Página 32 EL - 3307 Diseño Lógico Ing. José Alberto Díaz García Circuitos Secuenciales HOJA](https://reader035.vdocuments.co/reader035/viewer/2022062510/612277456739344f4472a274/html5/thumbnails/19.jpg)
Página 19
EL - 3307Diseño Lógico
Ing. José Alberto Díaz García
Cir
cuit
os S
ecue
ncia
les
DISEÑO DE FLIP FLOPS
• Para el diseño de Flip Flops se utiliza el concepto de un decodificador para el manejo de la celda binaria.
• El diseño de cualquier flip flop se puede reducir a la utilización de una celda binaria para memorizar un estado y un decodificador que permita manejar sus los estados de las entradas.
![Page 20: Circuitos Secuenciales · 2020. 6. 2. · DECODIFICADOR PARA UN FLIP FLOP TIPO T. Página 32 EL - 3307 Diseño Lógico Ing. José Alberto Díaz García Circuitos Secuenciales HOJA](https://reader035.vdocuments.co/reader035/viewer/2022062510/612277456739344f4472a274/html5/thumbnails/20.jpg)
Página 20
EL - 3307Diseño Lógico
Ing. José Alberto Díaz García
Cir
cuit
os S
ecue
ncia
les
DISEÑO DE FLIP FLOPS
SETQ
RESET
Q
DECODIDFICADOR
Entradas de
control del FF
Señal de reloj
![Page 21: Circuitos Secuenciales · 2020. 6. 2. · DECODIFICADOR PARA UN FLIP FLOP TIPO T. Página 32 EL - 3307 Diseño Lógico Ing. José Alberto Díaz García Circuitos Secuenciales HOJA](https://reader035.vdocuments.co/reader035/viewer/2022062510/612277456739344f4472a274/html5/thumbnails/21.jpg)
Página 21
EL - 3307Diseño Lógico
Ing. José Alberto Díaz García
Cir
cuit
os S
ecue
ncia
les
TIPOS DE FLIP FLOPS
• De acuerdo al decodificador que maneja las entradas del biestable, los flip flops se agrupan en:– Tipo D (latch)– Tipo T (Toggle)– Tipo S-R– Tipo J-K
![Page 22: Circuitos Secuenciales · 2020. 6. 2. · DECODIFICADOR PARA UN FLIP FLOP TIPO T. Página 32 EL - 3307 Diseño Lógico Ing. José Alberto Díaz García Circuitos Secuenciales HOJA](https://reader035.vdocuments.co/reader035/viewer/2022062510/612277456739344f4472a274/html5/thumbnails/22.jpg)
Página 22
EL - 3307Diseño Lógico
Ing. José Alberto Díaz García
Cir
cuit
os S
ecue
ncia
les
Diseño de un Flip Flop Tipo D
• Se caracteriza porque solo posee una única entrada de datos y una entrada de reloj y ofrece dos salidas Q y Q.
• Los cambios siempre se realizan si solo si se detecta un pulso de reloj ya sea por su borde positivo o el negativo.
• Se utilizan para implementar registros donde se almacenan temporalmente datos
![Page 23: Circuitos Secuenciales · 2020. 6. 2. · DECODIFICADOR PARA UN FLIP FLOP TIPO T. Página 32 EL - 3307 Diseño Lógico Ing. José Alberto Díaz García Circuitos Secuenciales HOJA](https://reader035.vdocuments.co/reader035/viewer/2022062510/612277456739344f4472a274/html5/thumbnails/23.jpg)
Página 23
EL - 3307Diseño Lógico
Ing. José Alberto Díaz García
Cir
cuit
os S
ecue
ncia
les
DISEÑO DE UN FLIP FLOP TIPO D
![Page 24: Circuitos Secuenciales · 2020. 6. 2. · DECODIFICADOR PARA UN FLIP FLOP TIPO T. Página 32 EL - 3307 Diseño Lógico Ing. José Alberto Díaz García Circuitos Secuenciales HOJA](https://reader035.vdocuments.co/reader035/viewer/2022062510/612277456739344f4472a274/html5/thumbnails/24.jpg)
Página 24
EL - 3307Diseño Lógico
Ing. José Alberto Díaz García
Cir
cuit
os S
ecue
ncia
les
COMPORTAMIENTO DE UN FLIP FLOP TIPO D
0X1111
011011
100101
X00001
RESETSETQn+1QnDCLK
SALIDASENTRADAS
![Page 25: Circuitos Secuenciales · 2020. 6. 2. · DECODIFICADOR PARA UN FLIP FLOP TIPO T. Página 32 EL - 3307 Diseño Lógico Ing. José Alberto Díaz García Circuitos Secuenciales HOJA](https://reader035.vdocuments.co/reader035/viewer/2022062510/612277456739344f4472a274/html5/thumbnails/25.jpg)
Página 25
EL - 3307Diseño Lógico
Ing. José Alberto Díaz García
Cir
cuit
os S
ecue
ncia
les
SIMPLIFICACION
11
00
00
11
SET RESET
00 01
10 11
00 01
10 11D D
QNQN
SET = D * CLK RESET = D * CLK
![Page 26: Circuitos Secuenciales · 2020. 6. 2. · DECODIFICADOR PARA UN FLIP FLOP TIPO T. Página 32 EL - 3307 Diseño Lógico Ing. José Alberto Díaz García Circuitos Secuenciales HOJA](https://reader035.vdocuments.co/reader035/viewer/2022062510/612277456739344f4472a274/html5/thumbnails/26.jpg)
Página 26
EL - 3307Diseño Lógico
Ing. José Alberto Díaz García
Cir
cuit
os S
ecue
ncia
les
DECODIFICADOR PARA IMPLEMENTAR UN FLIP FLOP TIPO D
![Page 27: Circuitos Secuenciales · 2020. 6. 2. · DECODIFICADOR PARA UN FLIP FLOP TIPO T. Página 32 EL - 3307 Diseño Lógico Ing. José Alberto Díaz García Circuitos Secuenciales HOJA](https://reader035.vdocuments.co/reader035/viewer/2022062510/612277456739344f4472a274/html5/thumbnails/27.jpg)
Página 27
EL - 3307Diseño Lógico
Ing. José Alberto Díaz García
Cir
cuit
os S
ecue
ncia
les
HOJA DE DATOS
![Page 28: Circuitos Secuenciales · 2020. 6. 2. · DECODIFICADOR PARA UN FLIP FLOP TIPO T. Página 32 EL - 3307 Diseño Lógico Ing. José Alberto Díaz García Circuitos Secuenciales HOJA](https://reader035.vdocuments.co/reader035/viewer/2022062510/612277456739344f4472a274/html5/thumbnails/28.jpg)
Página 28
EL - 3307Diseño Lógico
Ing. José Alberto Díaz García
Cir
cuit
os S
ecue
ncia
les
DISEÑO DE UN FLIP FLOP TIPO T
![Page 29: Circuitos Secuenciales · 2020. 6. 2. · DECODIFICADOR PARA UN FLIP FLOP TIPO T. Página 32 EL - 3307 Diseño Lógico Ing. José Alberto Díaz García Circuitos Secuenciales HOJA](https://reader035.vdocuments.co/reader035/viewer/2022062510/612277456739344f4472a274/html5/thumbnails/29.jpg)
Página 29
EL - 3307Diseño Lógico
Ing. José Alberto Díaz García
Cir
cuit
os S
ecue
ncia
les
COMPORTAMIENTO DE UN FLIP FLOP TIPO T
100111
011011
0X1101
X00001
RESETSETQn+1QnTCLK
SALIDASENTRADAS
![Page 30: Circuitos Secuenciales · 2020. 6. 2. · DECODIFICADOR PARA UN FLIP FLOP TIPO T. Página 32 EL - 3307 Diseño Lógico Ing. José Alberto Díaz García Circuitos Secuenciales HOJA](https://reader035.vdocuments.co/reader035/viewer/2022062510/612277456739344f4472a274/html5/thumbnails/30.jpg)
Página 30
EL - 3307Diseño Lógico
Ing. José Alberto Díaz García
Cir
cuit
os S
ecue
ncia
les
SIMPLIFICACION
01
X0
10
0X
SET RESET00 01
10 11
00 01
10 11
T T
QNQN
RESET = T * QN * CLKSET = T * QN * CLK
![Page 31: Circuitos Secuenciales · 2020. 6. 2. · DECODIFICADOR PARA UN FLIP FLOP TIPO T. Página 32 EL - 3307 Diseño Lógico Ing. José Alberto Díaz García Circuitos Secuenciales HOJA](https://reader035.vdocuments.co/reader035/viewer/2022062510/612277456739344f4472a274/html5/thumbnails/31.jpg)
Página 31
EL - 3307Diseño Lógico
Ing. José Alberto Díaz García
Cir
cuit
os S
ecue
ncia
les
DECODIFICADOR PARA UN FLIP FLOP TIPO T
![Page 32: Circuitos Secuenciales · 2020. 6. 2. · DECODIFICADOR PARA UN FLIP FLOP TIPO T. Página 32 EL - 3307 Diseño Lógico Ing. José Alberto Díaz García Circuitos Secuenciales HOJA](https://reader035.vdocuments.co/reader035/viewer/2022062510/612277456739344f4472a274/html5/thumbnails/32.jpg)
Página 32
EL - 3307Diseño Lógico
Ing. José Alberto Díaz García
Cir
cuit
os S
ecue
ncia
les
HOJA DE DATOS
• No hay flip flops comerciales del tipo T ya que estos se pueden implementar utilizando J-K.
![Page 33: Circuitos Secuenciales · 2020. 6. 2. · DECODIFICADOR PARA UN FLIP FLOP TIPO T. Página 32 EL - 3307 Diseño Lógico Ing. José Alberto Díaz García Circuitos Secuenciales HOJA](https://reader035.vdocuments.co/reader035/viewer/2022062510/612277456739344f4472a274/html5/thumbnails/33.jpg)
Página 33
EL - 3307Diseño Lógico
Ing. José Alberto Díaz García
Cir
cuit
os S
ecue
ncia
les
DISEÑO DE UN FLIP FLOP TIPO S-R
![Page 34: Circuitos Secuenciales · 2020. 6. 2. · DECODIFICADOR PARA UN FLIP FLOP TIPO T. Página 32 EL - 3307 Diseño Lógico Ing. José Alberto Díaz García Circuitos Secuenciales HOJA](https://reader035.vdocuments.co/reader035/viewer/2022062510/612277456739344f4472a274/html5/thumbnails/34.jpg)
Página 34
EL - 3307Diseño Lógico
Ing. José Alberto Díaz García
Cir
cuit
os S
ecue
ncia
les
COMPORTAMENTIO DE UN FLIP FLOP TIPO S-R
1X01111XX001110X1101101100111001101X0001010X11001X000001
RESETSETQN+1QNRSCLK
SALIDASENTRADAS
![Page 35: Circuitos Secuenciales · 2020. 6. 2. · DECODIFICADOR PARA UN FLIP FLOP TIPO T. Página 32 EL - 3307 Diseño Lógico Ing. José Alberto Díaz García Circuitos Secuenciales HOJA](https://reader035.vdocuments.co/reader035/viewer/2022062510/612277456739344f4472a274/html5/thumbnails/35.jpg)
Página 35
EL - 3307Diseño Lógico
Ing. José Alberto Díaz García
Cir
cuit
os S
ecue
ncia
les
SIMPLIFICACIÓN
XXX1
00X0
1X00
X10X
SET RESET
S
R
S
R
QN QN
0 1 23 0 1 23
4 5 67 4 5 67
RESET = R * CLKSET = S * CLK
![Page 36: Circuitos Secuenciales · 2020. 6. 2. · DECODIFICADOR PARA UN FLIP FLOP TIPO T. Página 32 EL - 3307 Diseño Lógico Ing. José Alberto Díaz García Circuitos Secuenciales HOJA](https://reader035.vdocuments.co/reader035/viewer/2022062510/612277456739344f4472a274/html5/thumbnails/36.jpg)
Página 36
EL - 3307Diseño Lógico
Ing. José Alberto Díaz García
Cir
cuit
os S
ecue
ncia
les
DECODIFICADOR PARA UN FLIP FLOP TIPO S-R
![Page 37: Circuitos Secuenciales · 2020. 6. 2. · DECODIFICADOR PARA UN FLIP FLOP TIPO T. Página 32 EL - 3307 Diseño Lógico Ing. José Alberto Díaz García Circuitos Secuenciales HOJA](https://reader035.vdocuments.co/reader035/viewer/2022062510/612277456739344f4472a274/html5/thumbnails/37.jpg)
Página 37
EL - 3307Diseño Lógico
Ing. José Alberto Díaz García
Cir
cuit
os S
ecue
ncia
les
HOJA DE DATOS
![Page 38: Circuitos Secuenciales · 2020. 6. 2. · DECODIFICADOR PARA UN FLIP FLOP TIPO T. Página 32 EL - 3307 Diseño Lógico Ing. José Alberto Díaz García Circuitos Secuenciales HOJA](https://reader035.vdocuments.co/reader035/viewer/2022062510/612277456739344f4472a274/html5/thumbnails/38.jpg)
Página 38
EL - 3307Diseño Lógico
Ing. José Alberto Díaz García
Cir
cuit
os S
ecue
ncia
les
DISEÑO DE UN FLIP FLOP J-K
![Page 39: Circuitos Secuenciales · 2020. 6. 2. · DECODIFICADOR PARA UN FLIP FLOP TIPO T. Página 32 EL - 3307 Diseño Lógico Ing. José Alberto Díaz García Circuitos Secuenciales HOJA](https://reader035.vdocuments.co/reader035/viewer/2022062510/612277456739344f4472a274/html5/thumbnails/39.jpg)
Página 39
EL - 3307Diseño Lógico
Ing. José Alberto Díaz García
Cir
cuit
os S
ecue
ncia
les
COMPORTAMIENTO DE UN FLIP FLOP TIPO J-K
100111101101110X1101101100111001101X0001010X11001X000001
RESETSETQN+1QNKJCLK
SALIDASENTRADAS
![Page 40: Circuitos Secuenciales · 2020. 6. 2. · DECODIFICADOR PARA UN FLIP FLOP TIPO T. Página 32 EL - 3307 Diseño Lógico Ing. José Alberto Díaz García Circuitos Secuenciales HOJA](https://reader035.vdocuments.co/reader035/viewer/2022062510/612277456739344f4472a274/html5/thumbnails/40.jpg)
Página 40
EL - 3307Diseño Lógico
Ing. José Alberto Díaz García
Cir
cuit
os S
ecue
ncia
les
SIMPLIFICACIÓN
10X1
00X0
0100
X10X
SET RESET
S
R
S
R
QN QN
0 1 23 0 1 23
4 5 67 4 5 67
RESET = K * QN * CLKSET = J * QN* CLK
![Page 41: Circuitos Secuenciales · 2020. 6. 2. · DECODIFICADOR PARA UN FLIP FLOP TIPO T. Página 32 EL - 3307 Diseño Lógico Ing. José Alberto Díaz García Circuitos Secuenciales HOJA](https://reader035.vdocuments.co/reader035/viewer/2022062510/612277456739344f4472a274/html5/thumbnails/41.jpg)
Página 41
EL - 3307Diseño Lógico
Ing. José Alberto Díaz García
Cir
cuit
os S
ecue
ncia
les
DECODIFICADOR DE UN FLIP FLOP TIPO J-K
![Page 42: Circuitos Secuenciales · 2020. 6. 2. · DECODIFICADOR PARA UN FLIP FLOP TIPO T. Página 32 EL - 3307 Diseño Lógico Ing. José Alberto Díaz García Circuitos Secuenciales HOJA](https://reader035.vdocuments.co/reader035/viewer/2022062510/612277456739344f4472a274/html5/thumbnails/42.jpg)
Página 42
EL - 3307Diseño Lógico
Ing. José Alberto Díaz García
Cir
cuit
os S
ecue
ncia
les
HOJA DE DATOS
![Page 43: Circuitos Secuenciales · 2020. 6. 2. · DECODIFICADOR PARA UN FLIP FLOP TIPO T. Página 32 EL - 3307 Diseño Lógico Ing. José Alberto Díaz García Circuitos Secuenciales HOJA](https://reader035.vdocuments.co/reader035/viewer/2022062510/612277456739344f4472a274/html5/thumbnails/43.jpg)
Página 43
EL - 3307Diseño Lógico
Ing. José Alberto Díaz García
Cir
cuit
os S
ecue
ncia
les
Latches vs. Flip-flops
• Latches: las salidas cambian cuando hay cambios en las entradas– Unclocked latch: R-S latch
• Flip-flops: las salidas cambian solo respecto a una transición de reloj (no transparente)– Trailing-edge triggered (disparo por borde
negativo): el reloj pasa de 1 0– Leading-edge triggered (disparo por borde
positivo): el reloj pasa de 0 1
![Page 44: Circuitos Secuenciales · 2020. 6. 2. · DECODIFICADOR PARA UN FLIP FLOP TIPO T. Página 32 EL - 3307 Diseño Lógico Ing. José Alberto Díaz García Circuitos Secuenciales HOJA](https://reader035.vdocuments.co/reader035/viewer/2022062510/612277456739344f4472a274/html5/thumbnails/44.jpg)
Página 44
EL - 3307Diseño Lógico
Ing. José Alberto Díaz García
Cir
cuit
os S
ecue
ncia
les
Diseño de circuitos
• Hemos visto los circuitos digitales desde dos puntos de vista: análisis digital y síntesis digital.– Análisis digital: explora la relación entre las entradas
del circuito y sus salidas.– Síntesis digital: crea diagramas lógicos utilizando los
valores especificados en las tablas de verdad.
• Los diseñadores de sistemas digitales también deben tener en mente el comportamiento físico de los circuitos donde incluyan tiempos de propagación que ocurren desde el momento en que se energiza el circuito hasta que la salida se estabiliza.
![Page 45: Circuitos Secuenciales · 2020. 6. 2. · DECODIFICADOR PARA UN FLIP FLOP TIPO T. Página 32 EL - 3307 Diseño Lógico Ing. José Alberto Díaz García Circuitos Secuenciales HOJA](https://reader035.vdocuments.co/reader035/viewer/2022062510/612277456739344f4472a274/html5/thumbnails/45.jpg)
Página 45
EL - 3307Diseño Lógico
Ing. José Alberto Díaz García
Cir
cuit
os S
ecue
ncia
les
Diseñando circuitos
• Los diseñadores digitales tienen relación con los programas computacionales para crear circuitos eficientes.– Los programas son fundamentales para la
construcción de un mejor hardware.
• Por supuesto, los programas son en realidad una colección de algoritmos que son implementados en hardware.– Esto apunta al principio de equivalencia entre
el hardware y el software.
![Page 46: Circuitos Secuenciales · 2020. 6. 2. · DECODIFICADOR PARA UN FLIP FLOP TIPO T. Página 32 EL - 3307 Diseño Lógico Ing. José Alberto Díaz García Circuitos Secuenciales HOJA](https://reader035.vdocuments.co/reader035/viewer/2022062510/612277456739344f4472a274/html5/thumbnails/46.jpg)
Página 46
EL - 3307Diseño Lógico
Ing. José Alberto Díaz García
Cir
cuit
os S
ecue
ncia
les
Diseñando circuitos
• Cuando necesitamos implementar un algoritmo y su velocidad de ejecución debe ser lo menor posible, se prefiere una solución por hardware.
• Esta es la idea en los sistemas empotrados (embedded systems), los cuales son pequeños computadores de aplicación específica.
• Los sistemas empotrados requieren de una programación especial que demanda un conocimiento de operación de los circuitos digitales.
![Page 47: Circuitos Secuenciales · 2020. 6. 2. · DECODIFICADOR PARA UN FLIP FLOP TIPO T. Página 32 EL - 3307 Diseño Lógico Ing. José Alberto Díaz García Circuitos Secuenciales HOJA](https://reader035.vdocuments.co/reader035/viewer/2022062510/612277456739344f4472a274/html5/thumbnails/47.jpg)
Página 47
EL - 3307Diseño Lógico
Ing. José Alberto Díaz García
Cir
cuit
os S
ecue
ncia
les
Conclusión• Los computadores son implementaciones de lógica
Booleana.• Las funciones Booleanas se describen completamente por
medio de tablas de verdad.• Las compuertas lógicas son pequeños circuitos eléctricos
que implementan operadores lógicos.• Los computadores consisten de circuitos lógicos
combinacionales y secuenciales• Los circuitos combinacionales producen salidas
inmediatamente después de que sus entradas cambian.• Los circuitos secuenciales requieren de las señal de reloj
para producir cambios en las salidas• Los circuitos secuenciales básicos son los flip flops.• El comportamiento de los circuitos secuenciales puede ser
expresado utilizando tablas de comportamiento.