apuntes de sistemas digitales

INGENIERA ELECTRNICA. SISTEMAS DIGITALES I

Ing. Anselmo Ramrez Gonzlez 1 mcfs y vuo

INSTITUTO TECNOLGICO DE CELAYA INSTITUTO TECNOLGICO DE MRIDA

SISTEMAS DIGITALES I

I.- INTRODUCCION 1.1.- Sistemas Numricos

1.1.1 Sistemas Numricos 1.1.2 Conversin de Sistemas Numricos 1.1.3 Complementos 1.1.4 Operaciones Binarias

1.2.- lgebra Booleana

1.2.1 Multiplicacin Lgica 1.2.2 Suma Lgica 1.2.3 Negacin 1.2.4 Axiomas de Boole 1.2.5 Tablas de Verdad 1.2.6 Simplificacin de Funciones Booleanas

1.2.6.1 Por Teoremas y Axiomas 1.2.6.2 Por Mapas de Karnaugh 1.2.6.3 Quine McClusquey Method

II.- CIRCUITOS COMBINACIONALES

2.1 Circuitos Combinacionales 2.2 Compuertas Lgicas 2.3 1/2 Y Sumador Completo 2.4 1/2 Y Restador Completo 2.5 Sumador Binario de 4 Bits 2.6 Sumador BCD 2.7 Detector de Paridad 2.8 Familias Lgicas

2.8.1 Clasificacin 2.8.2 Caractersticas 2.8.3 Circuitos Tpicos

2.9 Tipos de Lgica 2.9.1 Positiva 2.9.2 Negativa 2.9.3 Mixta

2.10 Circuitos de Tres Estados 2.11 Cdigos 2.12 Decodificador Binario a Binario Exceso 3 (Diseo) 2.13 Decodificador Binario a BCD (Diseo)



2.14 Decodificador BCD a 7 Segmentos (Diseo) 2.15 Decodificador Binario a Decimal (Diseo) 2.16 Decodificador Binario a Gray (Diseo) 2.17 Decodificador Binario a Hexadecimal (Diseo) 2.18 Multiplexores 2.19 Demultiplexores 2.20 Comparador de Magnitud (Diseo)

III.- CIRCUITOS SECUENCIALES

3.1 Flip-Flop's 3.2 Tablas de Funcin 3.3 Tablas Comparativas de Estados 3.4 Cartas de Tiempo 3.5 Circuito Cronizador 3.6 Generador de Pulsos TTL 3.7 Contador Asncrono

3.7.1 Ascendente 3.7.2 Descendente

3.8 Contador Sncrono 3.8.1 Funcionamiento 3.8.2 Diseo

3.9 Contadores Integrados 3.9.1 Comprensin 3.9.2 Aplicaciones

3.10 Registros de Corrimiento IV MEMORIAS V PLDs VI CONVERTIDORES OBJETIVO

Al trmino del curso, el estudiante ser capaz de comprender, disear, implementar y dar mantenimiento a Circuitos Electrnicos Combinacionales y Secuenciales.



B I B L I O G R A F I A 1.- DIGITAL CIRCUITS AND LOGIC DESIGN

Lee Samuel C.; Prentice Hall 2.- Anlisis y Diseo de Circuitos Lgicos Digitales

Nagle Troy H. ; Prentice Hall 3.- LOGICA DIGITAL Y DISEO DE COMPUTADORAS

Morris Mano; Prentice Hall 4.- DISEO DE SISTEMAS DIGITALES Y MICROPROCESADORES

Hayes John P. ; Mc. Graw Hill 5.- THE TTL DATABOOK FOR DESIGN ENGINEERS

Texas Instruments Incorporated 6.- PRINCIPIOS DIGITALES

Thokein ; Serie Schaum, Mc. Graw Hill 7.- SISTEMAS ELECTRONICOS DIGITALES

Mandado Enrique; Marcombo 8.- INTRODUCCION A LA TECNOLOGIA DIGITAL

Porat & Barna; Limusa 9.- DISEO DIGITAL Principios y Prcticas

John F. Wakerly; Prentice Hall 10.- FUNDAMENTOS DE SISTEMAS DIGITALES

Floyd T. L. ; Prentice Hall 11.- Electronic Work-Bench (Interactive Image Technologies LTD) 12.- PSpice (MicroSim Corporation) 13.- PAGINA: http://www.itc.mx/academias/electronica/anselmo/anselmo.html Anselmo Ramrez Gonzlez Ing. Ind. en Electrnica I.T. de San Luis Potos



LISTA DE MATERIAL 1 CIRCUITOS INTEGRADOS SN7400N (COMPUERTAS NAND DE 2 ENTRADAS) 1 " " SN7402N ( " NOR DE 2 ENTRADAS) 1 " " SN7404N ( " NOT) 5 " " SN7408N ( " AND DE 2 ENTRADAS) 5 " " SN7432N ( " OR DE 2 ENTRADAS) 4 " " SN7448N (DECODIFICADOR BCD A 7 SEGMENTOS) 2 " " SN7476N (FLIP-FLOP J-K CON CLEAR) 2 " " SN7483N o 283 (SUMADOR BINARIO DE 4 Bit's) 1 " " SN7485N (COMPARADOR DE MAGNITUD 4 Bits) 1 " " SN7486N (COMPUERTA OR-EX DE 2 ENTRADAS) 4 " " SN74153N (MULTIPLEXOR 4-1) 2 " " SN74190N (CONTADOR BCD) 2 " " SN74192N (CONTADOR BCD CON CLEAR) 1 " " SN74194N (REGISTRO DE CORRIMIENTO) 1 " " SN74193N (CONTADOR BINARIO DE 4 BIT'S) 1 SN74181N (UNIDAD LOGICA ARITMETICA) 2 " " NE555 (CRONIZADOR) 2 DISPLAY DE 2 DIGITOS C/U (CATODO COMUN) 3 TABLILLA PROJEC-BOARD B&H MODELO GL-12 15 LED'S 12 RESISTENCIAS DE 220 , 1/2 W. 1 RESISTENCIA DE 1 K, 1/2 W. 1 PRESET DE 100 K 1 CAPACITOR ELECTROLITICO DE 10 F, 16 V. 1 CAPACITOR ELECTROLITICO DE 1 F, 16 V. 1 PINZAS DE PUNTA 1 PINZAS DE CORTE 1 Porta-Pilas, tres de 1.5 V; tamao 2A

Color de los Alambres Telefnicos Rojo VCC Negro GND Rojo-Azul "1" uno lgico Gris "0" cero lgico Blanco A variable (LSB) Blanco-AzulA' negacin de A Azul B variable Azul-Negro B' negacin de B Naranja C Variable Naranja-Negro C' negacin d C Amarillo D variable (MSB) Amarillo- Azul D' Negacin D

OBJETIVO Al trmino del curso, el estudiante ser

capaz de comprender, disear, implementar ydar mantenimiento a Circuitos ElectrnicosCombinacionales y Secuenciales.



PRACTICAS I.- COMPUERTAS LOGICAS

Practica 1.- Compuertas Lgicas usando Circuitos Integrados. II.- SUMADORES

Practica 2.- Medio y Sumador Completo. Practica 3.- Medio y Restador Completo. Practica 4.- Cuadrado de X Practica 5.- Sumador en BCD. Practica 6.- A+B de 2 bits Practica 7.- A-B de 2 bits con signo Practica 8.- Comparador de magnitud de 2 bits

III.- DECODIFICADORES

Practica 9.- Decodificador Binario a Binario Exceso 3. Practica 10- Decodificador Binario a BCD. Practica 11 Decodificador BCD a 7 segmentos. Practica 12 Decodificador BCD a 7 segmentos utilizando CI

IV.- MULTIPLEXORES.

Practica 13.- Multiplexor 4-1 usando Compuertas Lgicas. Practica 14.- Multiplexor 4-1 con Circuito Integrado. Practica 15.- ALU

V.-CONTADORES.

Practica 16.- Flip-Flop y Circuito Cronizador. Practica 17.- Contador Asncrono Up/Douwn con Flip-Flop's. Practica 18.- Contador sncrono utilizando Flip-Flop's. Practica 19.- Contador de cuatro secuencias Practica 20.- Contadores con Circuitos Integrados. Practica 21.- Cronmetro

LISTA DE EQUIPO: 1 Fuente de alimentacin 5V, 2A 1 Punta lgica de prueba 1 Multmetro Por Equipo de Trabajo (20) Programador de PLD c/software Terminal PC Analizador Lgico 5 Para el Lab. de Digitales 1 Software Cupl para

programacin de PLD1 Software Electronics WorkBench 1 Software Pspice Licencias para RED



I . INTRODUCCION.

El concepto de computador digital s remonta a Charles Babbage, quien desarrolla un basto dispositivo de computacin mecnico hacia 1830. El primer computador digital funcional fue construido en 1944 en la Universidad de Harvard, pero en lo electromecnico, no electrnico. La Electrnica Digital moderna comenz en 1946 con un computador digital electrnico llamado ENIAC, que fue fabricado con vlvulas de vaco. Aunque ocupaba una habitacin entera, ENIAC no tenia ni siquiera la potencia que puede tener hoy en da una calculadora de bolsillo. l termino Digital se deriva de la forma en que los computadores realizan las operaciones: contando dgitos. Durante muchos aos, las aplicaciones de electrnica digital se limitaron a sistema de computador. Hoy en da, la tecnologa digital tiene aplicacin en una amplia variedad de reas de los computadores. Estas aplicaciones, como son los sistemas telefnicos, de radar, sistemas de navegacin , sistemas militares, instrumentacin medica, control de procesos industriales y electrnica de consumo, usan todos ellos tcnicas digitales. La tecnologa digital ha progresado desde los circuitos de vlvulas de vaco hasta los circuitos integrados y los microprocesadores. 1.1 SISTEMAS NUMERICOS. 1.1.1 SISTEMAS NUMERICOS.

El sistema de numeracin binario y los cdigos digitales son fundamentales para la electrnica digital. Este tema esta enfocado principalmente al sistema de numeracin binario y sus relaciones con otros sistemas de numeracin tales como el decimal, hexadecimal y Octal. Se cubren las operaciones aritmticas con nmeros binarios con el fin de proporcionar una base para entender como trabajan los computadores y muchos otros tipos de sistemas digitales. Tambin cubren cdigos digitales tales como el cdigo decimal binario (Binary Coded Decimal, BCD), el cdigo Gray, el cdigo de exceso-3 y el ASCII, y se introduce el mtodo de paridad para la detencin de errores en el cdigo. Binario base 2 (0, 1); 10102 Octal base 8 (0, 1, 2, 3, 4, 5, 6, 7); 7418 Decimal base 10 (0, 1, 2, 3, 4, 5, 6, 7, 8, 9); 1999 Hexadecimal base 16 (0, 1, 2, 3, 4, 5, 6, 7, 8, 9, A, B, C, D, E, F); BEBEH



NOTACION POSICIONAL

N = ( an-1 an-2 ... a1 a0 . a-1 a-2 ... a-m)r . Punto que separa enteros de fracciones r Base n Nmero de dgitos enteros a la izquierda del punto m Nmero de dgitos fraccionarios an-1 Dgito ms significativo (MSD) a-m Dgito menos significativo (LSD)

NOTACION POLINOMIAL.

=

=

1n

mi

iiraN

ai Dgito entero i cuando 01 in ai Dgito fraccionario i cuando mi 1

CONVERSIONES DE SISTEMA DECIMAL A BINARIO, HEXADECIMAL. 10 10102

Por divisin sucesiva: 10 0 5 1 2 0 1 1

16F.0DH ________10

13*16-2+15*160+6*161+1*162= 367.05078

10.5 1010.102

10 0 5 1 2 0 1 1

0.5*2 = 1.0 0*2 = 0.0



1.1.2 CONVERSIONES DE SISTEMAS NUMERICOS: 10102 ____________10

0*20 + 1*21 + 0*22 + 1*23 = 10 7218 ____________10

1*80 + 2*81 + 7*82 = 465 3A1H ____________10

1*160 + 10*161 + 3*162 = 929 43215 ____________10

1*50 + 2*51 + 3*52 + 4*53 = 586 32134 ____________10

3*40 + 1*41 + 2*42 + 3*43 = 231 721.5_____________10

5*8-1+1*80+2*81+7*82 = 465.625

1010.12___________10

1*2-1+0*20+1*21+0*22+1*23 = 10.5 2BB.AH__________10

10*16-1+11*160+11*161+2*162 = 699.625 1111.112_________10

1*2-2+1*2-1+1*20+1*21+1*22+1*23 = 15.75 621.078 _________10

7*8-2+1*80+2*81+6*82 = 401.109375 1101.012 ________10

1*2-2+0*2-1+1*20+1*22+1*23 = 13.25

EJERCICIOS: 1. Convertir a decimal los siguientes nmeros

binarios: (a) 11 (b) 100 (c) 111 (d) 1000(e) 1001 (f) 1100 (g) 1011 (h) 1111

2. Convertir a decimal los siguientes nmeros

binarios: (a) 110011.11 (b) 101010.01 (c) 1000001.111 (d) 1111000.101 (e) 1011100.10101 (f) 1110001.0001 (g) 1011010.1010 (h) 1111111.11111

3. Convertir a binario cada uno de los

nmeros decimales: (a) 10 (b) 17 (c) 24 (d) 48 (e) 61 (f) 93 (g) 125 (h) 186

4. Convertir en binario cada uno de los

nmeros fraccionarios indicados: (a) 0.32 (b) 0.246 (c) 0.0981

5. Convertir a binario cada uno de los nmeros decimales indicados utilizando la divisin sucesiva por 2: (a) 15 (b) 21 (c) 28 (d) 34 (e) 40 (f) 59 (g) 65 (h) 73

6. Convertir a binario cada uno de los

nmeros decimales fraccionarios indicados utilizando la multiplicacin sucesiva por 2.(a) 0.98 (b) 0.347 (c) 0.9028

7. Generar la secuencia binaria para las

secuencias decimales: (a) de 0 a 7 (b) de 8 a 15 (c) de 16 a 31(d) de 32 a 63 (e) de 64 a 75

8. Convertir a decimal los siguientes nmeros

binarios: (a) 1110 (b) 1010 (c) 11100 (d)10000(e)10101 (f) 11101 (g) 10111 (h) 11111



23 101112

23 1 11 1 5 1 2 0 1 1

16.78 10000.1100012

16 0 8 0 4 0 2 0 1 1

134.75 10000110.112

134 0 67 1 33 1 16 0 8 0 4 0 2 0 1 1

EJEMPLOS:

6 01102 * 13 11012 D16 158 32.05 100000.000011002 * 99.9 1100011.11100112 134.75 10000110.112

30A.0BH 001100001010.000010112 13 11012 D16 158 111 111 1012 1FDH 99.9 1100011.11100112 2738 BBH 134.75 10000110.112 6 01102 32.05 100000.000011002

0.75*2 = 1.50 0.50*2 = 1.00

0.78*2 = 1.56 0.56*2 = 1.12 0.12*2 = 0.24 0.24*2 = 0.48 0.48*2 = 0.96 0.96*2 = 1.92

32.05 100000.0000112

32 016 0 8 0 4 0 2 0 1 1

0.05*2= 0.10 0.10*2= 0.20 0.20*2= 0.40 0.40*2= 0.80 0.80*2= 1.60 0.60*2= 1.20

89 10110012

89 1 44 0 22 0 11 1 5 1 2 0 1 1

80 1208

80 0 10 2 1 1

80 50H

80 0 5 5



473.25 111011001.0102

473 1 236 0 118 0 59 1 29 1 14 0 7 1 3 1 1 1

16.25 20.28

16 0 2 2

16.25 10.4H

16 0 1 1

Tabla Binario-Octal de tres bits Tabla Binario-Hexadecimal para 4 bits

0.25*2= 0.50 0.50*2= 1.00

0.25*8=2.00

0.25*16=4.00

75.38 4B.614H

75 B 4 4

0.38*16=6.08 0.08*16=1.28 0.28*16=4.48

75.38 113.30248

75 3 9 1 1 1

0.38*8=3.04 0.04*8=0.32 0.32*8=2.56 0.56*8=4.48

32.75 40.68

32 0 4 4

0.75*8=6.00

32.75 20.CH

32 0 2 2

0.75*16=12.00

BINARIO OCTAL

000 001 010 011 100 101 110 111

0 1 2 3 4 5 6 7

BINARIO HEXADECIMAL

0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 1010 1011 1100 1101 1110 1111

0 1 2 3 4 5 6 7 8 9 A B C D E F



1.1.3 COMPLEMENTOS:

complemento Nrr n complemento Nrrr mn 1

DECIMAL BINARIO OCTAL COMPLEMENTO r

COMPLEMENTO r-1 10 9

2 1

8 7

EJEMPLOS: Obtenga el complemento a 10 ( r ) de 1998

Nr n r Base n Numero de dgitos enteros

N Cantidad 104 1998 = 10000 1998 = 8002 Complemento de 8002

104 8002 = 1998

OBTENCION DEL COMPLEMENTO A 2 DE: 11012 r 112 10002 r 10002

1011102 r 100102 = 24 11012 = 00112 = 24 1000 = 10002 = 26 10110 = 100102 = 16 13 = 3 = 16 8 = 8 = 64 46 = 18

10102 r 1102 1010.1 r 0101.12

= 24 1010 = 1102 = 24 1010.1 = 0101.1 = 16 10 = 6 = 16 10.5 = 5.5



Cambiar ceros por unos y unos por ceros.

Dirigirse al bit menos significativo y fijarse si es cero o si es uno, si es cero no cambia pero si es uno, el primero se deja igual y a partir de ah los dems cambian de cero a uno y de uno a cero. 10112 r 01012 101002 r 0110002 11112 r 00012 COMPLEMENTO A 1:

Nrr mn 10102 1r 01012 = 24 20 1010 = 101 = 16 1 10 = 5 10112 1r 01002 1010.12 1r 0101.02 RESTA BINARIA CON COMPLEMENTOS. 1010 1010

-101 r 1011 + 0101 1 0101 1011101 1011101 - 1100110 r 0011010 + - 0001001 0 1110111 r 0001001

El uno indica que el resultado de laresta es positivo. Y que la suma es ladiferencia.

El cero indica que el resultado de laresta es negativo. Y a la suma obtenersu complemento a dos para quefuncione como diferencia.

EJERCICIOS: 1. Determinar el complemento a 1 de los

siguientes nmeros binarios.

(a) 101 (b) 110 (c) 1010 (d) 11010111 (e) 1110101 (f) 00001 (g) 10111001 (h) 11010 (i) 10111 (j) 001101

2. Determinar el complemento a 2 de los siguientes nmeros binarios. (a) 10 (b) 111 (c) 1001 (d) 1101 (e) 1110 (f) 10011 (g) 10110000 (h) 00111101(i) 11001000(j) 10111 (k) 11111 (l) 010001

3. Realizar las siguientes restas utilizando el

complemento a 2. (a) 00110011 - 00010000 (b) 01100101 - 11101000 (c) 110 - 010 (d) 00110010 - 01110111



RESTA BINARIA CON COMPLEMENTO A UNO. 1011101 1011101 -1100110 1r 0011001 + -0001001 01110110 1r 0001001 10111 10111 - 01111 1r 10000 +

1000 1 00111 1 + 1000

1.1.4 OPERACIONES BINARIAS. SUMA BINARIA: A 1er termino + B 2o termino C S Suma Carry (acarreo) EJEMPLOS: 100 101 1011

+11 + 11 + 111 111 1000 10010 1111 11111 1011

+ 101 1111 10000 1011 + 111 + 11010 11111 110101 110101 RESTA BINARIA: A Minuendo - B Sustraendo D Diferencia Borrow

A B C S0 0 0 0 0 1 0 1 1 0 0 1 1 1 1 0

A B D 0 0 0 0 0 1 1 1 1 0 0 1 1 1 0 0



EJEMPLOS: 111 1010 1011101 - 11 - 101 - 1100110 100 0101 11110111 MULTIPLICACION BINARIA. A primer factor B segundo factor P 1010 110111 * 11 * 101 1010 110111 1010 000000 11110 110111 100010011 DIVISION BINARIA.

CBA

R

1.10011110111

11 0101 11 100 11 11 11 0

A B P0 0 0 0 1 0 1 0 0 1 1 1

EJERCICIOS: 1. Sumar los nmeros binarios:

(a) 11+01 (b) 10+10 (c) 01+11 (d) 111+110 (e) 1001+101(f) 1101+1011(g) 11010+01111 (h) 11+11 (i) 100+10 (j) 111+11 (k) 110+100 (l) 1101+1010 (m) 10111+01101

2. Realizar la sustraccin directa de los siguientes nmeros binarios:

(a) 11-1 (b) 101-100 (c) 110-101 (d) 1110-11 (e) 1100-1001 (f) 11010-10111 (g) 110-010 (h) 101-011 (i) 11-01 (j) 1101-0100 (k) 1001-0111

3. Realizar las siguientes multiplicaciones binarias:

(a) 11x11 (b) 100x10 (c) 111x101 (d) 1001x110 (e) 1101x1101(f) 1110x1101(g) 110x111

4. Dividir los nmeros binarios siguientes:

(a) 10010 (b) 100111 (c) 1100100 (d) 1100011 (e) 11011 (f) 11010



1.2 ALGEBRA BOOLEANA Es un conjunto de variables Booleanas, las cuales pueden operarse con suma lgica, producto lgico o negacin( ',,+ ); y cuyos elementos son 0 y 1. En resumen: { }10,;',,; +B * multiplicacin lgica (AND) ' negacin (NOT) + suma lgica (OR) B conjunto de variables Booleanas. 1.2.4 Axiomas de Boole No. Nombre Multiplicacin Suma A1 Idempotencia X X = X X+X=X

A2 Conmutativa X Y = YX X+Y=Y+X

A3 Asociativa X (Y Z) = (X Y) Z X + (Y + Z) = (X + Y) + Z

A4 Absortiva X (X + Y) = X X + (X Y) = X

A5 Distributiva X (Y + Z) = X Y + X Z X + (Y Z) = (X + Y) (X + Z)

A6 Elemento Nulo X 1 = X X + 0 = X

A7 Complemento X X' = 0 X + X'= 1

Teoremas de Demorgan

( )

( ) '''

'''

......'......)

......'......)

nn

nn

XXXXXXb

XXXXXXa

+++=

=+++

2121

2121

Teorema de Shannon

( )( ) ( )+=+ ,,,...,,',,,...,, ''' nn XXXfXXXf 2121 Teoremas de Expansin

( ) ( ) ( )

( ) ( )[ ] ( )[ ]nnnnnn

XXfXXXfXXXXfb

XXfXXXfXXXXfa

,...,,,...,,,...,,)

,...,,,...,,,...,,)

'

'

212121

212121

10

01

++=

+=



1.2.6 SIMPLIFICACION DE FUNCIONES BOOLEANAS: 1.2.6.1 DEMOSTRACION DE AXIOMAS. X * X = X X + X = X Suma lgica Usando una tabla de verdad:

X X+X 0 1

0 1

X + ( X * Y ) = X

X Y X + Y X * Y X + ( X * Y ) 0 0 0 1 1 0 1 1

0 1 1 1

0 0 0 1

0 0 1 1

X * ( X + Y ) = X X Y X + Y X * ( X+Y ) 0 0 0 1 1 0 1 1

0 1 1 1

0 0 1 1

X * 1 = X X 1 X 0 1

1 1

0 1

X * X' = 0 X + X' = 1 X X` X * X` X + X` 0 1

1 0

0 0

1 1

X Y Z X * Y Y * Z X * ( Y * Z ) ( X * Y ) * Z 00 01 02 03 04 05 06 07

0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1

0 0 0 0 0 0 1 1

0 0 0 1 0 0 0 1

0 0 0 0 0 0 0 1

0 0 0 0 0 0 0 1

X X*X 0 1

0*0=0 1*1=1



EJERCICIOS: 1. Determine por medio de una tabla de verdad la validez del teorema de DeMorgan para

tres variables: (ABC)' = A' + B' + C'.

2. Simplifique las siguientes expresiones usando lgebra Booleana.

a. A + AB

b. AB + AB'

c. A'BC + AC

d. A'B + ABC' + ABC

e. AB + A(CD + CD')

f. (BC' + A'D) (AB' + CD')

3. Siguiendo el teorema de DeMorgan, muestre que:

a. (A + B)' (A' + B')' = 0

b. A + A'B + A'B' = 1

4. Simplifique las siguientes funciones Booleanas por medio de mapas de tres variables.

a. F(x, y, z) = (0, 1, 5, 7)

b. F(x, y, z) = (1, 2, 3, 6, 7)

c. F(x, y, z) = (3, 5, 6, 7)

d. F(A, B, C) = (0, 2, 3, 4, 6)

5. Simplifique las siguientes funciones Booleanas por medio de mapas de cuatro variables.

a. F(A, B, C, D) = (4, 6, 7, 15)

b. F(A, B, C, D) = (3, 7, 11, 13, 14, 15)

c. F(A, B, C, D) = (0, 1, 2, 4, 5, 7, 11, 15)

d. F(A, B, C, D) = (0, 2, 4, 5, 6, 7, 8, 10, 13, 15)



1.2.6.2 MAPAS DE KARNAUGH.- Mtodo tabular para simplificar funciones Booleanas Un mapa de Karnaugh proporciona un mtodo sistemtico de simplificacin de expresiones Booleanas y, si se simplifica adecuadamente, genera las expresiones suma de productos y producto de sumas ms simples posibles. Como hemos visto, la efectividad de la simplificacin de algebraica depende de nuestra familiaridad con las leyes, reglas y teoremas del lgebra Boleaba y de nuestra habilidad a la hora de aplicarlas. Por otro lado, el mapa de Karnaugh es bsicamente una "receta" para la simplificacin. Un mapa de Karnaugh es similar a una tabla de verdad, ya que muestra todos los posibles valores de entrada y la salida resultante para cada valor. En vez de estar organizada en filas y columnas como una tabla de verdad, el mapa de Karnaugh es una secuencia de celdas en la que cada celda representa un valor binario de las variables de entrada. Las celdas se disponen de manera que la simplificacin de una determinada expresin consiste en agrupar adecuadamente las celdas. Para una variable, f (A) Para 2 variable, f (B, A) Para 3 variables, f (C, B, A) Para 4 variables, f (D, C, B, A) Para 5 variables, f (E, D, C, B, A) E' E E' E

D D'

D D' D 0 1

D D' D 0 1

A' A B' B'A' B'A B BA' BA

A' A B' 00 01 B 10 11

A' A B' 0 1 B 2 3

B'A' B'A BA BA' C' C

B'A' B'A BA BA' C' 000 001 011 010 C 100 101 111 110

00 01 11 10 0 0 1 3 2 1 4 5 7 6

B'A' B'A BA BA' D'C' D'C DC DC'

B'A' B'A BA BA' D'C' 0000 0001 0011 0010 D'C 0100 0101 0111 0110 DC 1100 1101 1111 1110 DC' 1000 1001 1011 1010

00 01 11 10 00 0 1 3 2 01 4 5 7 6 11 12 13 15 14 10 8 9 11 10



00 01 11 10 00 0 1 3 2 01 4 5 7 6 11 12 13 15 14 10 8 9 11 10

00 01 11 10 16 17 19 18 20 21 23 22 28 29 31 30 24 25 27 26



Para 6 variables, f (F, E, D, C, B, A) E' E F'ED'C'BA' 0 1 0 0 1 0 18 F' F FE'D'CB'A 1 0 0 1 0 1 37 Mapa de Karnaugh para una sola variable 2n posibles combinaciones n = 1 21=2 x1' x1

X1' 0

X1 1

n = 2 f ( X1,X2) 22 = 4 combinaciones

X2 X2

El mapa tiene 2 celdas 2 casilleros. Las dos celdas son adyacentes.

ADYACENCIA:

0 -- 1 0 -- 2 1 -- 3 2 -- 3

X1X2 0 0 0

X1X2 0 1 1

X1X2 1 0 2

X1X2 1 1 3

X1' X1

00 01 11 10 00 0 1 3 2 01 4 5 7 6 11 12 13 15 14 10 8 9 11 10

00 01 11 10 00 32 33 35 34 01 36 37 39 38 11 44 45 47 46 10 40 41 43 42

00 01 11 10 16 17 19 18 20 21 23 22 28 29 31 30 24 25 27 26

00 01 11 10 48 49 51 50 52 53 55 54 60 61 63 62 56 57 59 58

Obtencin de la Ecuacin Simplificada Agrupar mintrminos adyacentes El nmero de mintrminos agrupados

debe provenir de 2n Todo mintrmino expuesto en el

mapa debe estar representado en la ecuacin simplificada

Recomendado hasta para 5 variables



n = 3 f ( X1,X2,X3) 23 = 8 celdas

X2' X2

X3' X3 X3'

n = 4 f ( X1,X2,X3,X4 ) 24 = 16 celdas

X3 X3

X4' X4 X4'

n = 5 f(X1, X2, X3, X4, X5) 25 = 32 celdas

X4' X4

X4' X4

ADYACENCIA:0 -- 1 0 -- 4 0 -- 2 1 -- 5 1 -- 3 3 -- 7 5 -- 7 5 -- 4 2 -- 6 2 -- 3 4 -- 6 6 -- 7

X1'X2'X3' 0 0 0

0

X1'X2'X3 0 0 1

1

X1'X2X3 0 1 1

3

X1'X2X3'0 1 0

2 X1X2'X3'

1 0 0 4

X1X2'X3 1 0 1

5

X1X2X3 1 1 1

7

X1X2X3'1 1 0

6

X1X2X3X4 0 0 0 0

0

X1X2X3X4 0 0 0 1

1

X1X2X3 X4 0 0 1 1

3

X1X2X3 X4 0 0 1 0

2 X1X2 X3X4

0 1 0 0 4

X1X2 X3X4 0 1 0 1

5

X1X2 X3 X4 0 1 1 1

7

X1X2X3X4 0 1 1 0

6 X1X2X3X4

1 1 0 0 12

X1X2X3X4 1 1 0 1

13

X1X2X3X4 1 1 1 1

15

X1X2X3X4 1 1 1 0

14 X1X2X3X4

1 0 0 0 8

X1X2X3X4 1 0 0 1

9

X1X2X3 X4 1 0 1 1

11

X1X2X3 X4 1 0 1 0

10

ADYACENCIAS:

0 -- 1 0 -- 4 0 -- 2 0 -- 8 5 -- 1 5 -- 4 5 -- 7 5 -- 13

X1'X2'X3'X4'X5' 0 0 0 0 0

0

X1'X2'X3'X4'X5 0 0 0 0 1

1

X1'X2'X3'X4X5 0 0 0 1 1

3

X1'X2'X3'X4X5' 0 0 0 1 0

2 X1'X2'X3X4'X5'

0 0 1 0 0 4

X1'X2'X3X4'X5 0 0 1 0 1

5

X1'X2'X3X4X5 0 0 1 1 1

7

X1'X2'X3X4X5' 0 0 1 1 0

6 X1'X2X3X4'X5'

0 1 1 0 0 12

X1'X2X3X4'X5 0 1 1 0 1

13

X1'X2X3X4X5 0 1 1 1 1

15

X1'X2X3X4X5' 0 1 1 1 0

14 X1'X2X3'X4'X5'

0 1 0 0 0 8

X1'X2X3'X4'X5 0 1 0 0 1

9

X1'X2X3'X4X5 0 1 0 1 1

11

X1'X2X3'X4X5' 0 1 0 1 0

10

X1' X1

X1' X1

X2' X2 X2'

X2' X2



X5' X5 X5'

EJERCICIOS:

1. Reducir la funcin especificada en la siguiente tabla de verdad a su forma suma de productos mnima mediante mapas de Karnaugh.

2. Utilizar el mapa de Karnaugh para implementarla forma de productos mnima de la

funcin lgica especificada en la siguiente tabla de verdad.

3. Resolver el problema anterior para una situacin en que las seis ultimas combinaciones

binarias no estn permitidas.

X1X2'X3'X4'X5' 1 0 0 0 0

16

X1X2'X3'X4'X5 1 0 0 0 1

17

X1X2'X3'X4X5 1 0 0 1 1

19

X1X2'X3'X4X5' 1 0 0 1 0

18 X1X2'X3X4'X5'

1 0 1 0 0 20

X1X2'X3X4'X5 1 0 1 0 1

21

X1X2'X3X4X5 1 0 1 1 1

23

X1X2'X3X4X5' 1 0 1 1 0

22 X1X2X3X4'X5'

1 1 1 0 0 28

X1X2X3X4'X5 1 1 1 0 1

29

X1X2X3X4X5 1 1 1 1 1

31

X1X2X3X4X5' 1 1 1 1 0

30 X1X2X3'X4'X5'

1 1 0 0 0 24

X1X2X3'X4'X5 1 1 0 0 1

25

X1X2X3'X4X5 1 1 0 1 1

27

X1X2X3'X4X5' 1 1 0 1 0

26

X3' X3 X3'

Entradas A B C

Salida X

0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1

1 1 0 1 1 1 0 1

Entradas A B C D

Salida X

0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1

0 1 1 0 0 0 1 1 1 0 1 0 1 1 0 1



EJEMPLOS: Simplifique las funciones siguientes, por mapas de Karnaugh. CIN AB

00 01 11 10 00 01 11 10 0 0

1 1 S = Cin A A C out = AB + CinB + CinA

00 01 11 10

0 1

out = AB + in'B + in'A

Simplifique:

F1 (D,C,B,A) = ( )=

4

114121086420

n,,,,,,,

DC BA

00 01 11 10

00 01 11 10

F2 (D,C,B,A) = ( )=

4

11514131211109876543210

n,,,,,,,,,,,,,,,

00 01 11 10

00 01 11 10

0 1 0 1 1 0 1 0

F1 = A'

F2 =1

Cin A B Cout S 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1

0 0 0 1 0 1 1 0 0 1 1 0 1 0 1 1

( ) ( )

( ) ( )

=

=

=

=

3

1

3

7,6,5,3,,

7,4,2,1,,

ninout

nin

BACC

BACS

0 0 1 0 0 1 1 1

0 1 1 1 0 0 1 0

1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1

1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1



F3 (D,C,B,A) = ( )=

4

110820

n,,,

00 01 11 10

00 01 11 10

F4 (D,C,B,A) = ( )=

4

115131087520

n,,,,,,,

00 01 11 10

00 01 11 10

F5 (D,C,B,A) = ( )=

4

11412896410

n,,,,,,,

00 01 11 10

00 01 11 10

F6 (A,B,C,D) = ( )=

4

1151413121110987610

n,,,,,,,,,,,

AB CD

00 01 11 10

00 01 11 10

F3 =C'A'

F4 = C'A' + CA

F5 = C'B' + CA'

F6 = A + BC + B'C'

1 0 0 1 0 1 1 0 0 1 1 0 1 0 0 1

1 1 0 0 1 0 0 1 1 0 0 1 1 1 0 0

1 1 0 0 0 0 1 1 1 1 1 1 1 1 1 1

1 0 0 1 0 0 0 0 0 0 0 0 1 0 0 1



F7 (E,D,C,B,A) = ( )=

5

13130262423221816151410876420

n,,,,,,,,,,,,,,,,

DC BA

00 01 11 10 00 01 11 10

00 00 01 01 11 11 10 10

F8 = (F,E,D,C,B,A) = ( )=

6

16260420

n,,...,,,

DC BA 00 01 11 10 00 01 11 10

00 00 01 01 11 11 10 10 00 00 01 01 11 11 10 10

F9 = (F,E,D,C,B,A) = ( )=

6

1636159531

n,,,...,,,

00 01 11 10 00 01 11 10 00 00 01 01 11 11 10 10

00 00 01 01 11 11 10 10

F8 + F9 = 1

F7 = C'A' + CB

F8 = A'

0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0

0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0

0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0

0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0

F9 = A

1 0 0 1 0 0 1 1 0 0 1 1 1 0 0 1

1 0 0 1 0 0 1 1 0 0 1 1 1 0 0 1

1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1

1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1

1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1

1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1



1.2.6.3 Quine - Mc Cluskey.- Mtodo tabular para simplificar funciones Booleanas Procedimiento: 1. Encontrar los implicantes primos de la funcin

2. Construir la tabla de implicantes primos y encontrar los implicantes primos esenciales de la funcin

3. Incluir los implicantes primos esenciales en la suma mnima.

4. Despus de borrar todos los implicantes primos esenciales de la tabla de implicantes primos, determinar los renglones dominados y las columnas dominantes en la tabla, borrar todos los renglones dominados y las columnas dominantes, y encontrar los implicantes primos esenciales secundarios.

5. Repetir los pasos 3 y 4 hasta obtener una cobertura mnima de los trminos de la funcin.

Para el punto 1: a) Representar cada mintrmino de la forma cannica de suma de productos como un

cdigo binario. Por ejemplo '' 4321 XXXX representarlo como 1010

b) Encontrar el nmero decimal correspondiente a ese cdigo binario.

c) Definir el nmero de 1s en el cdigo binario como el ndice del nmero. Agrupar todos los nmeros binarios del mismo ndice en un grupo correspondiente. Listar todos los grupos en una columna siguiendo un orden ascendente en el valor del ndice. Dentro de cada grupo, los cdigos y sus equivalentes nmeros decimales se listan tambin en orden ascendente.

d) Empezando con los trminos en el grupo de menor ndice, comparar cada uno con los del grupo de ndice mayor en 1, eliminando las variables redundantes segn la propiedad 1.

e) Marcar con todos los trminos que se incluyan en alguna combinacin. Los trminos que se queden sin marcar son los implicantes primos.

f) Repetir los pasos d y e hasta que no sea posible realizar ninguna otra reduccin; entonces se habr obtenido el conjunto de implicantes primos, sealando cada uno de ellos con una letra mayscula (A, B, C, ...).

Para el paso 2: a) Construir una tabla que tenga tantas columnas como mintrminos haya en la funcin;

cada columna est marcada con el nmero decimal que representa al mintrmino. La tabla tendr tantos renglones como implicantes primos se hayan encontrado en el paso 1 y deben, por lo tanto, estar marcadas con las letras A, B, C, ... .

b) Dentro de la tabla, marcar con una x, que cierto implicante cubre a un mintrmino. c) Encontrar todas las columnas que tengan una sola x y encerrar sta con un crculo.

Marcar con un asterisco los renglones en el que se encuentre alguna . Estos renglones corresponden a los implicantes primos esenciales.



Definicin: Dos renglones (columnas) I y J de una tabla de implicantes primos que tienen xs exactamente en las mismas columnas (renglones) se dice que son iguales (I=J).

Definicin: Sean I y J dos columnas de una tabla de implicantes primos. Se dice que la columna I domina a la columna J (I J) si I=J si la columna I tiene xs en todos los renglones donde la columna J tiene xs. Se dice que la columna I es dominante y la columna J es dominada.

Definicin: Sean I y J dos renglones de una tabla de implicantes primos. Se dice que el rengln I domina al rengln J (I J) si I = J o si rengln I tiene xs en todos las columnas donde el rengln J tiene xs. Se dice que el rengln I es dominante y el rengln J es dominado. Todas las columnas dominantes y los renglones dominados se pueden eliminar de una tabla de implicantes primos sin afectar el resultado de la minimizacin. Esto es debido a que est garantizado que la columna dominante est cubierta por el rengln que cubre a la columna dominada. De igual manera, est garantizado que las columnas del rengln dominado estarn cubiertas por el rengln dominante.

Cuando una funcin tiene dont cares, se toman todas los ds como 1s en el proceso de obtencin de los implicantes primos. En los pasos subsiguientes los ds se toman como 0s.

Definicin: Una tabla de implicantes primos es semicclica s:

(1) No tiene implicantes primos esenciales, es decir, ninguna columna tiene slo una x (2) No existe relacin de dominancia entre renglones y columnas

(3) Los costos de los renglones no son iguales.

Para resolver una tabla de implicantes primos semicclica, se elige algn rengln de menor costo para incluirlo en la suma mnima y entonces utilizar alguna de las tcnicas de reduccin para eliminar renglones y columnas. El proceso completo se debe repetir para cada uno de los renglones de menor costo y la suma mnima final ser la que se obtenga al comparar los costos de las expresiones que resulten de cada eleccin arbitraria de renglones.

Definicin: Una tabla de implicantes primos semicclica es cclica si los costos de todos los renglones son iguales.



Ejemplo 1.- Simplificar la funcin f0 por el mtodo de Quine McCluskey

( ) ( ) ( ) +=dm

xxxxxf 222011312921181714108765420543210 ,,,,,,,,,,,,,,,,,, ,

Indice

Decimal

Representacin binaria de cada termino

Nmeros decimales

1 Reduccin

Nmeros decimales

2 Reduccin

0 0 0 0 0 0 0 0, 2 0 0 0 - 0 0, 2, 4, 6 0 0 - - 0 E 1 2 0 0 0 1 0 0, 4 0 0 - 0 0 0, 2, 8, 10 0 - 0 - 0 F 4 0 0 1 0 0 0, 8 0 - 0 0 0 2, 6, 10, 14 0 - - 1 0 G 8 0 1 0 0 0 2, 6 0 0 - 1 0 2, 6, 18, 22 - 0 - 1 0 H 2 5 0 0 1 0 1 2, 10 0 - 0 1 0 4, 5, 6, 7 0 0 1 - - I 6 0 0 1 1 0 2, 18 - 0 0 1 0 5, 5, 20, 21 - 0 1 0 - J 10 0 1 0 1 0 4, 5 0 0 1 0 - 4, 20, 6, 22 - 0 1 - 0 K 17 1 0 0 0 1 4, 6 0 0 1 - 0 18 1 0 0 1 0 4, 20 - 0 1 0 0 20 1 0 1 0 0 8, 10 0 1 0 - 0 3 7 0 0 1 1 1 5, 7 0 0 1 - 1 11 0 1 0 1 1 5, 21 - 0 1 0 1 14 0 1 1 1 0 6, 7 0 0 1 1 - 21 1 0 1 0 1 6, 14 0 - 1 1 0 22 1 0 1 1 0 6, 22 - 0 1 1 0 4 29 1 1 1 0 1 10, 14 0 1 - 1 0 5 31 1 1 1 1 1 10, 11 0 1 0 1 - A 17, 21 1 0 - 0 1 B 18, 22 1 0 - 1 0 20, 21 1 0 1 0 - 20, 22 1 0 1 - 0 21, 29 1 - 1 0 1 C 29, 31 1 1 1 - 1 D

0 2 4 5 6 7 8 10 14 17 18 21 29 31 A x

*B x C x x

*D x E x x x x

*F x x x *G x x x *H x x *I x x x J x x x

K x x NOTA: En esta tabla no aparecen los md (11, 20, 22) ( )( ) 32154254153153215421543210

543210

XXXXXXXXXXXXXXXXXXXXxxxxxf

IHGFDBxxxxxf'''''''''''

,

,

,,,

******,,,

+++++=

+++++=

Una vez ordenadas las representaciones binarias (tercera columna), iniciar las comparaciones

Al comparar una representacin binaria, marcarla con

En 2 reduccin, s aparece una comparacin ya existente, es redundante y no la considere.

Clasificar con una literal las reducciones no comparadas

Observe las columnas dereduccin, ah los renglones:B, D, F, G, H, e I son elresultado simplificado.



Una funcin de conmutacin en la forma cannica de suma de productos

Construya la tabla de implicantes primos

Encontrar los implicantes primos esenciales, eliminarlos de la tabla e

incluirlos en la forma mnima

Si no se involucro alguna tabla cclica, se obtuvo ya la forma mnima. De otro modo repetir para otros

renglones de mnimo costo para encontrar la forma mnima.

Eliminar alguno de los renglones de menor costo que no se haya elegido previamente e

incluirlo en la forma mnima

Elimina los renglones dominados y las columnas dominantes

Se han cubierto todas las

columnas?

Es la tabla cclica o

semicclica?

Inicio

FinNo

Si

No

Grfica de flujo para algoritmo de simplificacin por Quine Mc Cluskey

Determine todos los implicantes primos por el procedimiento tabular



II CIRCUITOS COMBINACIONALES.

2.1 CIRCUITOS COMBINACIONALES.

X1 Z1 : :

Xn Zn

Diagrama a bloque de los circuitos combinacionales.

2.2 COMPUERTAS LOGICAS.

Compuerta Smbolo Tabla de verdad

Ecuacin Analoga

AND

BAY =

OR

Y = A + B

NOT

Y = A = A

A B Y 0 0 0 1 1 0 1 1

0 0 0 1

A B Y 0 0 0 1 1 0 1 1

0 1 1 1

A Y0 1

1 0

LOGICA

COMBINATORIA



NAND

Y = (A*B)= AB

= A' + B'

OR-EX

Y = A B = AB+ AB

2.3 DISEO DE UN MEDIO SUMADOR BINARIO.

A C = A*B + B S = AB + AB = A B C S

A B C S

0 0 0 1 1 0 1 1

0 0 0 1 0 1 1 0

A B Y 0 0 0 1 1 0 1 1

1 1 1 0

A B Y0 0 0 1 1 0 1 1

1 0 0 0

A B Y0 0 0 1 1 0 1 1

0 1 1 0

BAY += = (A+B)'=A' * B'

NOR



SUMADOR BINARIO COMPLETO. Cin Cout = CinAB + Cin AB + Cin AB+ Cin A A S= CinAB + CinAB+ Cin AB+ Cin AB B Cout = AB + ( A B ) Cin Cout S S= Cin ( A B )

Circuito combinacional de un sumador completo

2.4 MEDIO RESTADOR BINARIO. A = AB

- B D = AB + AB D D =A B

RESTADOR BINARIO COMPLETO. out = in(A B) + AB D= in A B

Cin A B Cout S 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1

0 0 0 1 0 1 1 0 0 1 1 0 1 0 1 1

Tabla con variables de entrada y funciones Booleanas de salida

A B D 0 0 0 1 1 0 1 1

0 0 1 1 0 1 0 0

in A B out D 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1

0 0 1 1 1 1 1 0 0 1 0 0 0 0 1 1



Diseo de un circuito combinacional que sume dos trminos, cada uno de ellos de 2 bits. B1B0 B1 + A1A0 B0 F2 F2F1F0 F1 A1 F0 A0 B1 B0 A1 A0 F2 F1 F0

0 1 2 3 4 5 6 7 8 9

10 11 12 13 14 15

0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1

0 0 0 0 0 1 0 1 0 0 1 1 0 0 1 0 1 0 0 1 1 1 0 0 0 1 0 0 1 1 1 0 0 1 0 1 0 1 1 1 0 0 1 0 1 1 1 0

B + A

=

=

4

10 )14,12,11,9,6,4,3,1(

nF

=

=

4

11 )15,12,9,8,6,5,3,2(

nF

=

=

4

12 )15,14,13,11,10,7(

nF

A1 A0

00 01 11 10 B1 B0 00 0 1 1 0

01 1 0 0 1 11 1 0 0 1 10 0 1 1 0

F0 = B0AO +B0A0

A1 A0

00 01 11 10 B1 B0 00 0 0 1 1

01 0 1 0 1 11 1 0 1 0 10 1 1 0 0

F0 = B1B0A1 + B1A1A0 + B1B0A1 + B1A1A0+ B1B0A1A0 + B1B0A1A0 = B1A1(B0 + A0) + B1A1(B0 + A0) + B0A0(B1A1 + B1A1) = (B0 + A0)( B1A1 + B1A1) + B0A0(B1A1 + B1A1) = (B0A0)(B1A1) + (B0A0)(B1A1) = (B0A0) (B1A1)

A1 A0

00 01 11 10 B1 B0 00 0 0 0 0

01 0 0 1 0 11 0 1 1 1 10 0 0 1 1

F0 = B1A1 + B1B0A0 + B0A1A0



Diseo de un circuito combinacional que reste dos cantidades binarias, cada una de ellas de 2 bits, e indique el signo B1B0 B1 - A1A0 B0 FS FSD1D0 D1 A1 D0 A0 B1 B0 A1 A0 FS D1 D0

0 1 2 3 4 5 6 7 8 9

10 11 12 13 14 15

0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1

0 0 0 1 0 1 1 1 0 1 1 1 0 0 1 0 0 0 1 0 1 1 1 0 0 1 0 0 0 1 0 0 0 1 0 1 0 1 1 0 1 0 0 0 1 0 0 0

B - A

=

=

4

10 )14,12,11,9,6,4,3,1(

nD

=

=

4

11 )13,12,8,7,3,2(

nD

=

=

4

1)11,7,6,3,2,1(

nSF

A1 A0

00 01 11 10 B1 B0 00 0 1 1 0

01 1 0 0 1 11 1 0 0 1 10 0 1 1 0

D0 = B0A0 +B0A0

A1 A0

00 01 11 10 B1 B0 00 0 0 1 1

01 0 0 1 0 11 1 1 0 0 10 1 0 0 0

D0 = B1B0A1 + B1A1A0+ + B1B0A1+ B0A1A0 = B1A1 (B0 + A0) + + A1(B1B0+ B0A0)

A1 A0

00 01 11 10 B1 B0 00 0 1 1 1

01 0 0 1 1 11 0 0 0 0 10 0 0 1 0

FS =B1A1+B1B0A0+B0A1A0

Fs Funcin Signo Fs = 0 Para resultado positivo Fs = 1 Para resultado negativo



EJEMPLOS: Simplifique.

( )

XXXX

ABBABABA +++++

1 0

1 + 0 = 1 ( )( ) BABABABAfb +++= FcCBABA =+++ ( )CBABAfd ++= OBTENGA LA FUNCION DEL SIGUIENTE CIRCUITO

2.5 SUMADOR BINARIO DE 4 BITS. CIN + A3 A2 A1 A0 B3 B2 B1 B0

COUT 3 2 1 0 COUT A3 B3 A2 B2 A1 B1 A0 B0 CIN

3 2 1 0

SUGERENCIA:

BA + y BA SON COMPLEMENTOS

( X ) = X ( X ) '= X

B A

FULL ADDER

A3 A2 COUT A1 3A0 2B3 1B2 0B1 B0

CIN

COUT CIN

COUT CIN

COUT CIN

COUT CIN



2.6 SUMADOR BCD. 2.7 DETECTOR DE PARIDAD. EJERCICIO: Dibuje el diagrama correspondiente a las ecuaciones dadas del detector de paridad.

D C B A Y Z 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1

1 0 0 1 0 1 1 0 0 1 1 0 1 0 0 0

0 0 0 1 0 1 1 0 0 1 1 0 1 0 0 1

BA

00 01 11 10 DC 00 1 0 1 0

01 0 1 0 1 11 1 0 0 0 10 0 1 0 1

( )=

=

4

1121096530

nfy ,,,,,,

00 01 11 10

00 0 0 1 0 01 0 1 0 1 11 1 0 1 0 10 0 1 0 1

( )=

=

4

11512109653

nfz ,,,,,,



2.8 FAMILIAS LOGICAS

RTL Resistor Transistor Logic DTL Diode Transistor Logic TTL Transistor Transistor Logic CTL Complementary Transistor Logic ECL Emitter Coupled Logic MOS Metal Oxide Semiconductor CMOS Complementary Metal Oxide Semiconductor IIL Integrated Injection Logic

TABLA COMPARATIVA ENTRE FAMILIAS

Familia Lgica

Compuerta

Tiempo de Propagacin

(ns)

Potencia Disipada

(mW)

Margen de Ruido

(V)

Tpico Fan In

Tpico

Fan Out RTL NOR 50 10 0.2 3 4 DTL NAND 25 15 0.7 8 8 TTL NAND 10 20 0.4 8 12 CTL AND 5 50 0.4 5 25 ECL OR/NOR 2 50 0.4 5 25 MOS NAND 250 < 1 2.5 10 5 CMOS NOR 30 0.05 W 45 % del VDD 10 100 IIL NOR 40 < 1 0.35 16 8 SERIES TTL: Bsica 54/74 High - Speed 54H/74H Low Power Disipation 54L/74L Very High Speed 54S/74S Low Power & Very High Speed 54LS/74LS Super Schottky 54SS/74SS TABLA COMPARATIVA ENTRE SERIES TTL

Serie

Tiempo de Propagacin

(ns)

Potencia Disipada

(mW) 54/74 10 10

54H/74H 66 22 54L/74L 33 1 54S/74S 3 19

54LS/74LS 9.5 3 54SS/74SS < 2 22

INTEGRACIN: SSI.- Small Escale Integration (1-12 Compuertas)

MSI.- Medium Sacle Integration (13-99)

LSI.- Large Scale Integration (100-1000)

VLSI.- Very Large Scale Integration (>1000)

V

5 -

4 -

3 -

2 -

1 -

0 -t

NIVELES DE VOLTAJE PARA CIRCUITOS TTL.

Rango garantizadopara VH en salida

VCC = 5 V

VOH = 2.4 V

VIN = 2.0 V

VIL = 0.8 V

VOL = 0.4 V

Tierra = 0 V

Rango aceptada paraVH en entrada.

Zona de transicion(prohibida)

Rango aceptadopara VL en entrada



2.9 TIPOS DE LGICA.

Positiva Clasificacin Negativa

Mixta.- Es la combinacin de ambas lgicas positiva y negativa.

" 1 " 5 V " 1 " 0V LOGICA POSITIVA LOGICA NEGATIVA " 0 " 0 V " 0 " 5 V EJEMPLO:

Lgica Positiva. Lgica Negativa. 2.10 CIRCUITOS DE TRES ESTADOS.

S A Y 0 0 0 1 1

0 1

1 0

S A Y 0 0

0 1

1 0

1 0 0



2.11 CODIGOS Cdigo ASCII El American Standard Code for Information Interchange (ASCII, cdigo estndar americano para el incremento de informacin) es un cdigo alfanumrico universalmente aceptado, que se usa en la mayora de los computadores y otros equipos electrnicos. La mayor parte de los teclados de computador se estandarizan de acuerdo con el cdigo ASCII, y cuando se pulsa una letra, un numero o un comando de control, es el cdigo ASCII el que se introduce en el computador. El cdigo ASCII dispone de 128 caracteres que se representan mediante un cdigo binario de 7 bits. Realmente, el cdigo ASCII puede considerarse como un cdigo de 8 bits en el que el MSB (bit ms significativo) siempre es 0 (en hexadecimal, de 0 hasta 7F). Los primeros 28 caracteres ASCII son comandos no grficos, que nunca se imprimen o presentan en pantalla, y solo se utilizan para propsitos de control. Los dems caracteres son smbolos grficos que pueden imprimirse o mostrarse en pantalla, e incluyen las letras de alfabetos (maysculas y minsculas), los diez dgitos decimales, los signos de puntuacin y otros smbolos comnmente utilizados.

Caracteres de control Smbolos grficos Nom Dec Binario Hex Smb Dec Binario Hex Smb Dec Binario Hex Smb Dec Binario HexNUL SOH STX ETX EOT ENQ ACK BEL BS HT LF VT FF CR SO SI

DEL DC1 DC2 DC3 DC4 NAK SYN ETB CAN EM SUB ESC FS GS RS US

0 1 2 3 4 5 6 7 8 9

10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31

0000000 0000001 0000010 0000011 0000100 0000101 0000110 0000111 0001000 0001001 0001010 0001011 0001100 0001101 0001110 0001111 0010000 0010001 0010010 0010011 0010100 0010101 0010110 0010111 0011000 0011001 0011010 0011011 0011100 0011101 0011110 0011111

00 01 02 03 04 05 06 07 08 09 0A 0B 0C 0D 0E 0F 10 11 12 13 14 15 16 17 18 19 1A 1B 1C 1D 1E 1F

space ! " # $ % & ' ( ) * + , - . / 0 1 2 3 4 5 6 7 8 9 : ; < = > ?

32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63

0100000 0100001 0100010 0100011 0100100 0100101 0100110 0100111 0101000 0101001 0101010 0101011 0101100 0101101 0101110 0101111 0110000 0110001 0110010 0110011 0110100 0110101 0110110 0110111 0111000 0111001 0111010 0111011 0111100 0111101 0111110 0111111

20 21 22 23 24 25 26 27 28 29 2A 2B 2C 2D 2E 2F 30 31 32 33 34 35 36 37 38 39 3A 3B 3C 3D 3E 3F

@ A B C D E F G H I J K L M N O P Q R S T U V W X Y Z [ \ ] ^ _

64 65 66 67 68 69 70 71 72 73 74 75 76 77 78 79 80 81 82 83 84 85 86 87 88 89 90 91 92 93 94 95

1000000 1000001 1000010 1000011 1000100 1000101 1000110 1000111 1001000 1001001 1001010 1001011 1001100 1001101 1001110 1001111 1010000 1010001 1010010 1010011 1010100 1010101 1010110 1010111 1011000 1011001 1011010 1011011 1011100 1011101 1011110 1011111

40 41 42 43 44 45 46 47 48 49 4A 4B 4C 4D 4E 4F 50 51 52 53 54 55 56 57 58 59 5A 5B 5C 5D 5E 5F

` a b c d e f g h i j k l m n o p q r s t u v w x y z { | } ~

Del

96 97 98 99 100 101 102 103 104 105 106 107 108 109 110 111 112 113 114 115 116 117 118 119 120 121 122 123 124 125 126 127

1100000 1100001 1100010 1100011 1100100 1100101 1100110 1100111 1101000 1101001 1101010 1101011 1101100 1101101 1101110 1101111 1110000 1110001 1110010 1110011 1110100 1110101 1110110 1110111 1111000 1111001 1111010 1111011 1111100 1111101 1111110 1111111

60 61 62 63 64 65 66 67 68 69 6A 6B 6C 6D 6E 6F 70 71 72 73 74 75 76 77 78 79 7A 7B 7C 7D 7E 7F

Table American Standard Code for Information Interchange.



SIMBOLO DEC HEX SIMBOLO DEC HEX SIMBOLO DEC HEX SIMBOLO DEC HEX

128 129 130 131 132 133 134 135 136 137 138 139 140 141 142 143 144 145 146 147 148 149 150 151 152 153 154 155 156 157 158 159

80 81 82 83 84 85 86 87 88 89 8A 8B 8C 8D 8E 8F 90 91 92 93 94 95 96 97 98 99 9A 9B 9C 9D 9E 9F

160 161 162 163 164 165 166 167 168 169 170 171 172 173 174 175 176 177 178 179 180 181 182 183 184 185 186 187 188 189 190 191

A0 A1 A2 A3 A4 A5 A6 A7 A8 A9 AA AB AC AD AE AF B0 B1 B2 B3 B4 B5 B6 B7 B8 B9 BA BB BC BD BE BF

192 193 194 195 196 197 198 199 200 201 202 203 204 205 206 207 208 209 210 211 212 213 214 215 216 217 218 219 220 221 222 223

C0 C1 C2 C3 C4 C5 C6 C7 C8 C9 CA CB CC CD CE CF D0 D1 D2 D3 D4 D5 D6 D7 D8 D9 DA DB DC DD DE DF

.

224 225 226 227 228 229 230 231 232 233 234 235 236 237 238 239 240 241 242 243 244 245 246 247 248 249 250 251 252 253 254 255

E0 E1 E2 E3 E4 E5 E6 E7 E8 E9 EA EB EC ED EE EF F0 F1 F2 F3 F4 F5 F6 F7 F8 F9 FA FB FC FD FE FF

Tabla de caracteres de cdigo ASCCII extendido, junto a su representacin decimal y hexadecimal.

EJEMPLO: Determinar los cdigos que se han introducido a travs del teclado del computador cuando se han tecleado la secuencia BASIC siguiente. Expresar tambin cada entrada en notacin hexadecimal.

20 PRINT "A=";X

Carcter Binario Hexadecimal 2 0

Space P R I N T

Space " A = " ; X

0110010 0110000 0100000 1010000 1010010 1001001 1001110 1010100 0100000 0100010 1000001 0111101 0100010 0111011 1011000

32H 30H 20H 50H 52H 49H 4EH 54H 20H 22H 41H 3DH 22H 3BH 58H



2.12 DECODIFICADOR BINARIO A BINARIO EXCESO 3 (DISEO).

X1 X2 X3 X4 f1 f2 f3 f4 f5 0 0 0 0

0 0 0 1

0 0 1 0

0 0 1 1

0 1 0 0

0 1 0 1

0 1 1 0

0 1 1 1

1 0 0 0

1 0 0 1

1 0 1 0

1 0 1 1

1 1 0 0

1 1 0 1

1 1 1 0

1 1 1 1

0 0 0 1 1

0 0 1 0 0

0 0 1 0 1

0 0 1 1 0

0 0 1 1 1

0 1 0 0 0

0 1 0 0 1

0 1 0 1 0

0 1 0 1 1

0 1 1 0 0

0 1 1 0 1

0 1 1 1 0

0 1 1 1 1

1 0 0 0 0

1 0 0 0 1

1 0 0 1 0

f5 (X1, X2, X3, X4) = ( )=

4

1

14121086420n

,,,,,,,

f4(X1, X2, X3, X4) = ( )=

4

1

15121187430n

,,,,,,,

f3(X1, X2, X3, X4) = ( )=

4

1

12111094321n

,,,,,,,

f2(X1, X2, X3, X4) = ( )=

4

1

12111098765n

,,,,,,,

f1(X1, X2, X3, X4) = ( )=

4

1

151413n

,,

X1X2 X3X4 00 01 11 10 00 01 11 10 00 00 01 01 11 11 10 10

f5 = X4'

1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1

f4 = X3'X4' + X3X4

1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0



00 01 11 10 00 01 11 10

00 00 01 01 11 11 10 10

00 01 11 10 00 01 11 10 DIAGRAMA:

2.13 DECODIFICADOR BINARIO A BCD (DISEO).

f3 = X2' (X4 + X3) + X2X3'X4'

0 1 1 1 1 0 0 0 1 0 0 0 0 1 1 1

f2 = X1 (X2' + X3'X4') + X1'X2 (X3 + X4)

0 0 0 0 0 1 1 1 1 0 0 0 1 1 1 1

f1 = X1X2 (X3 + X4)0 0 0 0 0 0 0 0 0 1 1 1 0 0 0 0



2.14 DECODIFICADOR BCD A 7 SEGMENTOS (DISEO). Introduccin : Una vez que ya hemos visto como funcionan los decodificadores sera interesante saber como se despliegan los nmeros digitales en un reloj. Pues bien ya se ha comentado que los relojes digitales trabajan con el sistema binario, bien, el cdigo BCD es un sistema binario codificado en decimal y para que se vea en dgitos decimales se requiere de un decodificador BCD a 7 segmentos. Esto resulta de gran ayuda porque si no, tendramos que leer la hora en binario y despus tener que transformarla a decimal mentalmente.

D C B A fg ff fe fd fc fb fa 0 1 2 3 4 5 6 7 8 9

0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1

0 1 1 1 1 1 1 0 0 0 0 1 1 0 1 0 1 1 0 1 1 1 0 0 1 1 1 1 1 1 0 0 1 1 0 1 1 0 1 1 0 1 1 1 1 1 1 0 1 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1

DIAGRAMA:

fa (D,C,B,A) = ( )=

+++=4

1

98765320n

ACCABD '',,,,,,,

fb (D,C,B,A) = ( )=

++=4

1

98743210n

BAABC ''',,,,,,,

fc (D,C,B,A) = ( )=

++=4

1

987654310n

CAB',,,,,,,,

fd (D,C,B,A) = ( )=

+++=4

1

98765320n

ACCABD '',,,,,,,

fe (D,C,B,A) = ( )=

+=4

1

8620n

ACBA ''',,,

ff (D,C,B,A) = ( )=

+++=4

1

986540n

CADCBAB '''',,,,,

fg (D,C,B,A) = ( )=

+++=4

1

9865432n

BABCCBD ''',,,,,,



2.15 DECODIFICADOR BINARIO A DECIMAL (DISEO). A B C D f0 f1 f2 f3 f4 f5 f6 f7 f8 f9 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1

1 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 1

DIAGRAMA:

f0 = D'C'B'A' f1 = D'C'B'A f2 = D'C'BA' f3 = D'C'BA f4 = D'CB'A' f5 = D'CB'A f6 = D'CBA' f7 = D'CBA f8 = DC'B'A' f9 = DC'B'A



2.16 DECODIFICADOR BINARIO A GRAY:

CODIGO GRAY

Un cdigo ciclico se puede definir como cualquier cdigo en el que, para cualquier palabra de cdigo, un corrimiento circular produce otra palabra del cdigo. El cdigo gray es uno de los tipos mas comunes de cdigos ciclicos y tiene la caracterstica de que las palabras de cdigo para dos nmeros consecutivos difieren solo en un bit. Es decir, la distancia entre las dos palabras de cdigo es uno. En general, la distancia entre dos palabras de cdigo binario es igual al nmero de bits en que difieren las dos palabras.

TABLA:

DIAGRAMA DEL CODIGO GRAY:

D C B A D C B A 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 1 0 0 1 0 0 0 1 1 0 0 1 1 0 0 1 0 0 1 0 0 0 1 1 0 0 1 0 1 0 1 1 1 0 1 1 0 0 1 0 1 0 1 1 1 0 1 0 0 1 0 0 0 1 1 0 0 1 0 0 1 1 1 0 1 1 0 1 0 1 1 1 1 1 0 1 1 1 1 1 0 1 1 0 0 1 0 1 0 1 1 0 1 1 0 1 1 1 1 1 0 1 0 0 1 1 1 1 1 1 0 0 0



2.17 DECODIFICADOR BINARIO A HEXADECIMAL (DISEO). A B C D f0 f1 f2 f3 f4 f5 f6 f7 f8 f9 fA fB fC fD fE fF 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1

1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1

DIAGRAMA:

f0 = D'C'B'A' f1 = D'C'B'A f2 = D'C'BA' f3 = D'C'BA f4 = D'CB'A' f5 = D'CB'A f6 = D'CBA' f7 = D'CBA f8 = DC'B'A' f9 = DC'B'A fA = DC'BA' fB = DC'BA fC = DCB'A' fD = DCB'A fE = DCBA' fF = DCBA



2.18 MULTIPLEXORES. Un multiplexor (MUX) es un dispositivo que permite dirigir la informacin digital procedente de diversas fuentes a una nica lnea para ser transmitida a travs de dicha lnea a un destino comn. El multiplexor tpico posee varias lneas de entrada de datos y una nica lnea de salida. Tambin posee entradas de seleccin de datos, que permiten conmutar los datos digitales provenientes de cualquier entrada hacia la lnea de salida. A los multiplexores tambin se les conoce como selectores de datos. Smbolo lgico de un multiplexor (MUX) de cuatro entradas: Seleccin S0 de datos S1 salida Y Entradas D0 de datos D1 de datos D2 D3

Diagrama de un multiplexor:

MUX 0 1 0 1 2 3



2.19 DEMULTIPLEXORES.

Un demultiplexor (DEMUX) bsicamente realiza la funcin contraria a la del multiplexor, recoge datos de una lnea y las distribuye a un nmeo determinado de lneas de salida. Por este motivo, los demultiplexores se conocen tambin como distribuidores de datos. Los decodificadores pueden utilizarse tambin como demultiplexores.

La siguiente figura muestra un circuito demultiplexor (DEMUX) de 1-lnea a

4-lneas. La lnea de entrada de datos est conectada a todas las puertas AND. Las dos lneas de seleccin de datos activan nicamente una puerta cada vez y los datos que aparecen en la lnea de entrada de datos pasarn a travs de la puerta seleccionada hasta la lnea de salida de datos asociada. DIAGRAMA:

EJERCICIO: Del siguiente diagrama determine la salida para los sigueintes estados de entradas: D0=0, D1=1, D2=1, D3=0, S0=1,S1=0

S0 S1 Y

D0 D1 D2

D3

Lneas de seleccin

Lneas de salida de trabajo

MUX

0 G 30

1 0 1 2 3



2.20 COMPARADOR DE MAGNITUD DE DOS BITS. A1 A0 A > B B1 B0 A < B

A = B ENTRADAS SALIDAS

A1 A0 B1 B0 fA>B fA=B fAB = A1B1 + A0B1B0 + A1A0B0

00 01 11 10 00 1 0 0 0 01 0 1 0 0 11 0 0 1 0 10 0 0 0 1

fA=B = (A1B1)(A0B0)

00 01 11 10 00 0 1 1 1 01 0 0 1 1 11 0 0 0 0 10 0 0 1 0

fA



III CIRCUITOS SECUENCIALES

3.1 FLIP - FLOP's

En este tema, se van a tratar los circuitos biestables, monoestables y los dispositivos lgicos estables, denominados multivibradores. Los dispositivos biestables se dividen en flip-flops y latches. Los biestables poseen dos estados estables, denominados SET (activacin) y RESET (desactivacin), en los cuales se pueden mantener indefinidamente, por lo que estos dispositivos son muy adecuados como elementos de almacenamiento. La diferencia bsica entre latches y flip-flops es la manera en que cambian de un estado a otro. Los flip-flops son los bloques bsicos para la realizacin de contadores, registros y otros circuitos de control secuencial. El multivibrador monoestable tiene un nico estado estable. Un monoestable produce un nico impulso de anchura controlada cuando se activa o dispara. El multivibrador estable no tiene ningn estado fijo y se emplea principalmente como oscilador, es decir, como generador de seales automantenido. Los osciladores de impulsos se emplean como fuentes de seales de temporizacin en los sistemas digitales. SR (SET RESET) JK D T X1 Z1

: : Xn Zn

Diagrama a bloque de los circuitos combinacionales.

x1 z1 : : xn zm

y1 . . . yr Yr . . . Y1 :

Diagrama a bloque de los circuitos secuenciales.

LOGICA

COMBINATORIA

LOGICA

COMBINACIONAL

MEMORIA



x1, ..., xn entradas z1, ..., zm salidas y1, ..., yr Estado presente Y1, ..., Yr Estado siguiente 0/1 1/1 0/0 1/0 0/0 1/0 1/1 0/1 x/z Tabla de Estados Diagrama de Estados LATCHES:

El latch (cerrojo) es un tipo de dispositivo de almacenamiento de dos estados, que se suele agrupar en una categora diferente a las de los flip-flops. Bsicamente, los latches son similares a los flip-flops, ya que son tambin dispositivos de dos estados que pueden permanecer en cualquiera de sus dos estados gracias a su capacidad de realimentacin, lo que consiste en conectar (realimentar) cada una de las salidas a la entrada opuesta. La diferencia principal entre ambos tipos de dispositivos est en el mtodo empleado para cambiaar de estado.

LATCH S-R:

Un latch es un tipo de multivibrador biestable. Un latch S-R (Set-Reset) con entrada activa a nivel alto se compone de dos puertas NOR acopladas tal como se muestra en la figura (a); un latch RS con entrada activa a nivel bajo est formado por dos compuertas NAND conectadas tal como se muestra en la figura (b). Observe que la salida de cada puerta se conecta a la entrada de la puerta opuesta. Esto origina la realimentacin (feedback) regenerativa caracterstica de todos los multivibradores.

(a) Latch S-Rcon entrada (b) Latch RS con entrada activa a nivel alto activa a nivel bajo

=

=

=

=

nnnn Y

YY

y

yy

z

zz

x

xx

:Y

:y

:z

:x 2

1

2

1

2

1

2

1

Estado Actual

Entrada x 0 1

A D/0 C/1 B B/1 A/0 C C/1 D/0 D A/0 B/1

A C

B D



FLIP-FLOPS DISPARADOS POR FLANCO:

Los flip-flops son dispositivos biestables sncronos. En este caso, el trmino sncrono significa que la salida vara de estado nicamente en un instante especfico de una entrada de disparo denominada reloj (Clock,CLK), la cual recibe el nombre de entrada de control, C. Esto significa que los cambios en la salida se producen sincronizadamente con el reloj. Un flip-flop es un dispositivo sncrono biestable. Un flip-flop disparado por flanco cambia de estado con el flanco positivo (flanco de subida) o con el flanco negativo (flanco de bajada) del impulso de reloj y es sensible a sus entradas slo en esta transicin del reloj. Los smbolos lgicos de estos dispositivos se muestran en la siguiente figura. Observe que pueden ser disparados por flanco positivo (no hay crculo en la entrada C) o por flanco negativo (hay un crculo en la entrada C). La clave para identificar un flip-flop disparado por flanco mediante su smbolo lgicola da el tringulo que se encuentra dentro del bloque en la entrada del reloj (c). El tringulo se denomina indicador de entrada dinmica.

FLIP FLOP - SR

SIMBOLO: ENTRADAS SALIDAS S - SET R - RESET Qn - ESTADO PRESENTE Q' - ESTADO PRESENTE NEGADO Qn+1 - ESTADO SIGUIENTE

3.2 TABLA DE FUNCION COMPARATIVA DE ESTADOS

S R Qn+1 0 0 0 1 1 0 1 1

Qn 0 1

no permitido

Qn Qn+1 S R 0 0

0 1 1 0 1 1

0 0 0 1 1 0 0 1 0 0 1 0

Qn Qn+1 S R 0 0 0 1 1 0 1 1

0 X 1 0 0 1 X 0

S R Qn Qn+1 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1

0 1 0 0 1 1

No Permitidos



FLIP FLOP - JK

SIMBOLO: CK SALIDAS CK - PULSO DE RELOJ TABLA DE FUNCION: COMPARATIVA DE ESTADOS:

EJERCICIOS: 1. Disee un contador descendente de dos bits. Este es un circuito secuencial con dos flip-

flops y una entrada X. Cuando X=0, el estado de los flip-flops no cambia. Cuando X=1, la secuencia de estado es 11, 10, 01, 00, 11 y repeticin.

2. Disee un circuito secuencial con dos flip-flops JK: A y B; y dos entradas: E y X. Si

E=0, el circuito permanece en el mismo estado a pesar del valor de X. Cuando E=1 y X=1, el circuito pasa atravez de transiciones de estado de 00 a 01 a 10 a 11 y devuelta a 00 y repeticin. Cuando E=1 y X=0, el circuito pasa atravez de transiciones de 00 a 11 a 10 a 01 y devuelta a 00, y repeticin.

3. Disear un contador que genere la siguiente secuencia. Utilizar flip-flops JK.

00, 10, 01, 11, 00, ... 4. Disear un contador que genere la siguiente secuencia binaia. Utilizar flip-flops JK.

1, 4, 3, 5, 7, 6, 2, 1, ... 5. Disear un contador que genere la siguiente secuencia binaria. Utilizar flip-flops JK.

0, 9, 1, 8, 2, 7, 3, 6, 4, 5, 0, ...

J K Qn+1 0 0 0 1 1 0 1 1

Qn 0 1

Qn

Qn Qn+1 J K 0 0

0 1

1 0

1 1

0 0 0 1 1 0 1 1 0 1 1 1 0 0 1 0

Qn Qn+1 J K 0 0 0 1 1 0 1 1

0 X 1 X X 1 X 0

J K Qn Qn+1 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1

0 1 0 0 1 1 1 0



SIMBOLO TABLA DE

FUNCION CIRCUITO

EQUIVALENTE ECUACION

CARACTERISTICA

Qn+1 = S + R' Qn

QJ K Q'

Qn+1 = K' Qn + JQ'n

D

Qn+1 = D

T

Qn+1 = T'Qn + TQ'n

Tabla comparativa de los flip flops: S R, J K, D, y T

PR S Q CK R Q'

CLR

S R Qn+1 0 0 Qn 0 1 0 1 0 1 1 1 N.A.

N.A. Not Allowet

PR J Q CK K Q'

CLR

J K Qn+1 0 0 Qn 0 1 0 1 0 1 1 1 Q'n

PR S Q CK R Q'

CLR

PR S Q CK R Q' CLR

PR D Q CK Q' CLR

D Qn+1 0 0 1 1

PR Q T (CK) Q'

CLR

PR S Q CK R Q'

CLR

T Qn+1 0 Qn 1 Q'n



Diseo de un contador binario sncrono y de secuencia 0, 2, 4, 6, 8, 10, 12, 14, y se anille. Use para ello FF-JK.

Declarar en una tabla los estados implicados:

Vaciar funciones a mapas de Karnaugh y simplificar:

ESTADOS CONDICIONES JKs

Decimal QD QC QB QA JD KD JC KC JB KB JA KA 0 0 0 0 0 0 X 0 X 1 X 0 X 2 0 0 1 0 0 X 1 X X 1 0 X 4 0 1 0 0 0 X X 0 1 X 0 X 6 0 1 1 0 1 X X 1 X 1 0 X 8 1 0 0 0 X 0 0 X 1 X 0 X

10 1 0 1 0 X 0 1 X X 1 0 X 12 1 1 0 0 X 0 X 0 1 X 0 X 14 1 1 1 0 X 1 X 1 X 1 0 X

Qn Qn+1 J K 0 0 0 1 1 0 1 1

0 X 1 X X 1 X 0

J K Qn+1 0 0 0 1 1 0 1 1

Qn 0 1

Qn

BA 00 01 11 10

DC 00 0 0 01 0 1 11 X X 10 X X

JD = QCQB

00 01 11 10 00 X X 01 X X 11 0 1 10 0 0

KD = QCQB

00 01 11 10 00 0 1 01 X X 11 X X 10 0 1

JC = QB

00 01 11 10 00 X X 01 0 1 11 0 1 10 X X

KC = QB

BA 00 01 11 10

DC 00 1 X 01 1 X 11 1 X 10 1 X

JB = 1

00 01 11 10 00 X 1 01 X 1 11 X 1 10 X 1

KB = 1

00 01 11 10 00 0 0 01 0 0 11 0 0 10 0 0

JA = 0

00 01 11 10 00 X X 01 X X 11 X X 10 X X

KA = 1

NOTA: Los espacios en blanco se consideran condiciones irrelevantes (Dont care)

Como propuesta, usar 4 flip flop JK

Tabla Comparativade Estados

Tabla de Funcin FF-JK

Ck

QAQBQCQD



Flip Flop J K Carta de tiempo para un FF - JK

Contador Binario Asncrono de 0 - 15 Carta de Tiempo para Contador Asncrono

Contador BCD, Ascendente - Descendente SN74192

Ck

QAQBQCQD

CkQAQBQCQD

CkQAQBQCQD

Ck

QnQn



Ejemplo Diseo de un contador binario sncrono, de secuencia 31, 21, 29, 5, 10, 7, 4, 2, 0 y se anille. Use para ello FF-JK.

Declarar en una tabla los estados implicados:

ESTADOS CONDICIONES JKs

Decimal

QE QD QC QB QA

JE KE

JD KD

JC KC

JB KB

JA KA

31 1 1 1 1 1 X 0 X 1 X 0 X 1 X 0 21 1 0 1 0 1 X 0 1 X X 0 0 X X 0 29 1 1 1 0 1 X 1 X 1 X 0 0 X X 0

5 0 0 1 0 1 0 X 1 X X 1 1 X X 1 10 0 1 0 1 0 0 X X 1 1 X X 0 1 X

7 0 0 1 1 1 0 X 0 X X 0 X 1 X 1 4 0 0 1 0 0 0 X 0 X X 1 1 X 0 X 2 0 0 0 1 0 0 X 0 X 0 X X 1 0 X 0 0 0 0 0 0 1 X 1 X 1 X 1 X 1 X

Qn Qn+1 J K 0 0 0 1 1 0 1 1

0 X 1 X X 1 X 0

J K Qn+1 0 0 0 1 1 0 1 1

Qn 0 1

Qn

Tabla Comparativade Estados

Tabla de Funcin FF-JK

Q E ' E BA D C 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 00 0 1 0 0 1 0 0 0 x 1 1 x x 1 0 0

JE = Q'cQ'B

Q E ' E BA D C 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 00 0 x x 0 1 x x x 0 1 1 1 0 1 0 x

KE = QDQ'B

Q E ' E BA D C 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 00 0 1 0 0 1 0 1 0 1 1 1 x x 1 0 x

JD = Q'BQA + Q'CQ'B

Q E ' E BA D C 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 00 0 x x 0 1 x x x x 1 1 1 1 1 0 1

KD = 1

Q E ' E BA D C 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 00 0 1 0 0 1 x x x x 1 1 x x 1 0 1

JC = Q'B + QD

Q E ' E BA D C 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 00 0 x x 0 1 1 1 0 0 1 1 0 0 1 0 x

KC = Q'EQ'B



0 31 21 29 5 10 7 4 2 0 31 21 29 5 10

Q E ' E BA D C 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 00 0 1 x 0 1 1 1 x 0 1 1 0 x 1 0 x

JB = Q'E

Q E ' E BA D C 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 00 0 x 1 0 1 x x 1 x 1 1 x 1 1 0 0

apuntes de sistemas digitales

Documents