vhdl carlos augusto fajardo ariza circuitos secuenciales la salida de un circuito secuencial es...

VHDL VHDL

Circuitos SecuencialesCircuitos SecuencialesCircuitos SecuencialesCircuitos Secuenciales

La salida de un circuito secuencial es función no solamente de las entradas sino también del estado actual.

Asíncronos: Cambian su estado de forma inmediata como resultado de variaciones en las entradas.

Síncronos: Cambian su estado en instantes de tiempo discretos bajo el control de una señal de reloj.

VHDL VHDL

Latch S-R (Activo en Alto)Latch S-R (Activo en Alto)Latch S-R (Activo en Alto)Latch S-R (Activo en Alto)

S R Q Q'

0 0 NC NC

0 1 0 1

1 0 1 0

1 1 0 0

VHDL VHDL

Latch S’-R’(Activo en Alto)Latch S’-R’(Activo en Alto)Latch S’-R’(Activo en Alto)Latch S’-R’(Activo en Alto)

S' R' Q Q’

0 0 1 1

0 1 1 0

1 0 0 1

1 1 NC NC

VHDL VHDL

Latch S-R con habilitaciónLatch S-R con habilitaciónLatch S-R con habilitaciónLatch S-R con habilitación

T. Característica

C S R Q Q'

0 x x NC NC

1 0 0 NC NC

1 0 1 0 1

1 1 0 1 0

1 1 1 0 0

VHDL VHDL

Latch DLatch DLatch DLatch D

T. Característica

D Q Q'

VHDL VHDL

T. Característica

J K Q Q’

0 0 NC NC

0 1 0 1

1 0 1 0

1 1 Q' Q

Latch J-KLatch J-KLatch J-KLatch J-K

VHDL VHDL

Flip - FlopFlip - FlopFlip - FlopFlip - Flop

•Latch modificado: cambia de estado con la detección de un flanco (subida o de bajada). Vamos revisar tres tipos de Flip Flop: S-R, D y J-K.•

VHDL VHDL

Flanco Negativo o de Bajada (1 0)

Circuito Detector de FlancoCircuito Detector de FlancoCircuito Detector de FlancoCircuito Detector de Flanco

Flanco Positivo o de Subida (0 1)

VHDL VHDL

Flip-Flop Flip-Flop S-RFlip-Flop Flip-Flop S-R

VHDL VHDL

Determine las formas de onda de Q y Q’

VHDL VHDL

Determine las formas de onda de Q

VHDL VHDL

Flip-Flop tipo DFlip-Flop tipo D

VHDL VHDL

Flip Flop J-KFlip Flop J-K

VHDL VHDL

Flip Flop J-K con entradas de inicialización y de Borrado

Puede ser sincrónico y asincrónico

VHDL VHDL

Investigar:Investigar:Investigar:Investigar:

Retardos de propagaciónRetardo de propagación tPLH

Retardo de propagación tPHL

Tiempos de establecimiento:Tiempo de establecimiento, setup time, ts

Tiempo de mantenimiento, hold time, th

Frecuencia máxima de reloj

vhdl carlos augusto fajardo ariza circuitos secuenciales la salida de un circuito secuencial es...

Documents

guia de vhdl

apuntes vhdl

aplicaciones vhdl

clase vhdl

intro vhdl

programacion vhdl

vhdl intro1

vhdl secuencial

contadores vhdl

introduccion vhdl

quartus vhdl simulacion

sintesis vhdl

lenguaje vhdl microelectronica

practica xilinx vhdl

curso de vhdl

tutorial de vhdl

ingenierÍa mecatrÓnica en competencias … · de...

asesor: vladimir quesada jenny lizeth ariza ariza

lenguaje borland c - estructuras secuenciales y no...

vhdl - tutorial