estructura y funcionamiento del procesador parte 3-saltos

Post on 13-Jun-2015

370 Views

Category:

Technology

0 Downloads

Preview:

Click to see full reader

DESCRIPTION

Tercera entrega de análisis de la estructura y funcionamiento del procesador, Se hace énfasis sobre el flujo de instrucciones y los métodos de manejar lo saltos al interior del procesador. Se emplean elementos lúcidos para facilitar la comprensión de los contenidos.

TRANSCRIPT

Parte 3

Estructura y funcionamiento

del procesador

Cause de instrucciones1 2 3 4 5 6 7 8 9 10 11 12 13 14

I1 FI DI CO FO EI WO

I2 FI DI CO FO EI WO

I3 FI DI CO FO EI WO

I4 FI DI CO FO EI WO

I5 FI DI CO FO EI WO

I6 FI DI CO FO EI WO

I7 FI DI CO FO EI WO

I8 FI DI CO FO EI WO

I9 FI DI CO FO EI WO

Tiempo

Instrucciones

Captar Instrucción

Decodificar Instrucción

Calcular Operandos

Salto Condicional?SI NO

Tomando el camino del SI

Actualizar Contador del Programa

Vaciar el Cause

Se repite

FI – DI - CO

Tomando el camino del NO

Captura Operandos

Ejecutar Instrucción

Escribir Operando

Salto o Interrupción?SI NO

Tomando el camino del SI

Se ejecuta

PC -Vc

Se repite

FI-DI-CO-FO-EI-WO

Tomando el camino del NO

Se inicia de nuevo

FI

Prestaciones

de un caucesegmentado

Formula- Cause Segmentado

• 𝜏 = max𝑖[𝜏𝑖] + 𝑑 = 𝜏𝑚 + 𝑑 1 ≤ 𝑖 ≤ 𝑘

• 𝜏𝑖 =retardo de tiempo de la circuitería en la i-ésima etapa del cauce.

• 𝜏𝑚 = Máximo retardo de etapa.

• k= numero de etapas del cauce de instrucciones.

• d= retardo de tiempo de un registro latch, necesario para que avancen las señales y datos de una etapa a la siguiente.

Tiempo de ciclo

Formula- aplicada

• Considerando lo anterior y dadas n instrucciones. El tiempo total que requiere un cauce de k etapas para ejecutar ninstrucciones es:

𝑻𝒌𝒏=[𝒌 + 𝒏 − 𝟏 ]𝝉14=[6 + (9-1)]

• 𝑑 es equivalente a un pulso de reloj.

• k= numero de etapas del cauce de instrucciones.

• d= retardo de tiempo de un registro latch, necesario para que avancen las señales y datos de una etapa a la siguiente.

Tratamientode saltos

Flujos Múltiples

“Duplicar cauces para captar dos instrucciones empleando su propio camino”.

Problema: Competencia por acceso / Nuevos saltos con nuevos flujos

Precaptar el destino del salto

“Se guarda la instrucción destino del salto, así como la siguiente al salto”.

Se puede estar almacenando información innecesaria

Buffer de bucles

“Se verifica si la próxima dirección de salto esta en un Buffer, de ser así la instrucción se capta de este”.

Buffer pequeño 256 bytes, instrucciones consecutivas.

Predicción de saltos

Predecir que nunca se salta.Predecir que siempre se salta.Predecir según el código de operaciones.Conmutador salta/no saltar.Tabla de historia de saltos.

Salto retardo

“Se puede optimizar el rendimiento reorganizando las instrucciones para que aquellas que refieren saltos se ejecuten después de las realmente deseadas”.

@josefabiandiaz

josefabiandiazs@Gmail.com

https://www.youtube.com/user/fabiandiazs

Msc.Ing.Jose Fabián Diaz Silva

Consultas

top related