9-logica secuencias en vhdl.pptx
DESCRIPTION
lTRANSCRIPT
![Page 1: 9-Logica Secuencias en VHDL.pptx](https://reader033.vdocuments.co/reader033/viewer/2022051316/55cf929b550346f57b97f692/html5/thumbnails/1.jpg)
Claudia Leonor Rueda Guzmán Claudia Leonor Rueda Guzmán
Lenguajes de Descripción de Hardware
![Page 2: 9-Logica Secuencias en VHDL.pptx](https://reader033.vdocuments.co/reader033/viewer/2022051316/55cf929b550346f57b97f692/html5/thumbnails/2.jpg)
Claudia Leonor Rueda Guzmán
D Q
Q’ Clk
![Page 3: 9-Logica Secuencias en VHDL.pptx](https://reader033.vdocuments.co/reader033/viewer/2022051316/55cf929b550346f57b97f692/html5/thumbnails/3.jpg)
Claudia Leonor Rueda Guzmán
Forzar Una señal de Clock
![Page 4: 9-Logica Secuencias en VHDL.pptx](https://reader033.vdocuments.co/reader033/viewer/2022051316/55cf929b550346f57b97f692/html5/thumbnails/4.jpg)
Claudia Leonor Rueda Guzmán
Se pueden variar La frecuencia, dyty cicle Offset etc
![Page 5: 9-Logica Secuencias en VHDL.pptx](https://reader033.vdocuments.co/reader033/viewer/2022051316/55cf929b550346f57b97f692/html5/thumbnails/5.jpg)
Claudia Leonor Rueda Guzmán
Observar cuando hace el cambio
![Page 6: 9-Logica Secuencias en VHDL.pptx](https://reader033.vdocuments.co/reader033/viewer/2022051316/55cf929b550346f57b97f692/html5/thumbnails/6.jpg)
Claudia Leonor Rueda Guzmán
D Q
Q’ Clk
![Page 7: 9-Logica Secuencias en VHDL.pptx](https://reader033.vdocuments.co/reader033/viewer/2022051316/55cf929b550346f57b97f692/html5/thumbnails/7.jpg)
Claudia Leonor Rueda Guzmán
![Page 8: 9-Logica Secuencias en VHDL.pptx](https://reader033.vdocuments.co/reader033/viewer/2022051316/55cf929b550346f57b97f692/html5/thumbnails/8.jpg)
Claudia Leonor Rueda Guzmán
D Q
Q’ Clk
![Page 9: 9-Logica Secuencias en VHDL.pptx](https://reader033.vdocuments.co/reader033/viewer/2022051316/55cf929b550346f57b97f692/html5/thumbnails/9.jpg)
Claudia Leonor Rueda Guzmán
![Page 10: 9-Logica Secuencias en VHDL.pptx](https://reader033.vdocuments.co/reader033/viewer/2022051316/55cf929b550346f57b97f692/html5/thumbnails/10.jpg)
Claudia Leonor Rueda Guzmán
D Q
Q’ Clk
![Page 11: 9-Logica Secuencias en VHDL.pptx](https://reader033.vdocuments.co/reader033/viewer/2022051316/55cf929b550346f57b97f692/html5/thumbnails/11.jpg)
Claudia Leonor Rueda Guzmán
Síncrono
Asíncrono
![Page 12: 9-Logica Secuencias en VHDL.pptx](https://reader033.vdocuments.co/reader033/viewer/2022051316/55cf929b550346f57b97f692/html5/thumbnails/12.jpg)
Claudia Leonor Rueda Guzmán
J Q
Q’ Clk
K
![Page 13: 9-Logica Secuencias en VHDL.pptx](https://reader033.vdocuments.co/reader033/viewer/2022051316/55cf929b550346f57b97f692/html5/thumbnails/13.jpg)
Claudia Leonor Rueda Guzmán
No se puede definir porque No se ha inicializado
![Page 14: 9-Logica Secuencias en VHDL.pptx](https://reader033.vdocuments.co/reader033/viewer/2022051316/55cf929b550346f57b97f692/html5/thumbnails/14.jpg)
Claudia Leonor Rueda Guzmán
![Page 15: 9-Logica Secuencias en VHDL.pptx](https://reader033.vdocuments.co/reader033/viewer/2022051316/55cf929b550346f57b97f692/html5/thumbnails/15.jpg)
Claudia Leonor Rueda Guzmán
¤ Los registros son agrupaciones de Flip- Flop tipo D, que permiten almacenar información
![Page 16: 9-Logica Secuencias en VHDL.pptx](https://reader033.vdocuments.co/reader033/viewer/2022051316/55cf929b550346f57b97f692/html5/thumbnails/16.jpg)
Claudia Leonor Rueda Guzmán
¤ Paralelo – Paralelo
¤ Paralelo – Serie
¤ Serie – Paralelo
¤ Serie - Serie
![Page 17: 9-Logica Secuencias en VHDL.pptx](https://reader033.vdocuments.co/reader033/viewer/2022051316/55cf929b550346f57b97f692/html5/thumbnails/17.jpg)
Claudia Leonor Rueda Guzmán
¤ 74373 o 74374
![Page 18: 9-Logica Secuencias en VHDL.pptx](https://reader033.vdocuments.co/reader033/viewer/2022051316/55cf929b550346f57b97f692/html5/thumbnails/18.jpg)
Claudia Leonor Rueda Guzmán
74164
![Page 19: 9-Logica Secuencias en VHDL.pptx](https://reader033.vdocuments.co/reader033/viewer/2022051316/55cf929b550346f57b97f692/html5/thumbnails/19.jpg)
Claudia Leonor Rueda Guzmán
74165
![Page 20: 9-Logica Secuencias en VHDL.pptx](https://reader033.vdocuments.co/reader033/viewer/2022051316/55cf929b550346f57b97f692/html5/thumbnails/20.jpg)
Claudia Leonor Rueda Guzmán
74165
![Page 21: 9-Logica Secuencias en VHDL.pptx](https://reader033.vdocuments.co/reader033/viewer/2022051316/55cf929b550346f57b97f692/html5/thumbnails/21.jpg)
Claudia Leonor Rueda Guzmán Claudia Leonor Rueda Guzmán
![Page 22: 9-Logica Secuencias en VHDL.pptx](https://reader033.vdocuments.co/reader033/viewer/2022051316/55cf929b550346f57b97f692/html5/thumbnails/22.jpg)
Claudia Leonor Rueda Guzmán
D0 D1 D2 D3 D4 D5 D6 D7
Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q7
Clk clear
![Page 23: 9-Logica Secuencias en VHDL.pptx](https://reader033.vdocuments.co/reader033/viewer/2022051316/55cf929b550346f57b97f692/html5/thumbnails/23.jpg)
Claudia Leonor Rueda Guzmán
![Page 24: 9-Logica Secuencias en VHDL.pptx](https://reader033.vdocuments.co/reader033/viewer/2022051316/55cf929b550346f57b97f692/html5/thumbnails/24.jpg)
Claudia Leonor Rueda Guzmán
SHIFT REGISTER
![Page 25: 9-Logica Secuencias en VHDL.pptx](https://reader033.vdocuments.co/reader033/viewer/2022051316/55cf929b550346f57b97f692/html5/thumbnails/25.jpg)
Claudia Leonor Rueda Guzmán