temariocarteleras.webcindario.com/contadores-diseño.pdf · • arreglos de flip-flops •...

30/04/2013 1

TemarioContadores asincrónicos y sincrónicos

• Arquitectura• Características• Circuitos comerciales• Diseño

Máquinas de estado finito• Mealy• Moore• Ejemplo

Electrónica Digital 230/04/2013


Contadores digitales• Arreglos de flip-flops• Secuencia finita de estados

Aplicaciones• Conteo de pulsos (eventos)• División de frecuencia• Control y temporización• Direccionamiento de memorias

Diagrama de transición de estados deun contador binario de 3 bits


1. Atendiendo al código de salidaBinario (natural)BCDEn anilloEn GrayJohnsonArbitrario

2. Atendiendo al sentido de conteoContador hacia arriba (ascendentes)Contador hacia abajo (descendentes)Contador en ambos sentidos, no simultáneos

3. Atendiendo a la posibilidad de preselecciónContador con carga en paraleloContador con puesta a cero inicial solamente

4. Atendiendo a la forma de propagarse la señal de reloj internamenteContador asíncrono (contadores con propagación)Contador síncrono.

Clasificación de los contadores digitales


Especificaciones de los contadores digitales• Tipo: sincrónico ó asicncrónico.• Módulo: cantidad de estados que componen la secuencia completa• Cantidad de bits: FFs (etapas, stages)


CLK se propaga entre los FFsFFs: tipo T ó JKSecuencia: binaria naturalMódulo = 2N (N: número de FFs)En cada etapa: fCLK/2No requiere lógica adicional

Contadores asincrónicos (de rizo, de rizado o ripple)


Contador asincrónico ascendente


Contador asincrónico descendente


Diseño: Contador asincrónico de 4 bits ascendente / descendente


Qk-1 / Qk-1/

0 100 01

0 0

0

1

CS 11 10

11 1

0

CLK = CS/. Qk-1/ + CS. Qk-1

CS/Qk-1/

CSQk-1

Llave digitalLlave digital


Modificación del módulo en contadores asincrónicos

Identificar el primer estado no deseado y llevar al contador al estado inicial de la secuencia


Diagramatemporal


Procedimiento general de diseño


Tiempo de propagación encontadores asincrónicos

Contador de 3 bitstp = 50 nsfCLK = 1 MHz TCLK = 1 µs

Retardo total = N. tp = 3. 50 ns


Formas comerciales

• 4024: contador ripple de 7 bits• 4020: contador ripple de 14 bits• 4040: contador ripple de 12 bits

Contadores asincrónicos


Contadores sincrónicos

• CLK en paralelo• FFs JK ó D• Retardo de propagación independiente del número de FFs• Mayor velocidad de operación• Requiere lógica externa


Contador sincrónico ascendente de 4 bits


Tiempo de propagación en contadores sincrónicos


Contador Johnson 4017: Johnson de 10 salidas decodificadas4022: Johnson de 8 salidas decodificadas


Contador en anillo


Contadores BCD (década)• 4029

Contadores Johnson decodificados (con salidas decodificadas)

• 4017: contador de 5 bitsContadores prefijables

• 74x163: contador de 4 bits• 4029

Formas comerciales


Modificación del módulo de contadores sincrónicos

Contador 0, 1, 2, …,10 con el 74x163


Diagrama temporal


Decodificación de contadores

A/B/ D0

C/

AB/ D1

C/

Decodificación con compuertas

Decodificar es identificar unívocamente cada estado de la secuencia activando una sola salida por cada estado de la misma

Decodificar es identificar unívocamente cada estado de la secuencia activando una sola salida por cada estado de la misma


4017: Johnson de 10 salidas decodificadas

4022: Johnson de 8 salidas decodificadas

Contadores JohnsonFormas

comercialesFormas

comerciales


Generalizando…

• Saltos arbitrarios• Salidas decodificadas• Entradas que modifiquen la secuencia.


Máquinas de estado sincrónicas temporizadas

Máquina de Moore

Estado siguiente = F(estado actual, entrada)Salida = G(estado actual)


Máquina de Mealy

Estado siguiente = F(estado actual, entrada)Salida = G(estado actual, entrada)

Máquinas de estado sincrónicas temporizadas


Un caso de máquina de Moore: los contadores sincrónicos


Arquitectura de un contador sincrónico generalizado


Diseño: estados sin utilizar

Enfoque del Costo mínimo

No se tiene en cuenta en eldiseño lo que puede suceder alentrar en un estado noperteneciente a la secuencia

Enfoque del Riesgo mínimo

Al entrar en un estado noperteneciente a la secuencia, elsecuencial es forzado a pasarnuevamente a la secuencia


Diseño: determinación de las ecuaciones de excitación

Flip flop:Di = F (Q0, Q1,…, Qn) para FF-DJi = F (Q0, Q1,…, Qn) para FF-JKKi = F (Q0, Q1,…, Qn) para FF-JK

con i = 0, 1, …, nTabla de verdadalternativa FF D

Tabla de verdadalternativa FF JK


Ejemplo


Completando las otras ecuaciones…

(costo mínimo) (riesgo mínimo)


Circuito secuencial (versión de costo mínimo)


Resumen del procedimiento

Establecer los estados(cantidad y asignación)

Establecer el tipo de FFpara el diseño

Decidir el criteriode diseño (costo oriesgo mínimo)Construir una tabla

de transición deestados

Hallar las ecuaciones deexcitación

Dibujar el diagramalógico y dibujar osimular un diagramatemporal


Bibliografía básica-Sistemas digitales, principios y aplicaciones, Tocci, Widmer, Prentice Hall, 8va. Ed., 2003 (CAP 7)

Bibliografía de ampliación- Diseño digital, Wakerly, Pearson, 3ra. Ed., 2001 (CAP 7)

- Hojas de datos y de aplicación de fabricantes


Resumen del procedimiento


Ejemplo: Decodificación de un contador Johnson

Ventaja Johnson: No importa la cantidad de bits,siempre son necesarios solo 2 bits para decodificar


Tabla de estados, asignación de variables de estado, tabla de transicióny tabla de excitación


Formascomerciales

Contadores BCD

4029: presettable up/down counter binary or BCD decade


Diagrama de tiempos (conteo BCD)


Ecuaciones de excitación


Máquinas de estado finito

Marcapasos a demanda bicameral

temariocarteleras.webcindario.com/contadores-diseño.pdf · • arreglos de flip-flops •...

Documents