unidad iii electrónica digital.doc
TRANSCRIPT
UNIDAD III Electrnica Digital
UNIDAD III Electrnica Digital
OBJETIVOS PARTICULARES DE LA UNIDADAl trmino de la unidad, el alumno:
- Determinar los aspectos bsicos de la implementacin terica en dispositivos electrnicos, partiendo de los elementos mnimos bit-transistor, base del estado slido.
3.1 Electrnica Digital.
En la tabla 3.1 se muestran los smbolos de empleados en las normas americanas y en las normas Europeas para representar las compuertas ms comunes:
TABLA No 3.1 Simbolos de compuertas ms comnmente empleadas
Smbolo americano Smbolo Europeo
AND
AND
NAND
NAND
OR
OR
NOR
NOR
Oexclusiva
Oexclusiva
Yexclusiva
Puertatriestado
Realiza funcionesde AND y NAND
Realiza funcionesde OR y NOR
Inversor
Inversor
Diferencial
Inversor schmitt
Buffer
Buffer triestado
Buffer negado
Driver
3.2 Circuitos combinacionales.
Circuito combinacional
Un circuito combinacional es un circuito cuya salida es funcin exclusivamente del estado del valor lgico de sus entradas. Est compuesto por compuertas lgicas y no deben presenta realimentacin, es decir, ninguna salida de ningn componente debe usarse como entrada del circuito. Se disea atendiendo a las reglas de lgica combinacional. Un circuito combinacional puede describirse utilizando una frmula con lgebra de Boole en la que las salidas sean dependientes solamente de las entradas.
Existen muchos circuitos combinacionales tpicos. Algunos de ellos son:
Codificadores: Convierten una seal binaria en otra seal binaria de distintas caractersticas.
Multiplexores y Demultiplexores: Seleccionan una salida entre varias seales de entrada o al contrario, de una seal de entrada se obtienen varias salidas.
Comparadores: comparan 2 nmeros en cdigo binario.
Unidades aritmticas: suman, restan, multiplican, nmeros binarios.
En los siguientes apartados se presentan estos circuitos con mayor detalle
3.2.1 Familias de circuitos lgicos.
Familia TTL (Lgica de Transistor - Transistor)
Esta fue la primera familia de xito comercial, se utiliz entre 1965 y 1985. Los circuitos TTL utilizan transistores bipolares y algunas resistencias de polarizacin. La tensin nominal de alimentacin de los circuitos TTL son 5 V DC. Niveles Lgicos TTLEn el estudio de los circuitos lgicos, existen cuatro especificaciones lgicos diferentes: VIL, VIH, VOL y VOH.En los circuitos TTL, VIL es la tensin de entrada vlida para el rango 0 a 0.8 V que representa un nivel lgico 0 (BAJO). El rango de tensin VIH representa la tensiones vlidas de un 1 lgico entre 2 y 5 V. El rango de valores 0.8 a 2 V determinan un funcionamiento no predecible, por la tanto estos valores no son permitidos. El rango de tensiones de salida VOL, VOH se muestra en la figura
Figura 3.1Nivel lgico de entrada de un circuito TTLCircuitos Lgicos CMOS (Metal xido Semiconductor Complementario)
La tecnologa CMOS es la ms utilizada actualmente para la construccin de circuitos integrados digitales, como las compuertas, hasta los circuitos como las memorias y los microprocesadores. La tensin nominal de alimentacin de los circuitos CMOS son +5 V y +3,3 V.
Niveles Lgicos CMOSEn la figura 3.2 se muestran las tensiones VIL, VIH, VOL, VOH vlidas para los dispositivos CMOS de nivel +5 VDC.
figura 3.2 Nivel Lgico de Entrada de un circuito CMOS +5 VFamilias lgicas
Los circuitos digitales emplean componentes encapsulados, los cuales pueden albergar puertas lgicas o circuitos lgicos ms complejos.
Estos componentes estn estandarizados, para que haya una compatibilidad entre fabricantes, de forma que las caractersticas ms importantes sean comunes. De forma global los componentes lgicos se engloban dentro de una de las dos familias siguientes:
TTL: diseada para una alta velocidad. CMOS: diseada para un bajo consumo.
Actualmente dentro de estas dos familias se han creado otras, que intentan conseguir lo mejor de ambas: un bajo consumo y una alta velocidad.
Tabla 3.2 Comparacin de las familias
PARAMETROTTL estndarTTL 74LTTL Schottky de baja potencia (LS)Fairchild 4000B CMOS (con Vcc=5V)Fairchild 4000B CMOS (con Vcc=10V)
Tiempo de propagacin 10 ns33 ns5 ns40 ns20 ns
Frecuencia mxima de funcionamiento35 MHz3 MHz45 MHz8 MHz16 MHz
Potencia disipada 10 mW1 mW2 mW10 nW10 nW
Margen de ruido admisible1 V1 V0'8 V2 V4 V
Fan out10102050 (*)50 (*)
(*) O lo que permita el tiempo de propagacin admisible
Dentro de la familia TTL encontramos las siguiente sub-familias:
L: Low power = disipacin de potencia muy baja
LS: Low power Schottky = disipacin y tiempo de propagacin pequeo.
S: Schottky = disipacin normal y tiempo de propagacin pequeo.
AS: Advanced Schottky = disipacin normal y tiempo de propagacin extremadamente pequeo.
TENSION DE ALIMENTACION
CMOS: 5 a 15 V (dependiendo de la tensin tendremos un tiempo de propagacin).
TTL: 5 V.
Parmetros de compuerta
Las compuertas lgicas no son dispositivos ideales, por lo que vamos a tener una serie de limitaciones impuestas por el propio diseo interno de los dispositivos lgicos. Internamente la familia TTL emplea transistores bipolares , por lo que tienen mayor consumo de potencia, mientras que la familia CMOS emplea transistores MOS por lo que presentan bajo consumo de potencia).
MARGEN DEL CERO
Es el rango de tensiones de entrada en que se considera un cero lgico:
VIL mx: tensin mxima que se admite como cero lgico. VIL mn: tensin mnima que se admite como cero lgico.
MARGEN DEL UNO
Es el rango de tensiones de entrada en que se considera un uno lgico:
VIH mx: tensin mxima que se admite como uno lgico. VIH mn: tensin mnima que se admite como uno lgico.
MARGEN DE TRANSICION
Se corresponde con el rango de tensiones en que la entrada es indeterminada y puede ser tomada como un uno o un cero. Esta zona no debe ser empleada nunca, ya que la puerta se comporta de forma incorrecta.
MT = VIH mn - VIL mx
AMPLITUD LOGICA
Debido a que dos puertas de la misma familia no suelen tener las mismas caractersticas debemos emplear los valores extremos que tengamos, utilizando el valor de VIL mx ms bajo y el valor de VIH mn ms alto.
AL mx: VH mx - VL mn AL mn: VH mn - VL mx
RUIDO
El ruido es el elemento ms comn que puede hacer que nuestro circuito no funcione habiendo sido diseado perfectamente. El ruido puede ser inherente al propio circuito (como consecuencia de proximidad entre pistas o capacidades internas) o tambin como consecuencia de ruido exterior (el propio de un ambiente industrial).
Si trabajamos muy cerca de los lmites impuestos por VIH y VIL puede que el ruido impida el correcto funcionamiento del circuito. Por ello debemos trabajar teniendo en cuenta un margen de ruido:
VMH (margen de ruido a nivel alto) = VOH mn - VIH mn VML (margen de ruido a nivel bajo) = VIL mx - VOL mx
VOH y VOL son los niveles de tensin del uno y el cero respectivamente para la salida de la puerta lgica.
Supongamos que trabajamos a un nivel bajo de VOL = 0'4 V con VIL mx = 0'8 V. En estas condiciones tendremos un margen de ruido para nivel bajo de:
VML = 0'8 - 0'4 = 0'4 V
FAN OUT
Es el mximo nmero de puertas que podemos excitar sin salirnos de los mrgenes garantizados por el fabricante. Nos asegura que en la entrada de las puertas excitadas:
VOH es mayor que VOH mn VOL es menor que VOL mn
Para el caso en que el FAN OUT sea diferente a nivel bajo y a nivel alto, escogeremos el FAN OUT ms bajo para nuestros diseos.
Si adems nos encontramos con que el fabricante no nos proporciona el FAN OUT podemos calcularlo como:
FAN OUT = IOL mx / IIL mx
Donde IOL e IIL son las corrientes de salida y entrada mnimas de puerta.
POTENCIA DISIPADA
Es la media de potencia disipada a nivel alto y bajo. Se traduce en la potencia media que la puerta va a consumir.
TIEMPOS DE PROPAGACION
Definimos como tiempo de propagacin el tiempo transcurrido desde que la seal de entrada pasa por un determinado valor hasta que la salida reacciona a dicho valor.
vamos a tener dos tiempos de propagacin:
Tphl = tiempo de paso de nivel alto a bajo. Tplh = tiempo de paso de nivel bajo a alto.
Como norma se suele emplear el tiempo medio de propagacin, que se calcula como:
Tpd = (Tphl + Tplh)/2
FRECUENCIA MAXIMA DE FUNCIONAMIENTO
Se define como:
Fmx = 1 / (4 * Tpd)
3.2.2 Conmutadores lgicos.
Los conmutadores lgicos o ms comnmente llamados compuertas lgicas son dispositivos o circuitos electrnicos que permiten implementar las operaciones lgicas AND, OR Y NOT. En lo general con base a estos circuitos simples se construyen todas las compuertas que existen en el mercado y cuyos smbolos se muestran en la tabla 2. En teora se pueden construir cualquier circuito lgico solamente con estas tres compuertas, obviamente dependiendo de la complejidad del circuito a implementar, puede resultar prcticamente incosteable hacerlo solo con estas compuertas por el tamao y gran posibilidad de fallas. La tecnologa actual permite que en un solo circuito integrado fabricar una gran cantidad de compuertas, que por el nmero de ellas se les conocen como de baja (SSI), media (MSI) y alta (LSI) integracion
3.2.3 Integracin de compuertas.
Los circuitos para las compuertas lgicas actualmente se fabrican para realizar desde funciones lgicas bsicas AND, OR, NOT (SSI) , hasta aplicaciones muy complejas, (LSI) como son los dispositivos de lgica programable, memorias, microprocesadores, pasando por circuitos con funciones lgicas especificas (MSI) como son codificadores, decodificadores , multiplexores, demultiplexores, contadores, etc.
3.2.4 Codificadores y decodificadores
Codificador
En general, se puede decir que un codificador es un circuito hecho para pasar informacin de un sistema a otro con clave diferente,
. En otras palabras, es un circuito integrado por un conjunto de componentes electrnicos con la habilidad para mostrar en sus terminales de salida una palabra binaria ( word binario 01101, 1100, etc.), equivalente al nmero presente en sus entradas, pero escrito en un cdigo diferente. Por ejemplo, un codificador de Octal a Binario es un circuito codificador con ocho entradas (un terminal para cada dgito Octal, o de base 8) y tres salidas (un terminal para cada bit binario).
Otro ejemplo es el codificador de teclado (Keyword encoder) que convierte la posicin de cada tecla (9, 3, . 5, + , %, etc.) en su correspondiente palabra binaria (word) asignada previamente.
Un ejemplo de lo anterior es el teclado codificador en ASCII (American Standard Code for Information Interchange), que genera lapalabra de 7 bits 0100101 cuando es presionada la tecla del porcentaje (%).
Decodificador
El decodificador es un circuito combinacional diseado para convertir un nmero binario a un orden distinto, para ejecutar un trabajo especial.
Esto es , la palabra binaria que sale, tiene un formato diferente, a la palabra que entr, aunque tenga la misma cantidad de bits.
Ejemplo 34
El circuito lgico que convierte una entrada en cdigo binario BCD a decimal
Figura ejemplo 35 decodificador BCD a decimal
En Electrnica Digital es a menudo necesario pasar un nmero binario a otro formato, tal como el requerido para energizar los siete segmentos de los display hechos con diodos emisores de luz, en el orden adecuado para que se ilumine la figura de un nmero decimal en particular..
Ejemplo. 36
El circuito que convierte una entrada en codigo BCD a un formato de salida para manejar un display de 7 segmentos se muestra en su tabla de verdad y esquema de la compuerta 74HC42.
Figura ejemplo 36.- Decodificador BCD a 7 segmentos
Los decodificadores son tambin usados en los microprocesadores para convertir instrucciones binarias en seales de tiempo, para controlar mquinas en procesos industriales o implementar circuitos lgicos avanzados
3.2.5 Multiplexores y demultiplexores.
Multiplexor
El multiplexor es el equivalente lgico digital de un interruptor giratorio de varias posiciones, tal como la llave que sirve para seleccionar las bandas de un receptor de radio.
Un multiplexor tpico en circuitos integrados es aquel que puede seleccionar cualquiera de varias lneas de entrada y comunicar a una lnea comn de salida el nivel lgico que all encuentre.
Mediante unas lneas auxiliares de control binario se le puede "direccionar" para que se "estacione" en determinada lnea de entrada de datos (la primera, la quinta, sptima, etc.) con el fin de que aquellos sean comunicados a la lnea de salida.Un integrado multiplexor comn tiene 8 entradas de datos (bits), tres entradas direccionadas (address) y una sola lnea para salida de datos. Cuando la direccin 101 -leer "uno- cero - uno" - es aplicada al multiplexor, la entrada 5 es "comunicada" con la salida.
Una aplicacin muy importante es la facilidad de implementar una funcin lgica usando un multiplexo.
Ejemplo 36 a
Implementar la funcin lgica Q = xyz +xyz+xyz+xyz usando un circuito multiplexor.
SOLUCION
Q (xyz) = xyz +xyz+xyz+xyz = (1,2,6,7)
Se emplea un multiplexor de 4 a 1 es decir 4 entradas (E0, E1, E2, E3) a una salida F, este circuito tiene entonces dos lineas de entrada de control S0 y S1
Conviene tener en cuenta que el circuito funciona de la siguiente manera: si la entradas S0 y S1 son 0 0 a la salida estar el valor de la entrada E0, de igual forma si S0 y S1 estn con el valor 0 1 a la salida tendremos E1, y asi sucesivamente.
Procedemos de la siguiente forma
Las dos primeras dos variables x, y se aplican a las lineas de control en ese orden, x a entrada S1, y y a entrada S0. Los valores de las lineas de entrada E0, a E3 se deducen de la tabla de verdad de la funcin.(Ver figura 36 a de tabla de verdad) Cuando A B valen 0 0 a la salida deber estar el valor F igual a E0=0, por lo tanto a la entrada E0 pondremos el valor lgico de z. cuando A B valen 0 1 a la salida deber estar el valor F igual a E1=z, por lo tanto a la entrada E1 conectamos el valor de z. cuando A B valen 1 0 el valor de F deber ser 0 por lo que conectamos en E2, el valor lgico de 0 y finalmente si A B valen 11, F sera tanbien igual a 1 , por lo que nuevamente conectamos 1 a la entrada E3
.Con esto ya se tiene el circuito que se muestra en la figura ejemplo 36 implementacion con multiplexor.
Con este ejemplo se muestra la ventaja de que una funcin lgica de tres variables se puede implementar con una sola compuerta multiplexora y una compuerta inversora sin necesidad de reducir el circuito.
En general se puede implementar cualquier funcin de n variables con un multiplexor de n-1 entradas de seleccin y 2n-1 entradas de datos.
Ejemplo 36b
Implementar con multiplexor la funcin
F(ABCD) = (1,3,4,11,12,13,14,15)
Solucion.
Se tiene una funcin con n = 4 variables, por tanto se requiere un multiplexor de 8 X 1, ocho entradas de datos por una salida, el cual tendr 3 entradas de control
A las entradas de control S2, S1, S0 les asignamos, el valor A,B,C respectivamente, y a las 8 entradas (E0, E1, E2, E3 ,E4, E5, E6, E7) los que se deducen de los valores que se muestran en la tabla de verdad de la figura ejemplo 36b.
Figura del ejemplo 36b Implementacion de una funcin de 4 variables
F(ABCD) = (1,3,4,11,12,13,14,15)
Aprovechando el fenmeno conocido como "persistencia visual", se emplean con mucha frecuencia circuitos multiplexor en el manejo de los visualizadores numricos de las calculadoras y relojes electrnicos porttiles, ya que as se logra disminuir el consumo de corriente y la cantidad de pines (patas) que deberan llegar hasta el circuito activador.
Por ejemplo, un display esttico de 3 dgitos LED de 7 segmentos, tiene en total 24 pines (8 por cada dgito) y un consumo de corriente igual a la suma de lo gastado por cada segmento activado. En el mismo caso, un display dinmico (multiplexado) tiene solamente 10 pines (7 lneas que unen en paralelo los correspondientes segmentos en cada dgito, y 3 lneas de salida individual por dgito (el ctodo o el nodo comn, segn sea la polaridad del display). El consumo total de corriente para iluminar digamos el 888 sera aproximadamente igual al gastado por un slo dgito en la forma esttica.
Debido a la "persistencia visual" en nuestros ojos, es posible multiplexor los tres dgitos del display para que enciendan y apaguen sucesivamente en forma escalonada, sin que notemos parpadeo y d la sensacin de estar continuamente iluminados. Primero uno, luego el otro, y as sucesivamente hasta que le toca repetir al que inici el ciclo; a las veces que les toca repetir su encendido por cada segundo de tiempo, se les denomina RATA DE REPETICION o cantidad de CUADROS. Igual que en televisin, la rata no debe ser menor a 30 cuadros por segundo, pero se permite aumentar esta cifra hasta donde lo permitan los tiempos de propagacin de las compuertas empleadas en la integracin del multiplexor.
Demultiplexor
El demultiplexor funciona de manera contraria al multiplexor: tiene una sola lnea para entrada de datos y dos o ms salidas seleccionables. Tal como ocurre con el multiplexor, un conjunto de terminales de entrada conocidos como "address" direcciona o escoge la salida.
El address necesita una cantidad de terminales suficientes para recibir la cantidad de bits que conforman el nmero binario equivalente al mximo de salidas.
As, por ejemplo, un demultiplexor de 1 lnea a 8 lneas, requiere tres bits para poder "llevar" la entrada hasta la salida octava (address 111 es el nmero binario equivalente al decimal 7, pero corresponde a la posicin octava por tener en cuenta que el 000 es la posicin primera).
Los dDeMUX se utilizan tambin como decodificadores de binario a un solo nivel de salida, tal como los decodificadores BINARIO a DECIMAL, o BINARIO a HEXADECIMAL: colocando un nmero binario en sus entradas de datos(address), se obtiene un estado distinto en la salida correspondiente. en otras palabras, colocando mediante un decodificador BCD un cierto nmero en los terminales de entrada, digamos 0101, podremos hacer que la salida sexta pase a nivel bajo, lgico "0
Una aplicacin muy importante es la facilidad de implementar una o mas funcines lgicas usando un solo demultiplexor
.
Ejemplo 37 Implementar la funcin lgica
Q (XYZ) = (3,5,6,) y F(XYZ) = (5,7)
Teniendo presente que un multiplexor, por ejemplo de 8 salidas, el cual requiere de 3 lineas de adress o de control de direccionamiento, y que el valor de estas definen el valor de salida. Esto es, si en la entrada esta el valor de 000 a la salida estar activo el valor en Y0, si fuese 011, a la salida estar activo el valor de Y3 y as sucesivamente.
Solucin.
Se asigna el valor de las variables XYZ a las entradas de direccionamiento en el mismo orden de peso. Esto es, asignamos X a E2, Y a E1, y Z a E0 y para implementar el circuito basta con sumar lgicamente los miniterminos presentes en la funcin booleana para Q y para F respectivamente. Figura 1 para el ejemplo 37b Implementacion de una funcin con demultiplexores.
Cabe sealar que si se usa una compuerta comercial por ejemplo la 74138 el peso de las entradas de direccionamiento son CBA en este orden y ademas se debe de tener en cuenta que cuando su salida es activa presenta el valor de 0. Por lo que para hacer la suma lgica de los miniterminos se debera usar una compuerta NAND.
Se deja al lector realizar el diagrama esquematico de la solucion..
Ejemplo 37 Se muestra una relacin de las compuertas TTL ms comnmente usadas
NAND
7400 CUADRUPLE DE 2 ENTRADAS
7410 TRIPLE DE 3 ENTRADAS
7420 DUAL DE 4 ENTRADAS
7430 UNA DE 8 ENTRADAS
AND
7408 CUADRUPLE DE 2 ENTRADAS
NOR
7402 CUADRUPLE DE 2 ENTRADAS
7427 TRIPLE DE 3 ENTRADAS
OR
7432 CUADRUPLE DE 2 ENTRADAS
NOT O INVERSOR
7404 SEXTUPLE
CODIFICADORES
74185 BINARIO A BCD
DECODIFICADOR
7446 BCD A 7 SEGMENTOS COMUN A POSITIVO +
7448 BCD A 7 SEGMENTOS COMUN A NEGATIVO -
74145 BCD A DECIMAL
74138 UNA 3 ENTRADAS A 8 SALIDAS
74139 DUAL 2 ENTRADAS A 4 SALIDAS
FLIP-FLOP
7474 DOBLE TIPO D, CON SET/RESET
7476 DOBLE TIPO JK CON SET/RESET
CONPARADOR
7485 DE 4 BITS
74521 DE 8 BITS
REGISTROS
7491 REGISTRO DE DESPLAZAMIENTO SERIE DE 8 BITS
7495 REGISTRO DE DESPLAZAMIENTO PARALELO DE 4 BITS
74194 REGISTRO UNIVERSAL DE 4 BITS
CONTADORES
7492 CONTADOR DECIMAL UP/ DOWN PROGRAMABLE
7493 CONTADOR BINARIO UP/DOWN PROGRAMABLE
ARITMETICO
7483 SUMADOR COMPLETO DE 4 BITS
74181 ALU DE 4 BITS
3.2.6 Flip-flops, relojes, registros, contadores
A los circuitos que son capaces de tener dos estados estables, los cuales se generan segn sea el valor de las entradas de excitacin se les conoce como Flip-Flops, estos circuitos como se vera mas adelante son fundamentales para realizar circuitos secunciales los cuales a su vez son la base para la construccin de circuitos de las computadoras.
En este apartado se muestra la construccin de los circuitos con compuertas y sus aplicaciones se veran ms adelante.
Flip-FlopsPara un mismo FLIP-FLOP existen dos tipos de circuitos, segn sea su respuesta.
Flip-Flop ,estos responden una seal de reloj durante los cambios de 1 a 0 lgico o de 0 a 1 lgico,segn sea respuesta por flanco de subida o de bajada respectivamente, notar que se dice solo responde al momento del cambio
Flip-flop de cerrojo ( latch ) o asincronos los que su salidas responden a una seal de relog durante todo el tiempo que permanesca el 0 o 1 lgico en sus entradas.
Flip-Flop S-R (Set-Reset)
Este dispositivo es similar al cerrojo S-R, la diferencia radica en la inclusin de una seal de reloj, que acta como seal de confirmacin del paso de los datos hacia el circuito principal, el cul se encarga de memorizar los datos. Su representacin en los sistemas digitales es la que se muestra en la figura
Este tipo de flip-flop no es muy comercial as que no se darn mas detalles sobre este dispositivo en este apartado.
figura 3.3 Flip-flop S-R
Flip-Flop D (Data)
El flip-flop D es muy similar al cerrojo D, y su diferencia radica en que la seal habilitadora (enable) es reemplazada por el mecanismo del flip-flop maestro/esclavo, el cual actualiza los datos cada vez que la seal de reloj tiene una transicin de 0 a 1 o 1 a 0 dependiendo del tipo de flip-flop. La estructura del flip-flop D y su representacin simplificada se muestran en la figura
figura 3.4 Flip-flop D
La tabla 3.3 es la tabla de verdad de exitacion de este flip-flop, la cual indica que el valor de la entrada D se trasfiere a la salida cuando ocurre un pulso de reloj.
D CLK Qi+1
0 0
1 1
Tabla 3.3 Tabla de excitacin del flip-flop D
La forma de operacin de este flip-flop es muy sencilla:
Cuando D=0 y se presenta un cambio de 0 a 1 lgico en la entrada de reloj del flip-flop la salida Q=0.
Cuando D=1 y se presenta un cambio de 0 a 1 lgico en la entrada de reloj del flip-flop la salida Q=1.
En otras palabras, el dato en D se transfiere y memoriza en Q cada vez que se presenta una transicin de 0 a 1 lgico en la seal de reloj (CLK); esta condicin se conoce con el nombre de transicin por flanco positivo.
La condicin complementaria a la anterior es cuando la transicin es de 1 a 0 lgico, en este caso se dice que la transicin se da por flanco negativo.
A este flip-flop tipo D, tambin se le denomina Espejo pues la salida es el reflejo de la entrada.
Flip-Flop D Preset-Clear
Este flip-flop es similar al flip-flop D, excepto que este tiene dos entradas asincrnicas activadas en bajo llamadas Preset y Clear. Estas entradas como su nombre lo indican sirven respectivamante para poner en 1 y 0 la salida Q del flip-flop independientemente de la seal de reloj. La configuracin de este flip-flop y su representacin abreviada se describen en la figura 3.5.
figura 3.5 Flip-flop D Preset-Clear
La gran parte de los Circuitos Integrados que contienen flip-flops vienen con entradas asncrnicas de inicializacin y borrado (Preset y Clear), comunmente representados con las abreviaturas PRE y CLR.Flip-Flop J-K
Este flip-flop es una versin modificada del flip-flop D, y su aplicacin es muy difundida en el Anlisis y Diseo de Circuitos Secuenciales. El funcionamiento de este dispositivo es similar al flip-flop S-R, excepto que en este no se presentan indeterminaciones cuando sus dos entradas se encuentran en 1 lgico, si no que el flip-flop entra en un modo de funcionamiento llamado modo complemento, en el cual, la salida Q cambia a su estado complementario despus de cada pulso de reloj. La configuracin de este flip-flop y su representacin abreviada se muestran en la figura 3.6. y en la tabla 3.4 se indican la tabla de exitacion de entrada y salida de este flip-flop.
figura 3.6 Representacin del flip-flop J-K
Note que las entradas J y K controlan el estado de este flip-flop de la misma manera que en el flip-flop D. Cuando las entradas son J=1 y K=1 no generan un estado indeterminado a la salida, sino que hace que la salida del flip-flop cambie a su estado complementario.
J K CLK Qi+1
0 0 Qi
1 0 1
0 1 0
1 1 Qi'
Tabla 3.4Estados del flip-flop J-K
Flip-Flop T (Toggle)
Este flip-flop recibe su nombre por la funcin que realiza (Toggle) cambiando el estado de la salida por su complemento. Es una modificacin del flip-flop J-K limitndolo a cumplir exclusivamente esta funcin, la cual se logra uniendo las terminales J y K como se muestra en la figura 5.5.7.
figura 3.7 flip-flop tipo T
La tabla de verdad de este flip-flop se limita a las lneas 1 y 4 del flip-flop J-K.
Ejercicio 7
Se deja al estudiante hacer una investigacin sobre las Compuertas comerciales
Que existen en el mercado nacional.
La principal aplicacin de los flip-flop es en los circuitos secuenciales y por su importancia, para su estudio se asigna la unidad IV que se estudiara mas adelante.
Circuitos Integrados para RelojesComo hemos sealado los flip-flops necesitan recibir una seal de reloj para poder cumplir su funcin en los circuitos secuenciales. Los circuitos mas conocidos para desempear la funcin de reloj son los llamados osciladores o generadores de pulso.
Los osciladores son circuitos que cambian el estado de sus salidas permanentemente entre dos estados lgicos (1 lgico y 0 lgico). Por esta razn estos circuitos son tiles para generar seales de reloj para los circuitos secuenciales sincrnos.
Existen varios osciladores que se pueden construir para generar seales de reloj, mediante el uso resistencias, condensadores, inversores y compuertas. En la Figura 3.8 se observan algunas configuraciones que se pueden implementar haciendo uso de estos elementos. El esquema de la figura 3.8 (a), es un circuito generador de pulsos sin rebote y opera de forma manual. En la posicin (1) la salida ser 0 lgico y cuando el interruptor se ubica en la posicin (2) la salida es 1 lgico.
En las figuras (b) y (c) se muestran dos circuitos generadores de pulso que se pueden implementar usando inversores y compuertas. La frecuencia de oscilacin depende bsicamente de los valores de la resistencia y el condensador.
Para este tipo de circuitos se recomienda el uso de circuitos CMOS de la serie B, ya que estos tienen tiempos de conmutacin menores.
figura 3.8 Circuitos generadores de relogA continuacin se estudiaran dos tipos de osciladores cuyo uso es muy difundido en Electrnica Digital. Se mencionaran los aspectos bsicos sobre su montaje sin tratar de explicar su funcionamiento, dejando como ejercici para el estudiante analizar su operacin.
Oscilador con Disparador de SchmittEn la Figura 3.9 se observa la configuracin de este oscilador. La salida Vo es una onda aproximadamente cuadrada y su forma depende de los valores de R y C. En la Tabla 3.5 se observa la relacin entre los valores de R y C con la frecuencia para tres tipos de integrados con inversores tipo Schmitt, junto con los rangos de valores que debe tener R para que el circuito oscile.
figura 3.9 Oscilador con disparador de SchmittIntegrado Frecuencia Valor de R
7414 0.8/RC R 500
74LS14 0.8/RC R 200
74HC14 1.2/RC R 10M
Tabla 3.5 Frecuencia de oscilacin segn R y CEs importante sealar que la estabilidad en el funcionamiento de estos circuitos en lo que se refiere a mantener la frecuencia de salida es no mejor de un 10%, por lo que en la practica se usan solamente si en la aplicacin especifica no se ve afectada por esta limitacion.
Ejemplo.39 1 Cual es la frecuencia de operacin para un circuito de reloj como se muestra en la figura 3.9 oscilador con disparador de Smith si C = .01 F y R = 500 ohms y se usa la compuerta 74LS14
Solucion:
F = 0.8/RC = 0.8 / (500 X .01 X 10-6 ) = 0.8 / 5 X 10-6 = 0.16 X 106 = 160 Khz
En la practica este valor podr estar en 160 16 Khz.
Se deja al estudiante corroborar o desmentir esta afirmacin.
Multivibrador astable con CI-555 El CI-555 es un dispositivo de tecnologa TTL que funciona de varios modos. En la Figura 3.10 observamos la manera de conectar los componentes al Circuito Integrado de forma que opere como un Multivibrador Astable. La frecuencia de oscilacin de la seal de salida depende de los valores de las resistencias RA, RB y C.
figura 3.10 Multivibrador astable con CI-555La seal de salida de este circuito es una onda cuadrada de las caractersticas que se indican en la Figura 3.11, donde los tiempos t1 y t2 estn dados por las siguientes expresiones:
figura 3.11 Seal de salida del CI-555El periodo y al frecuencia de esta seal estn dados por:
Para que el circuito oscile es necesario que se se cumplan ciertos rangos para los valores de las resistencias y el condensador, los cuales se relacionan a continuacin.
Es de observarse que este circuito 555 es muy verstil tiene una infinidad de aplicaciones, se deja al estudiante hacer una investigacin documental acerca de cuales podran ser.
Ejemplo 39 2 de aplicacionDisear un circuito de relog para una frecuencia de 5 Hz. Con 3 ciclos en valor alto y 2 ciclos en valor bajo.
Solucion
Ttotal = t1 + t2 = 5
t1 = 0.693 RB x C = 2 y t2 = 0.693 (R1 + R2) C = 3
Sea RB = 10 000 ohms
C = 2 / 0.693 RB = 2 / 0.639 X 10 000 = 3.13 x 10 -4 = .0313 F
para el calculo de RA
t2 = 0.693 (RA + 10 000) X 3.13 x 10 -4 = (R1 + 10 000) X 2.17 x 10 -4 = 3
R1 = (3 2.17 x 10 -4 x 10 000) / ( 2.17 x 10 -4) = 0.83/2.17 x 10 -4 = 3,824.88
los valores sern:
R1 = 3,824.88 3.8 Kohms
R2 = 10 000 10K
C = 0.313 F
Figura para el ejemplo 39
RegistrosSon dispositivos para el almacenamiento, o manipulacin de informacin binaria
Existen diversos tipos de registros, dependiendo de la funcin que desarrollen:
- Registros de almacenamiento simple. Su funcin es bsicamente la de almacenar una informacin.
- Registros de conversin serie-paralelo. Son registros que realizan la conversin de la informacin que accede a ellos en serie, a un formato en paralelo.
- Registros conversin paralelo-serie. Son registros que realizan la funcin inversa a los anteriores, es decir, a la informacin que accede a ellos en paralelo, le dan formato serie.
- Registros de desplazamiento. Son registros que permiten el desplazamiento de la informacin que almacenan. Tambin suelen servir para las funciones anteriores.
Registros de desplazamiento
Los registros de desplazamiento realizan fundamentalmente dos funciones : rotaciones, y aplazamientos propiarnente dichos.
- ROTACIONES. Pueden ser a la derecha o la izquierda. Se realizan en bucle cerrado y se pueden utilizar para analizar el estado de un bit que forma parte de una informacin, y cuyo acceso solo es posible en una posicin determinada. Los registros que realizan esta operacin se denominan registros en anillo (un caso particular es el de los contadores en anillo, cuando aprovechamos el desplazamiento para realizar una cuenta).
Vamos a ver los diversos tipos de rotacin.
Rotacin a la izquierda (ROL). Veamos aplicndolo a un acumulador del microprocesador 6800 (tiene registros de 8 bits, y los testea a travs de un biestable C).
figura 3.12 Rotacin a la izquierda
Despus de ocho desplazamientos, todos los bits, que conforman el contenido del AccA, pueden ser muestreados cuando pasan por "C" (acarreo).
Rotacin a la derecha (ROR). En este caso la rotacin se hace a derechas. Siguiendo con cl ejemplo anterior, tenemos:
figura 3.13 Rotacin a la derecha
Nuevamente, despus de ocho desplazamientos todos los bits, que conformam el contenido del AccA, pueden ser muestreados cuando pasan por "C".
- DESPLAZAMIENTOS. Tenemos dos tipos de desplazamientos: el lgico y el aritmtico, segn se vean o no implicados elementos ajenos al propio registro.
Vamos a ver algunos tipos de desplazamientos:
Desplazamiento aritmtico a la izquierda (ASL). Bsicamente realiza la siguiente funcin:
figura 3.14 Desplazamiento aritmtico a la izquierda (ASLUn desplazamiento a la izquierda equivale a una multiplicacin por 2 en el sistema binario.
Desplazamiento aritmtico a la derecha (ASR). Bsicamente realiza la funcin siguiente:
figura 3.15 Desplazamiento aritmtico a la derecha (ASR)Desplazamiento lgico a la derecha (LSR). Equivale a una division por 2 en binario.
figura 3.16 Desplazamiento lgico a la derecha (LSR).Aqu, vemos que entra un "O" exterior al registro.
CONVERTIDORES PARALELO/SERIE:
Algunas veces es necesario convertir datos paralelos a datos serie, y viceversa. Dicho proceso es llevado a cabo fcilmente usando un registro para almacenar los datos, y luego transfiriendo los datos a su salida en la forma deseada.
Ejemplo40 Se deja al alumno hacer una investigacin documental de cuales convertidores serie paralelo y viceversa existen en la familia TTL y como es que la realizan.Contadores.
Un contador digital es constituido exactamente en igual forma que un divisor de frecuencia. En efecto, el circuito divisor-por-diez es en el fondo un contador, porque cuenta hasta diez pulsos y da una salida; se repone y queda listo para repetir el procedimiento de nuevo. Si se colocan varios flip-flops tipo JK en cascada, que inicien en el binario CERO, un BURST de pulsos en serie, colocados en la entrada, dejar los flip-flops en estados tales que ellos indiquen en forma binaria la cantidad de pulsos que arribaron al terminal de entrada.
Notemos de nuevo que cada etapa debe cambiar de estado solamente cuando la anterior pasa de lgica 1 a lgica 0. Cuando en electrnica se menciona la expresin BURST, que traducida significa "rfaga", "reventar", "porcin", se quiere dar a entender que esos pulsos se presentan como un tren definido, "como una cierta cantidad de vagones unidos entre s", iguales y mensurables en su cantidad. (En el estudio de televisin en color se encuentra con mucha frecuencia esta palabra BURST, y se refiere a los 8 o ms pulsos encargados de sincronizar los circuitos de crominancia, los cuales vienen a manera de "rfaga de metralleta" incluidos dentro de la onda portadora de TV).Los contadores digitales son un medio muy prctico para determinar FRECUENCIA, si la entrada del contador es "abierta" a una seal de frecuencia desconocida, durante un tiempo exactamente controlado (recordemos que "frecuencia" es la cantidad de ciclos que transcurren durante un segundo de tiempo). Los medios-ciclos (half-cycles) positivos de la frecuencia desconocida son contados, y su cantidad en el perodo de conteo permite establecer la frecuencia.
Si el lado complementario del JK flip-flop es usado para manejar al que sigue, entonces el contador es conocido como un BACKWARD COUNTER (contador hacia atrs); esto es, el arranca en 1111 y cuenta sucesivamente hacia abajo, 1110, 1101, 1100, etc.
Este tipo de contador es muy prctico cuando se quiere determinar la DIFERENCIA entre una frecuencia desconocida y una frecuencia asignada. El contador puede ser pre-cargado con la frecuencia de entrada. El resduo positivo o negativo , a la izquierda del contador es la diferencia.
La figura 3.17 muestra un contador de 4 bits, implementado con cuatro flip-flops tipo T (Toggles), a partir de integrados JK, recordemos que en este caso no se tiene en cuenta las entradas J y K, por lo que se deben dejar "al aire", en lgica 1 (muchos integrados digitales estn internamente hechos para que sus entradas queden automticamente en nivel alto cuando son dejados "al aire" sus terminales).
Hay muchas clases distintas de flip-flops contadores en circuito integrado IC. El mdulo de un contador especifica la mxima cuenta que el alcanza antes de reciclar. Los contadores mdulo 10 son muy populares porque ellos reciclan despus de caer el dcimo pulso de entrada, y por lo tanto proveen una manera fcil de contar en decimal. Ellos son a menudo llamados CONTADORES DE DECADAS BCD (Binario Codificado a Decimal), y siempre tienen solamente cuatro terminales de salida (representan desde el 0000 hasta el 1001). Los contadores que estn diseados para aprovechar al mximo los cuatro bits del word nibble (medio byte) de salida, se llaman contadores HEXADECIMALES (representan desde el 0000 hasta el 1111).
Los contadores pueden tener una variedad de controles de entrada. Un contador tpico, por ejemplo, se puede programar para que cuente hacia arriba o hacia abajo (Up/Down). Puede tambin tener entradas de control para regresar la cuenta a 0's, iniciar la cuenta en cualquier valor deseado, o para indicar los momentos en los cuales el contador debe trabajar. Estos ltimos terminales son los habilitadores, o entradas ENABLE. Debido a que los contadores almacenan la cuenta acumulada hasta que llegue el prximo pulso clock, ellos pueden ser considerados STORAGE REGISTERS.
Los circuitos integrados TTL contadores ms comunes son
74190 Contador sincrnico Up/Down, BCD, programable ( de 0 9)
74191 Contador binario Sincrono Programable
74192 Contador sincrnico Up/Down BCD, programable (de 0 9)
74193 Contador sincrnico de 4 bits binarios, programable, Up/Down
Hay operacin sincrnica cuando se tienen todos los flip-flops "clocked.. Simultneamente, de tal forma que sus salidas cambien al mismo tiempo cuando lo requiera el proceso lgico director. suministren los datos simultnea y paralelamente en las salidas Q3 , Q2, Q1, y Q0ejemplo 41 de aplicacin
Ejemplo 41:
Con un contador comercial disear un circuito secuencial que cuente en binario en base 8.es decir del 0000 al 0111.
SOLUCION:
Escogemos el contador 74192, en figura 1 para el ejemplo 41 se muestra
la tabla de su modo de operacin,
Para hacer el circuito contador de 0000 a 0111, es necesario que el contador este en modo UP que inicie en 0000 y que al llegar la cuenta a 0111 el contador se ponga a cero reset y siga contando. Para lograrlo se requiere nicamente que se ponga un circuito con una compuerta AND de 4 entradas como detector de 0111 a la salida del contador y que se enve su salida a la entrada CLR del contador. Es importante observar que la seal de reset debe ser un pulso positivo para permitir que el contador no detenga la cuenta esto se logra pues al detectar el circuito la entrada 0111 se genera un pulso HIGH e inmediatamente se resetea el circuito permitiendo que el contador siga su cuenta. Para poder observar la cuenta se usa un reloj de 1 pulso por segundo. El circuito completo del contador se deja como ejercicio al alumno.
ejemplo 42 de aplicacionCon un contador disear un circuito que cuente en forma descendente de 1100 a 0000, que tenga una entrada E1 de inicio, que en cualquier momento de la cuenta esta se pueda suspender con una entrada E2 y reiniciar en 1100, pero si la cuenta llagara a 0000 el contador se detenga.
Solucion
Seleccionamos el contador binario sincrono programable 74193, su tabla de modo de control se muestra en la figura 1 ejemplo 42.
Y ademas usamos el circuito 7474 que es un FF tipo D doble con preset y clear. su tabla de modo de control se muestra en la figura 2 ejemplo 42.
La entrada E2 para suspender se genera con un circuito de push buton de tal manera que a su salida normalmente tenga el valor lgico de 1 y solo cuando se accione el interruptor W1 se produzca un valor lgico de 0, esta seal es conectada en LD , lo que provocara que cada vez que se accione el contador se pondr en el inicio con el dato de 1100 que se deber poner permanentemente en las entradas D, C, B, y A
Usamos el primer FF con entrada de inicio E1 en la entrada clear en este mismo circuito conectamos a la entrada preset la salida de un cicuito detector de cero
El circuito completo del circuito se deja al alumno como ejercicio.
3.3 Circuitos de Aritmtica.
CIRCUITOS ARITMTICOS.Representacin de nmeros con signo. Representacin en signo-magnitud. Representacin en complemento a uno. Representacin en complemento a dos. Aritmtica de sumas y restas en las diferentes representaciones. Sumadores y restadores de un bit. Semisumador y sumador completo. Semirrestador y restador completo. Sumadores y restadores de mltiples bits en paralelo. Sumador y restador binario. La propagacin del acarreo: generadores de acarreo anticipado. Sumador-restador en signo-magnitud. Sumador BCD. Sumadores y restadores de mltiples bits en serie: el registro acumulador. Unidades aritmtico-lgicas. Multiplicacin y divisin binaria.
Circuitos Aritmticos El diseo de sistemas digitales involucra el manejo de operaciones aritmticas. En esta leccin se implementarn los circuitos de suma y resta de nmeros binarios.
3.3.1 Sumadores.
Sumador MedioEl circuito combinacional que realiza la suma de dos bits se denomina sumador medio. La figura 3.17 muestra el smbolo lgico de sumador medio. En el circuito las entradas son A y B y la salida S corresponde a la suma y Cout al acarreo de salida (Ver leccin 1.4.).
figura 3.17 Smbolo lgico del sumador medio
La tabla de verdad tabla 3.6 est dada por las reglas de la suma binaria.
X Y Cout S
0 0 0 0
0 1 0 1
1 0 0 1
1 1 1 0
Tabla 3.6 De verdad del sumador medioLa salida obtenida a partir de la tabla de verdad es:
X + Y = Cout SEl bit de acarreo Cout es 1, slo cuando A y B tienen el valor de 1; por tanto entre A y B se puede establecer una operacin AND:
Cout = ABEl bit de suma S es 1, slo si las variables A y B son distintas. El bit de acarreo es 0 a no ser que ambas entradas sean 1. Por consiguiente, la salida S puede expresarse en trminos de la operacin OR Exclusiva:
S = AB + AB = A BEl circuito se muestra en la figura 3.18
3.18 Circuito Lgico del Sumador Medio.
Sumador CompletoEl sumador completo acepta dos bits y un acarreo de entrada y genera una suma de salida junto con el acarreo de salida. La tabla 3.9.2. muestra la tabla de verdad del sumador completo. Las entradas A, B y Cin denotan al primer sumando, el segundo sumando y el acarreo de entrada. Las salidas S y Cout representan a la suma y el acarreo de salida.
A B Cin Cout S
0 0 0 0 0
0 0 1 0 1
0 1 0 0 1
0 1 1 1 0
1 0 0 0 1
1 0 1 1 0
1 1 0 1 0
1 1 1 1 1
Tabla3.7 De verdad del sumador completoLa salida S en la tabla de verdad corresponde a la operacin OR- Exclusiva:
S = ABCin + ABCin + ABCin + ABCinS = Cin(AB + AB) + Cin (AB + AB)S = Cin(AB + AB) + Cin (AA + AB + AB + BB)S = Cin(AB + AB) + Cin ((A + B)(A + B))S = Cin(AB + AB) + Cin ((AB)(AB))S = Cin(AB + AB) + Cin (AB + AB)S = (A B)CinEl mapa de karnaugh de la salida Cout se muestra en la figura 3.19
figura 3.19Mapa para la salida Cout de un Sumador Completo.
La salida Cout est dada por:
Cout = AB + ACin + BCin El circuito se muestra en la figura 3.20.
3.20 Circuito Lgico del Sumador Completo.3.3.2. Restador.
Restador
En la diferencia, cada bit del sustraendo se resta de su correspondiente bit del minuendo para formar el bit de la diferencia. El prstamo ocurre cuando el bit del minuendo es menor al bit del sustraendo, de tal forma que se presta un 1 de la siguiente posicin significativa.
La resta se implementa mediante un sumador. El mtodo consiste en llevar al minuendo a una de las entradas y el sustraendo en complemento 2 a la otra entrada.
Restador Medio
El circuito combinacional que realiza la resta de dos bits se denomina Restador medio. El circuito tiene dos entrada binarias y dos salidas. La figura 3.21 muestra el smbolo lgico de Restador medio. En el circuito las entradas son A(minuendo) y B(sustraendo) y la salida D corresponde a la diferencia y P al prstamo de salida.
figura 3.21 Smbolo Lgico del Restador Medio.
Si AB, existen tres posibilidades 0-0=0, 1-0=0 y 11=1. El resultado es el bit de diferencia D. Si A