8/19/2019 Unidad 5 Logica Jb

http://slidepdf.com/reader/full/unidad-5-logica-jb 1/5

5.3 Actividad preliminar

Hacer un resumen de los siguientes conceptos:

1- VHDL: es un lenguaje defnido por el IEEE (Institute o Electrical and

Electronics Engineers) (ANSI/IEEE 10!"1##$) usado por ingenieros %

cient&fcos para descri'ir circuitos digitales o modelar enmenos

cient&fcos respectiamente* +H,- es el acrnimo .ue representa la

com'inacin de +HSI % H,- donde +HSI es el acrnimo de +er% Hig

Speed Integrated ircuit % H,- es a su e2 el acrnimo de Hard3are

,escription -anguage* 4ara el modelado &sico e5iste la deriacin del

lenguaje +H,-"A6S* 7riginalmente el lenguaje +H,- ue desarrollado

por el departamento de deensa de los Estados 8nidos a inicios de los

a9os 0;s 'asado en A,A con el fn de reali2ar simulacin de circuitos

el<ctricos digitales= sin em'argo posteriormente se desarrollaron las

erramientas de s&ntesis e implementacin en ard3are a partir de los

arcios *+H,* Aun.ue puede ser usado de orma general para descri'ir

cual.uier circuito digital se usa principalmente para programar 4-,

(4rograma'le -ogic ,eice " ,ispositio -gico 4rograma'le) >4?A(>ield

4rogramma'le ?ate Arra%) ASI % similares*

2-Operador de sustitución:  -os operadores permiten enocar la

'@s.ueda inculando t<rminos de '@s.ueda % defniendo la relacin

entre ellos* -a 'i'lioteca"e reconoce los siguientes tipos de operadores*

7peradores 'ooleanos

7peradores de posicin

7peradores relacionales

3-diagrama de u!o: es una representacin grfca del Bujo de datos a

tra<s de un sistema de inormacin* 8n diagrama de Bujo de datos

8/19/2019 Unidad 5 Logica Jb

http://slidepdf.com/reader/full/unidad-5-logica-jb 2/5

tam'i<n se puede utili2ar para la isuali2acin de procesamiento de

datos (dise9o estructurado)* Es una prctica com@n para

un dise9ador di'ujar un conte5to a niel de ,>, .ue primero muestra la

interaccin entre el sistema % las entidades e5ternas*

"-enunciado:  es un acto de a'la (acto locutio) m&nimo reali2ado

mediante una oracin o una e5presin sintctica ms pe.ue9a .ue una

oracin* Inormalmente se usa enunciado como sinnimo de oracin

aun.ue pragmticamente e5isten dierencias* 4or ejemplo una misma

oracin dica en dierentes conte5tos corresponde a enunciados

dierentes*

5-ciclo: 8n ciclo es lo mismo .ue un periodo: el periodo C es el inerso

de la recuencia * ada e2 .ue una se9al se repite eso cuenta como un

ciclo*

5." actividades para el aprendi#a!e:

1- e$plica la notación de nivel de trans%erencia de registro:  -os

registros de un sistema digital son designados por letras ma%@sculas

(algunas eces seguidas de n@meros) para denotar la uncin deregistro* 4or ejemplo el registro .ue retiene una direccin para la unidad

de memoria se llama com@nmente registro de direcciones de memoria %

se designa como 6AD (memor% address register)* 7tras serian A D1

DF e ID*

2- e$plica los operadores en verilog:  ,os tipos de datos: G Net:

representan las cone5iones &sicas entre componentes ard3are 3ire:

otros tipos .ue no usaremos (3and suppl%0 J) G +aria'le:representan almacenamiento a'stracto en los mdulos Kde

comportamientoL reg integer Deal time realtime: solamente en

simulacin

8/19/2019 Unidad 5 Logica Jb

http://slidepdf.com/reader/full/unidad-5-logica-jb 3/5

3- e$plica las ma&uinas de estados algor'tmicos:  (AS6) es un

m<todo para el dise9o de 6.uina de estados fnitos* Se utili2a para

representar los diagramas de circuitos integrados digitales* El diagrama

de AS6 es como un diagrama de estado pero menos ormal % por tanto

ms cil de entender* 8n grfco de AS6 es un m<todo para descri'ir

las operaciones por orden de un sistema digital*

"-e$plica el diagrama asm: 8n diagrama AS6 se compone de una

intercone5in de los tres tipos de elementos 'sicos: los estados los

controles condicin % salidas condicionales* 8n estado de AS6

representada como un rectngulo corresponde a un estado de un

diagrama de estado regular o m.uina de estados fnitos* El nom're del

estado se indica uera de la caja en la es.uina superior i2.uierda*

El 6oore tipo de productos se enumeran dentro de la caja*

5-e$plica el (lo&ue asm: 8na e2 .ue la operacin deseada de un

circuito a sido descrito utili2ando DC- operaciones los componentes de

la ruta de datos pueden ser deriadas* ada aria'le @nica .ue se le

asigna un alor al programa DC- puede ser implementado como un

registro* ,ependiendo de la operacin uncional a ca'o cuando se asignaun alor a una aria'le el registro para esta aria'le se puede

implementar como un registro sencillo un registro de despla2amiento

un contador o un registro precedido de un 'lo.ue lgico com'inatorio*

-a lgica com'inatoria 'lo.ue asociado a un registro .ue puede llear a

ca'o un sumador restador multiple5or o alg@n otro tipo de uncin

lgica com'inatoria*

)-e$plica la tempori#ación:  El tempori2ador es un circuito digital

dispone de dos salidas al igual .ue un Bip Bop una salida es la inersa

de la otra a dierencia del Bip Bop .ui<n cuenta con dos estados

esta'les el tempori2ador solamente posee un estado esta'le el otro

estado es inesta'le permanece en su estado esta'le asta .ue se

8/19/2019 Unidad 5 Logica Jb

http://slidepdf.com/reader/full/unidad-5-logica-jb 4/5

actia con un pulso de entrada una e2 .ue se actia cam'ia a su

estado inesta'le % a& permanece por un periodo fjo de tiempo t3 este

tiempo lo determina una constante de tiempo D e5terna .ue se conecta

al tempori2ador despu<s de .ue transcurre el tiempo t3 las salidas dos

salidas del tempori2ador regresan a su estado esta'le asta .ue se

actian otra e2* -a fnalidad de la tempori2acin es retardar el paso de

una se9al desde un nodo del circuito asta otro punto el dise9o de este

circuito se reali2a con un dispositio .ue se conoce con el nom're de

Kmonoesta'leL Ktempori2adorL <ste elemento electrnico dispone de

una entrada KEL % una salida KSL se tienen tres tempori2adores 'sicos

.ue se denominan= el primero tempori2acin a la actiacin el segundo

se llama tempori2acin a la desactiacin % el tercero es una

com'inacin de las dos anteriores tempori2acin a la Kactiacin %

desactiacinL simultaneas* Se dispone de dos tipos de comportamiento

en .ue se manifestan las salidas de los tempori2adores Mredispara'lesM

% Mno redispara'lesM % su entrada responde a dos tipos de disparo

MactiacinM % MdesactiacinM*

*- e$plica el dise+o con multiple$ores:  El o'jetio es crear un

sistema .ue deuela un alor dependiente de otra se9al de entrada la

cual ser la encargada de seleccionar la salida* Adems se defnirn

arias entradas de datos .ue actuarn como salidas* uando la se9al de

seleccin este a cero no se producir ninguna salida es decir el alor

ser cero*

Entradas:

a ' c: entradas de datos*

sel: se9al .ue indica la se9al .ue a a ser deuelta*

Salidas:

salida: salida de datos*

8/19/2019 Unidad 5 Logica Jb

http://slidepdf.com/reader/full/unidad-5-logica-jb 5/5