UNIVERSIDAD AUTNOMA DE CHIHUAHUAFACULTAD DE CONTADURA Y ADMINISTRACIN

Alumno: Hernndez Antonio Laura LizethMatricula: 265413Asignatura: Arquitectura de ComputadorasMaestro: Rafael Vzquez Prez

TareaExplique en qu consisten los siguientes mtodos de manejo de Interrupciones: Daisy-chain o encadenamiento.Sistema de prioridad de interrupciones en un ordenador. Consiste en que todos los dispositivos que participen en el sistema se hallen conectados a la misma lnea de demanda de interrupcin; la lnea que lleva la seal de enterado, en respuesta a la interrupcin, termina en uno de los dispositivos, el cual pasa al siguiente, si l no ha demandado interrupcin, o la capta en caso contrario estableciendo de esta forma una prioridad en las interrupciones. En un sistema en el cual el arbitraje de interrupciones se hace de acuerdo al protocolo Daisy Chain, cada perifrico est conectado a un controlador. Cada controlador tiene, entre otras, una entrada IEI (Interrupt Enable Input) y una salida IEO (Interrupt Enable Output).

Es el protocolo centralizado ms sencillo ya que utiliza slo dos seales encadenadas, una de peticin del bus y otra de concesin. El master que quiere acceder al bus activa la seal de peticin (out) y los dems masters la propagan hasta el rbitro. El rbitro activa la seal de concesin que es propagada por los masters que no solicitaron el acceso al bus. El master que recibe la seal de concesin y tiene una peticin pendiente toma el control del bus. Si un master recibe una seal de peticin mientras est accediendo al bus, bloquea su propagacin al rbitro hasta que finalice la utilizacin del bus.

Interrupciones vectorizadas.Es un vector que contiene el valor que apunta a la direccin en memoria del gestor de una interrupcin. En muchas arquitecturas de computacin tpicas, los vectores de interrupcin se almacenan en una tabla en una zona de memoria, la llamada tabla de vectores de interrupcin, de modo que cuando se atiende una peticin de interrupcin de nmero n, el sistema, tras realizar eventualmente algunas tareas previas (tales como salvar el valor de ciertos registros) transfiere el control a la direccin indicada por el elemento n-simo de dicha tabla.

Usualmente, en las arquitecturas ms tpicas, la transferencia de control se efectuar de modo anlogo a una llamada a funcin a nivel de mquina, almacenndose en una pila el estado actual del registro contador de programa, que ser recuperado por una instruccin mquina de retorno de interrupcin, que restaurar el estado correspondiente a la ejecucin normal de programa forzando la ejecucin de la siguiente instruccin.

En general, cada uno de los controladores del sistema, incluidos los de los adaptadores de red y los de las lneas SLIP, tienen que poseer su propio vector de interrupcin (o ``IRQ''). Una interrupcin detiene el proceso momentneamente para dar paso a la entrada/salida o a otras operaciones. El procesamiento se reanuda una vez terminada la operacin en cuestin. Por ello, es importante que todos y cada uno de los dispositivos instalados en el sistema tengan una interrupcin que no cause conflictos con las del hardware ni con las de otros perifricos (a no ser que el dispositivo en cuestin sea capaz de compartir interrupciones).

A menos que un dispositivo acepte compartir interrupciones, no debe usar su vector de interrupcin ningn otro dispositivo del sistema. Consulte la documentacin del hardware de la red para determinar los vectores que acepta el hardware. El DCU (Utilidad de configuracin de dispositivos) enumera el hardware instalado en el sistema y los vectores en uso.

La CPU utiliza una tabla en memoria con las direcciones de las distintas RSI que puede ejecutar.El dispositivo que interrumpe enva un nmero por el bus de datos. Este nmero sirve de ndice en el vector de interrupciones, y la CPU ejecuta la RSI correspondiente.

Gestin centralizada por un controlador de interrupciones (PIC, programmable interrupt controller)

Es un perifrico especial que est en cargado de manejar las diferentes fuentes de interrupcin y realizar la comunicacin con la CPU.

Es el controlador programable de interrupciones usado especialmente en los IBM PCs.

Es un dispositivo que permite asignar niveles de prioridad a sus interrupciones de salida. Cuando el dispositivo tiene mltiples interrupciones de salida para hacer, las realiza en un orden dependiendo de una relativa prioridad.

Se llama programable porque si recibe mltiples y simultneas interrupciones, puede ordenarlas y ejecutarlas dependiendo de una prioridad programada por el sistema operativo, y as drselas al CPU una a una.

Uno de los ms conocidos PICs es el 8259A, que fue incluido en las PCs x86. En las actuales PCs x86, no es incluido como un chip separado sino que su funcionalidad la realiza una parte del puente sur de la placa madre.

En otros casos, el PIC 8259A ha sido reemplazado por versiones ms modernas como el Advanced Programmable Interrupt Controllers (APIC), que soporta muchas ms interrupciones de salida y esquemas de prioridades ms flexibles.