simulaci on de subsistemas electr onicos en comunicaciones ...jesman/eav/practicaseav.pdf · fuente...

Simulacion de SubsistemasElectronicos en

Comunicaciones Digitales.Electronica Avanzada V

Jesus M. Hernandez Mangas18 de octubre de 2010

2

Copyright c⃝Jesus M. Hernandez Mangas, 2009Profesor Titular de Electronica en la Universidad de Valladolid

No esta permitida la reproduccion total o parcial de este libro, ni su tra-tamiento informatico, ni la transmision de ninguna forma o por cualquiermedio, ya sea electronico, mecanico, por fotocopia, por registro u otrosmetodos, sin el permiso previo y por escrito de los titulares del Copyright.

Indice general

1. Fuente de alimentacion regulada. Entrada de Audio. Salida de audio. 51.1. Fuente de alimentacion regulada . . . . . . . . . . . . . . . . . . . . . . . . 5

1.1.1. Simulacion a realizar . . . . . . . . . . . . . . . . . . . . . . . . . . 61.1.2. Analisis de resultados . . . . . . . . . . . . . . . . . . . . . . . . . . 6

1.2. Entrada de audio . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 61.2.1. Simulaciones a realizar . . . . . . . . . . . . . . . . . . . . . . . . . 71.2.2. Analisis de los resultados . . . . . . . . . . . . . . . . . . . . . . . . 8

1.3. Salida de audio . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 81.3.1. Simulacion a realizar . . . . . . . . . . . . . . . . . . . . . . . . . . 91.3.2. Analisis de resultados . . . . . . . . . . . . . . . . . . . . . . . . . . 9

2. Filtro paso bajo. Filtro antialias. Filtro reconstructor. 112.1. Filtro paso bajo . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12

2.1.1. Simulaciones a realizar . . . . . . . . . . . . . . . . . . . . . . . . . 122.1.2. Analisis de prestaciones . . . . . . . . . . . . . . . . . . . . . . . . 13

2.2. Filtro anti aliasing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 132.3. Filtro reconstructor . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14

3. Modulador ASK. Modulador BPSK. 153.1. Modulador ASK . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15

3.1.1. Simulaciones a realizar . . . . . . . . . . . . . . . . . . . . . . . . . 153.2. Modulador BPSK . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17

3.2.1. Simulaciones a realizar . . . . . . . . . . . . . . . . . . . . . . . . . 17

4. Modulador QPSK 194.1. Simulacion a realizar . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 194.2. Analisis de resultados . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20

5. Demodulador ASK 215.1. Demodulador ASK . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21

5.1.1. Detalles para el montaje . . . . . . . . . . . . . . . . . . . . . . . . 225.1.2. Simulacion a realizar . . . . . . . . . . . . . . . . . . . . . . . . . . 225.1.3. Analisis de resultados . . . . . . . . . . . . . . . . . . . . . . . . . . 23

5.2. Filtro de 390 kHz . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23

3

4 INDICE GENERAL

6. Demodulador FSK-DFD 256.1. Demodulador FSK-DFD . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25


6.2. Filtros de 390 kHz y 550 kHz . . . . . . . . . . . . . . . . . . . . . . . . . 28

7. Demodulador BPSK. Demodulador DPSK 317.1. Demodulador BPSK . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31


7.2. Demodulador DPSK . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 337.2.1. Simulacion a realizar . . . . . . . . . . . . . . . . . . . . . . . . . . 337.2.2. Analisis de resultados . . . . . . . . . . . . . . . . . . . . . . . . . . 33

8. Demodulador QPSK 358.1. Simulacion a realizar . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 368.2. Analisis de resultados . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36

Capıtulo 1

Fuente de alimentacion regulada.Entrada de Audio. Salida de audio.

1.1. Fuente de alimentacion regulada

El diseno a simular es el siguiente:

FILE NAME:

BY:

DATE:

PAGE:

Bloque1.FuenteAlimentacion.DSN29/10/2009

Jesús M. Hernández

A B C D E F G H J K

A B C D E F G H J K

0

1

2

3

4

5

6

7

8

9

0

1

2

3

4

5

6

7

8

9PATH:1 of 1

REV: TIME: 10:27:05

DESIGN TITLE: Bloque 1. Fuente regulada

D10

BRIDGE

D11

BRIDGE

C10047uF

C10347uF

VI1

VO3

GND

2

IC627805

VI2

VO3

GND

1

IC637905

C101100nF

C104100nF

C102100uF

C105100uF

5V

-5V

5V

-5VC103(-)

D10(+)

V1VSINE

VO=0

VA=20

FREQ=50

V2VSINE

VO=0

VA=2

FREQ=500

J1

J2

J1

J2

J1

J2

J1

Para observar mejor el trabajo de filtrado de los reguladores 7x05, se recomiendasustituir los condensadores de 4700 µF por otros de 47 µF, para que el rizado a la entradadel regulador sea mayor.

5

6 Entrada de audio

1.1.1. Simulacion a realizar

En el esquema aparecen los puntos a visualizar en el simulador.El estimulo de este circuito son dos fuentes sinusoidales (componente VSINE) coloca-

das en serie entre los puntos J1 y J2, con los siguientes parametros:

Fuente V1: Offset VO= 0, Amplitud VA=20, y FREQ= 50

Fuente V2: Offset VO= 0, Amplitud VA= 2, y FREQ=500

La fuente de mayor amplitud representa la salida del transformador, que convierte latension de 220 V eficaces de la red electrica en algo manejable por los dispositivos delcircuito. La fuente de amplitud 2 V simula un rizado sobre la tension nominal de la redelectrica, rizado que no es tolerable a la salida ya que se acoplarıa en todos los restantescircuitos del entrenador a traves de las lıneas de alimentacion.

Realizar un analisis transitorio (ANALOGUE) de duracion 0.1 segundos, que nospermitira ver las formas de onda en funcion del tiempo en los distintos nodos del circuito.

1.1.2. Analisis de resultados

1. ¿Que funcion realiza la fuente de alimentacion?

2. ¿Cual es el trabajo del condensador de 4700 µF?

3. Captura de las graficas obtenidas: ¿que trabajo hacen los dos reguladores 7x05?

1.2. Entrada de audio

La entrada de audio consta de dos etapas amplificadoras, una a transistor y otra queemplea un amplificador operacional. La caracterizacion de este bloque implica conocer larespuesta en frecuencia de las etapas que lo forman, y la distorsion que introducen paraun tono a una amplitud determinada.

Capıtulo 1. Fuente de alimentacion regulada. Entrada de Audio. Salida de audio. 7

FILE NAME:

BY:

DATE:

PAGE:

Bloque1.EntradaAudio.DSN01/07/2009


A B C D E F G H J K

A B C D E F G H J K

0

1

2

3

4

5

6

7

8

9

0

1

2

3

4

5

6

7

8

9PATH:1 of 1

REV: TIME: 17:42:50

DESIGN TITLE: Bloque 1. Entrada de Audio

R20

390R

C14100nF

C15

1uF

T1BC547

R23

330k

R2410k

R251k

C1610uF

R264k7

C19

33nF

C20680pF

3

2

6

74

1 5

IC17

TL071

R274k7

R14910R

R14810R

R28

15k

C17

10uF

C18

10uF

C150

10uF

C149

10uF

5V

-5V

5V

-5V

OUT

MIC_IN

5V

V35V

V4-5V

-5V

R26(1)

OUT

MIC_IN

AMP=10m

OFFSET=0

FREQ=2k

PHASE=0

THETA=0

VSOURCE

1.2.1. Simulaciones a realizar

Colocaremos una fuente (GENERATORS⇒SINE) con las siguientes caracterısticas:

Fuente MIC_IN:

Offset, OFFSET=0,

Amplitud AMP=10 mV,

Frecuencia en el centro de la banda de la voz humana, FREQ= 2 kHz

Analisis en frecuencia

Para el analisis en frecuencia (GRAPH⇒FREQUENCY) seleccionaremos la fuenteanterior. El propio software se encarga de poner una amplitud AC de 1V y una amplitudDC de 0V. Solamente debemos seleccionar y arrastrar la etiqueta de la fuente a la graficapor duplicado: una vez hacia la zona de magnitud y otra vez hacia la zona de fase.

Distorsion armonica total

Necesitaremos hacer un analisis de Fourier (GRAPH⇒FOURIER). Analizando estepodremos obtener las amplitudes de los armonicos y hallar la distorsion armonica total.

8 Salida de audio

Analisis transitorio

Tambien podemos ver como se comporta mediante una analisis temporal (GRAPH⇒ANALOGUE). Las puntas de prueba (Voltage probes) se seleccionan y se arrastran haciala grafica.

1.2.2. Analisis de los resultados

1. Captura del diagrama de Bode.¿En que tipo de configuracion esta conectado elamplificador operacional? ¿Cuanta ganancia introduce? ¿Se corresponde con lo re-presentado en el diagrama de Bode?

2. ¿Cual es la banda de interes de la entrada de audio y por que? ¿Cual es la gananciaen esa banda?

3. Retardo de grupo: Definicion y relacion con la fase del sistema. ¿Por que es necesarioun retardo de grupo nulo o muy bajo en un circuito como este?

4. THD: Definicion. ¿Cuanta distorsion armonica introduce el circuito para la entradautilizada?

1.3. Salida de audio

El esquema del amplificador de audio se puede ver a continuacion:

FILE NAME:

BY:

DATE:

PAGE:

Bloque1.SalidaAudio.DSN

02/07/2009


A B C D E F G H J K

A B C D E F G H J K

0

1

2

3

4

5

6

7

8

9

0

1

2

3

4

5

6

7

8

9PATH: 1 of 1

REV: TIME: 13:31:27

DESIGN TITLE: Bloque 1. Salida de Audio

OUT

INPUT

5V

V35V

V4-5V

-5V

INPUT

AMP=1

OFFSET=0

FREQ=2k

PHASE=0

THETA=0

R154

100k

3

2

6

74

1 5 IC62

TL071

R153

10k

R155

1k

C125

100nF

C124

100nF

50%

R1571k

D211N4148

D201N4148

R1614k7

R1624k7

C13210uF

C13110uF

T11BD136

T10BD139

R16320R

R16420R

C133100nF

C134100nF

C135

10uF

RL16R

5V

-5V

5V

-5V

OUT

INPUT

A

B

C

D

T10(E)

T11(E)

Capıtulo 1. Fuente de alimentacion regulada. Entrada de Audio. Salida de audio. 9

Los transistores BD137 y BD138 se han sustituido por los BD139 y BD136 respecti-vamente.

Los dos conectores PONTEC del esquema original en el manual de practicas hacenreferencia al potenciometro de 1k, R157.


Analisis transitorio

Veremos como es la senal de salida en funcion de la senal de entrada.Tambien podemos analizar las corrientes que salen de los transistores T10 y T11.

Analisis de distorsion

En las etapas de salida, el funcionamiento de los transistores suele ser en gran senal,y la distorsion es el mayor problema.


1. ¿Cual es el tipo de etapa usada en el amplificador de salida? ¿Cual es su cometido?¿Por que no presenta distorsion de cruce?

2. Representar graficamente las corrientes por cada transistor y relacionarlo con el tipode etapa de salida.

3. Representar la salida en los auriculares (resistencia RL de 15 Ω). ¿Que pasa con elvolumen si aumentamos la resistencia del potenciometro?

10 Salida de audio

Capıtulo 2

Filtro paso bajo. Filtro antialias.Filtro reconstructor.

Parametros generales para la caracterizacion de filtros

Los filtros electronicos son circuitos que dejan pasar una determinada banda de fre-cuencias y eliminan otras, elegidas segun la aplicacion del filtro. La teorıa clasica de filtroscontempla varios tipos de filtros (Butterworth, Tchebychev, elıpticos, Bessel, etc.), cadauno con unas funciones de transferencia y unas propiedades distintas.

En esta practica se van a caracterizar tres filtros distintos, con una funcion de trans-ferencia de paso de bajas frecuencias.

Para todos los filtros de esta practica, es necesario especificar una serie de parametrosde diseno tıpicos, que se pueden obtener de los manuales y comprobar en las simulaciones,o viceversa:

1. Tipo de filtro con sus caracterısticas diferenciadoras.

2. Frecuencia (o frecuencias) de corte (fc) del filtro.

3. Orden del filtro y respuesta en frecuencia del mismo, tanto en amplitud como enfase (diagrama de Bode).

4. Atenuacion en la banda rechazada y relacion con el orden del filtro.

5. Retardo de grupo: Definicion y valores.

6. Aplicacion del filtro concreto y relacion con lo anterior.

7. Respuesta al escalon, overshoot en tanto por ciento (si lo hay) y tiempo de estable-cimiento (settling time).

Las explicaciones deberıan ir sustentadas por las graficas obtenidas en las simulaciones.

11

12 Filtro paso bajo

2.1. Filtro paso bajo

FILE NAME:

BY:

DATE:

PAGE:

Bloque3.FiltroPasoBajo.DSN02/07/2009


A B C D E F G H J K

A B C D E F G H J K

0

1

2

3

4

5

6

7

8

9

0

1

2

3

4

5

6

7

8

9PATH:1 of 1

REV: TIME: 18:21:50

DESIGN TITLE: Bloque 3. Filtro Paso Bajo

5V

V35V

V4-5V

-5V

50%

P110k

C711nF

3

2

14

11

IC54:A

TL084

C721uF

C731uF

C76

470nF

R7356k

MODULATED INPUT

OUT

OUT

MODULATED INPUT

5V

-5V

MODULATED INPUT

AMP=1

OFFSET=0

FREQ=2000

PHASE=0

THETA=0


Analisis en frecuencia

Para la caracterizacion en el dominio de la frecuencia, es necesario una simulacion dealterna (AC Sweep), que emplea fuentes VAC. Para la obtencion de respuesta al escalon,se empleara una fuente de tipo VPULSE con un periodo mucho mayor que el tiempoempleado en la simulacion. Las fuentes empleadas se conectan en serie a la entrada, yaque el simulador activara la fuente adecuada a la simulacion que queramos realizar.

Para el analisis en frecuencia, una fuente de alterna V2 (VAC) con 0 Vdc y 1 Vac,lo que nos dara directamente la ganancia del circuito en el diagrama de Bode. Para larespuesta escalon, una fuente VPULSE, con los siguientes parametros:

V1=0

V2=1

TD=10u

TR=0.1u

TF=0.1u

PW=1s

PER=2s

Capıtulo 2. Filtro paso bajo. Filtro antialias. Filtro reconstructor. 13

Esta fuente genera una senal cuadrada de periodo 2s y duty cycle de 50 %, pero si eltiempo de simulacion es menor que 1s, la entrada sera similar a un escalon. Como reglasencilla, el tiempo de alta de la senal ha de ser mayor que unas 4 o 5 veces el tiempo deestablecimiento del sistema.

Para dibujar el diagrama de Bode hay que usar el analisis AC Sweep entre 1 Hz y 1MHz, con 100 puntos por decada.

Para obtener la respuesta escalon, la simulacion sera de tipo transitorio (ANALO-GUE), de duracion total 3 ms, y un paso maximo de 1µs, salvo para el filtro paso bajo,que requiere otros valores descritos mas adelante.

El analisis AC a realizar es el mismo que en el caso anterior, pero el analisis transitoriosolo ha de durar 50 µs con un paso de 1 ns, al ser un filtro con una banda de paso mayor.

2.1.2. Analisis de prestaciones

Hay que estudiar la dependencia de los parametros con el valor de la resistencia P1,sobre todo la anchura de banda y la constante de tiempo del filtro. ¿Cual es la finalidadde este bloque en el entrenador de comunicaciones?

2.2. Filtro anti aliasing

Repetir los analisis con este filtro.

FILE NAME:

BY:

DATE:

PAGE:

Bloque3.FiltroAntiAlias.DSN03/07/2009


A B C D E F G H J K

A B C D E F G H J K

0

1

2

3

4

5

6

7

8

9

0

1

2

3

4

5

6

7

8

9PATH: 1 of 1

REV: TIME: 12:28:04

DESIGN TITLE: Bloque 3. Filtro Anti Aliasing

5V

V35V

V4-5V

-5V

R32

1k2

R33

8k2

3

2

1

411

IC19:A

TL084

C27

22nF

C2810nF

-5V

5V

R34

1k5

R36

10k

5

6

7

411

IC19:B

TL084

C31

22nF

C326.8nF

-5V

5V

R38

1k5

R40

10k

10

9

8

411

IC19:C

TL084

C36

33nF

C374.7nF

-5V

5V

R42

560R

R43

8k2

12

13

14

411

IC19:D

TL084

C40

220nF

C412.2nF

-5V

5V

OUT

IN

IN

AMP=1

OFFSET=0

FREQ=2000

PHASE=0

THETA=0

OUT

IN

14 Filtro reconstructor

2.3. Filtro reconstructor

Repetir los analisis con este filtro.

FILE NAME:

BY:

DATE:

PAGE:

Bloque3.FiltroReconstructor.DSN

03/07/2009


A B C D E F G H J K

A B C D E F G H J K

0

1

2

3

4

5

6

7

8

9

0

1

2

3

4

5

6

7

8

9PATH: 1 of 1

REV: TIME: 12:41:43

DESIGN TITLE: Bloque 3. Filtro Reconstructor

5V

V35V

V4-5V

-5V

R126

1k5

R127

8k2

3

2

1

411

IC54:A

TL084

C97

100nF

C9822nF

-5V

5V

R130

680R

R131

8k2

5

6

7

411

IC54:B

TL084

C104

220nF

C1054.7nF

-5V

5V

R133

1k2

R134

12k

10

9

8

411

IC54:C

TL084

C108

220nF

C1091nF

-5V

5V

R135

1k

R136

8k2

12

13

14

411

IC54:D

TL084

C111

680nF

C112470pF

-5V

5V

OUT

IN

IN

AMP=1

OFFSET=0

FREQ=2000

PHASE=0

THETA=0

OUT

IN

R1791k5

C1811uF

Capıtulo 3

Modulador ASK. Modulador BPSK.

Explicar someramente el diagrama de bloques del sistema de comunicaciones a ana-lizar. Relacionar cada uno de los bloques con su implementacion circuital. Enumerar losparametros mas importantes de los mismos (frecuencias centrales, tasas de bit, etc.).

3.1. Modulador ASK

FILE NAME:

BY:

DATE:

PAGE:

Bloque4.MdouladorASK.DSN

03/07/2009


A B C D E F G H J K

A B C D E F G H J K

0

1

2

3

4

5

6

7

8

9

0

1

2

3

4

5

6

7

8

9PATH: 1 of 1

REV: TIME: 13:31:08

DESIGN TITLE: Bloque 4. Modulador ASK

C44100nF

R501k

R51100R

Q12N2222

R49820R

L110uH

C4533nF

C4633nF C48

330nF

R54

330R

C511nF

X1

Y2

C13

IC28:A4016

R510k

R610k

R7

10k

3

2

1

84

U2:A

TL082

5

6

7

84

U2:B

TL082

R5310k

R5210kC47

1uF

+5

+5

-5

+5

+5

-5

OUT

PCM

OUT

OSCILATOR

PCM

INIT=LOW

START=0

COUNT=-1

WIDTH=0.005

IC28:A(C)


El estımulo de este circuito es unicamente la fuente de datos, ya que la portadora segenera en el oscilador local. La fuente que simula la informacion binaria es un VPULSE

15

16 Modulador ASK

con los siguientes parametros:

V1=0

V2=5

TD=0

TR=1 ns

TF=1 ns

PW= 50

PER=24 us

La simulacion es un transitorio (ANALOGUE) ya que los sistemas empleados noson lineales ni invariantes (osciladores, interruptores), de duracion 120 µs con un pasomaximo de 10 ns, para asegurar que el oscilador arranca1 y las ondas se ven con unabuena resolucion.

Los puntos marcados en el circuito nos permitiran ver la salida del oscilador local, laristra de bits (con su amplitud adaptada a los requisitos del integrado 4016) y la salidadel modulador.

Analisis de resultados

1. Oscilador local: tipo y configuracion empleada. Frecuencia central. ¿Como es posibleobtener tensiones por encima de las de alimentacion?

2. ¿Que valores de tension corresponden al HI y LO (alta y baja) para asegurar unbuen funcionamiento del 4016?

3. ¿En que configuracion y con que ganancia esta el operacional a la salida?

4. Captura de las graficas obtenidas: ¿cual es la tasa binaria del sistema en bits porsegundo?

1Tambien se puede anadir una carga inicial.

Capıtulo 3. Modulador ASK. Modulador BPSK. 17

3.2. Modulador BPSK

FILE NAME:

BY:

DATE:

PAGE:

Bloque4.MdouladorBPSK.DSN22/10/2009


A B C D E F G H J K

A B C D E F G H J K

0

1

2

3

4

5

6

7

8

9

0

1

2

3

4

5

6

7

8

9PATH:1 of 1

REV: TIME: 16:27:57

DESIGN TITLE: Bloque 4. Modulador BPSK

D01

D12

D23

D34

D45

D56

D67

D79

A11

B12

C13

INH10

OE15

Y14

U1

4512

1 2

U2:A

4069

C58

100nF

R62

1k3

2

6

74

1 5

IC42

TL081

R63

680R

+5

-5

OUT

INPUT PCM

332 kHz

OUT

332 kHz

INPUT PCM

332 kHz

INIT=LOW

START=0

COUNT=-1

WIDTH=1.506024096e-06

INPUT PCM

INIT=LOW

START=0

COUNT=-1

WIDTH=40u

PATTERN=HHLHLHHHLLLHHLLLLLLLLLLLLLLLLLLLL

C58(1)


La fuente que simula la informacion binaria es un VPULSE con los mismos parametrosque en el caso anterior. El reloj de 332 kHz es una onda cuadrada, generada con otraVPULSE con los siguientes parametros para conseguir dicha frecuencia con un duty cycledel 50 %:

V1=0

V2=5

TD=0

TR=1 ns

TF=1 ns

PW=1.5 us

PER=3 us

La simulacion es un transitorio (ANALOGUE) de duracion 200 µs, de los cuales ig-noramos los 120 µs primeros para evitar el transitorio de arranque. El paso maximo es 1µs.

Analisis de resultados

1. ¿Como se obtiene la fase de 180o en el circuito?

18 Modulador BPSK

2. ¿Como se selecciona la fase que se ha de transmitir?

3. ¿Para que se emplea el condensador C58?

4. Comentario de las formas de onda a la salida: ¿La transmision de los bits es correcta?

Capıtulo 4

Modulador QPSK

Explicar someramente el diagrama de bloques del sistema de comunicaciones a anali-zar.

FILE NAME:

BY:

DATE:

PAGE:

Bloque5 Modulador QPSK.DSN19/10/2009


A B C D E F G H J K

A B C D E F G H J K

0

1

2

3

4

5

6

7

8

9

0

1

2

3

4

5

6

7

8

9PATH:1 of 1

REV: TIME: 17:38:31

DESIGN TITLE: Bloque . Modulador QPSK

5V

V35V

V4-5V

-5V

83.3kHz

CLK9

E10

MR15

Q011

Q112

Q213

Q314

U31:B

4520

D5

Q1

CLK3

Q2

R4

S6 U29:A

4013

D9

Q13

CLK11

Q12

R10

S8 U29:B

4013

CLK1

E2

MR7

Q03

Q14

Q25

Q36

U31:A

4520

D15

CLK1

R14

Q013

Q112

Q211

Q32

U48:A

4015

D01

D12

D23

D34

D45

D56

D67

D79

A11

B12

C13

INH10

OE15

Y14

U44

4512

D7

CLK9

R6

Q05

Q14

Q23

Q310

U48:B

4015

3

2

1

411

U46:A

TL084

5

6

7

411

U46:B

TL084

N3

N4

166kHz

666kHz

1.33MHz 666kHz

166kHz

83.3kHz

ENTRADA PCM N3

N4

C64

100nF

R67

1k

R69

680R

-5V

5V

R143

820R

R1

10k

OUT

1.33MHz

FREQ=1330000

PW=50%

TD=0

TF=10n

TR=10n

V1=0

V2=5

666kHz

166kHz

83.3kHz

N3

N4

OUTU46:A(OP)

R67(1)

U29:A(Q)

U29:B(Q)

U29:B(CLK)

1.33MHz

ENTRADA PCMENTRADA PCM

PER=9.6e-05

PW=50%

TD=0

TF=0.1u

TR=0.1u

V1=0

V2=5

U44(Y)

Relacionar cada uno de los bloques con su implementacion circuital. numerar losparametros mas importantes de los mismos (frecuencias centrales, tasas de bit, etc.).

4.1. Simulacion a realizar

Los generadores empleados son dos:

19

20 Analisis de resultados

1. La fuente que simula la informacion binaria es un VPULSE con un periodo mayorque el correspondiente al doble de la tasa binaria, para que a la salida aparezcan los4 sımbolos de la modulacion:

V1=0

V2=5

TD=0

TR=0.1 us

TF=0.1 us

PW= 50 %

PER=96 us

2. La senal de reloj de 1.33 MHz es una onda cuadrada, generada con una fuenteVPULSE con un duty cycle del 50 %:

V1=0

V2=5

TD=0

TR=10 ns

TF=10 ns

PW= 50 %

FREQ= 1330000

La simulacion es un transitorio (ANALOGUE) de duracion 200 µs, de los que igno-ramos los 100 µs del arranque. Esta simulacion puede resultar algo lenta debido a la altafrecuencia del reloj y los tiempos que es necesario simular.

Para las senales digitales incorporarlas en una grafica DIGITAL. Sera mas rapido.

4.2. Analisis de resultados

¿Como se obtienen los distintos relojes necesarios para el modulador? ¿Y las cuatrofases correspondientes a los sımbolos? ¿A que frecuencia de portadora transmite elsistema?

¿Como se selecciona la fase que se ha de transmitir? ¿Como se agrupan los bits paraseleccionar el sımbolo a transmitir?

¿Que funcion tiene el condensador en serie mencionado anteriormente?

Comentario de las formas de onda a la salida: ¿La transmision de los bits es correcta?Senalar en la salida los cambios de fase de la portadora. A partir de las graficas,obtener la tasa de bit y de sımbolo del sistema.

Se recomienda visualizar los relojes de los distintos integrados, los bits de entrada, laconversion serie-paralelo de los mismos y la senal obtenida a la salida del modulador,aunque el elevado numero de senales presentes puede hacer necesario visualizar solo lasmas interesantes en cada momento para poder contestar mejor a las preguntas planteadas.

Capıtulo 5

Demodulador ASK


Relacionar cada uno de los bloques con su implementacion circuital. Enumerar losparametros mas importantes de los mismos (frecuencias centrales, tasas de bit, etc.).

5.1. Demodulador ASK

En la figura se muestra una captura esquematica del demodulador, ası como los puntosdonde se deben colocar los marcadores de voltaje. La fuente SENAL representa la entradade datos digitales, mientras que la portadora de 390 kHz se genera con la fuente 390kHz.

21

22 Demodulador ASK

FILE NAME:

BY:

DATE:

PAGE:

Bloque6 DeModulador ASK.DSN19/10/2009


A B C D E F G H J K

A B C D E F G H J K

0

1

2

3

4

5

6

7

8

9

0

1

2

3

4

5

6

7

8

9PATH:1 of 1

REV: TIME: 18:16:06

DESIGN TITLE: Bloque . DeModulador ASK

5V

V35V

V4-5V

-5V

C42

100pF

IN

R6210k

3

2

1

411

U19:A

TL084

5V

-5V

5

6

7

411

U19:B

TL084

C46

3n3

R671k5

R662k2

Q72N2222

R70470R

L439uH C49

4n7

5V

C50

3n3

R731k5

R722k2

Q92N2222

R75470R

L639uH C53

4n7

5V

C54

3n3

R7810k

10

9

8

411

U19:C

TL084

R79

8k2

R81

8k2

D9

1N4148

R826k8

C561nF

3

2

6

74 1 5

U23

TL081

5V

-5V

OUT

R95

5k6

R96

10k

5V

OUT

IN

R82(1)

D9(A)

C54(1)

VA*VB

MULT1V(A)*V(B)

390kHz

SEÑAL

390kHz

AMP=1

OFFSET=0

FREQ=390k

PHASE=0

THETA=0

SEÑAL

V2=3

V1=0

TR=1n

TF=1n

TD=0

PW=50%

PER=2.4e-05

IN

5.1.1. Detalles para el montaje

El multiplicador analogico es necesario para generar a la entrada la senal moduladaen amplitud (ASK). Dicho elemento se llama MULTIPLIER.


La fuente que simula la informacion binaria (SENAL) es un VPULSE con un periodoacorde a la tasa binaria del sistema:

V1=0

V2=3

TD=0

TR=1 ns

TF=1 ns

PW=50 %

PER=24 us

La portadora es una senal sinusoidal de amplitud VAMP=1 V, sin offset y con unafrecuencia central FREQ=390 kHz.

La simulacion es un transitorio (ANALOGUE) de duracion 140 µs y con un pasomaximo temporal de 0.1 µs.

Capıtulo 5. Demodulador ASK 23


1. ¿Que finalidad tiene el comparador de la entrada?

2. ¿Que se obtiene a la salida del filtro? ¿Como se consiguen tensiones mayores a la dealimentacion?

3. Explicar el funcionamiento del detector de envolvente. ¿Con que se compara la salidade dicho detector para obtener los bits? Comentarlo sobre las graficas obtenidas alsimular.

5.2. Filtro de 390 kHz

Para caracterizar el demodulador por completo, se hara un breve estudio del filtro quecontiene. Con el fin de simplificar las simulaciones, se recomienda copiar el filtro en unproyecto nuevo y anadirle las fuentes de necesarias para la simulacion:

FILE NAME:

BY:

DATE:

PAGE:

Bloque6 Filtro390kHz.DSN19/10/2009


A B C D E F G H J K

A B C D E F G H J K

0

1

2

3

4

5

6

7

8

9

0

1

2

3

4

5

6

7

8

9PATH:1 of 1

REV: TIME: 18:25:11

DESIGN TITLE: Bloque . Filtro 290 kHz

5V

V35V

V4-5V

-5V

C46

3n3

R671k5

R662k2

Q72N2222

R70470R

L439uH C49

4n7

5V

C50

3n3

R731k5

R722k2

Q92N2222

R75470R

L639uH C53

4n7

5V

C54

3n3

R7810k

IN

IN

AMP=1

OFFSET=0

FREQ=1

PHASE=0

THETA=0

C54(2)IN

Para caracterizar este filtro en frecuencia, se ha de realizar una simulacion de tipoAC Sweep, utilizando como entrada una fuente VAC con amplitud 1 V, y colocando a lasalida markers de magnitud en dB (Gain (dB)) y fase (Phase). La simulacion tiene quebarrer las frecuencias desde 10 Hz hasta 1 MHz, con 1000 puntos por decada.

En vista de los resultados de la simulacion, comentar:

24 Filtro de 390 kHz

Tipo de filtro, frecuencia central y banda de paso a tres decibelios.

Ganancia en la frecuencia central. ¿Que tipo de implementacion es la empleada?

Capturar el diagrama de Bode, dibujando las graficas de magnitud y fase.

Capıtulo 6

Demodulador FSK-DFD


Relacionar cada uno de los bloques con su implementacion circuital.Enumerar los parametros mas importantes de los mismos (frecuencias centrales, tasas

de bit, etc.).

6.1. Demodulador FSK-DFD

Se muestran a continuacion las dos partes del demodulador, ası como los puntos dondese deben colocar los marcadores de voltaje. Habra que hacer dos hojas dentro del mismonivel de jerarquıa.

25

26 Demodulador FSK-DFD

FILE NAME:

BY:

DATE:

PAGE:

Bloque7 DeModulador FSK-DFD.DSN20/10/2009


A B C D E F G H J K

A B C D E F G H J K

0

1

2

3

4

5

6

7

8

9

0

1

2

3

4

5

6

7

8

9PATH:1 of 2

REV: TIME: 12:40:34

DESIGN TITLE: Demodulador FSK-DFD

5V

V35V

V4-5V

-5V

IN

C42

100pF

R110k

3

2

1

411

U19:A

TL084

5

6

7

411

U19:B

TL084

5V

-5V

C46

3n3

R662k2

R671k5

R70470R

Q72N2222

L439uH C49

4n7

C50

3n3

R722k2

R731k5

R75470R

Q92N2222

L639uH C53

4n7

5V 5V

A

12

13

14

411

U19:D

TL084

R632k2

R641k5

R65470R

Q62N2222

L339uH C47

2n2

C48

3n3

R682k2

R691k5

R71470R

Q82N2222

L539uH C51

2n2

5V 5V

B

C45

3n3

R742k2

R7610k

C52

3n3

PCM

F1

F2

SW1DSWITCH

SW2DSWITCH

U1

INVERTER

F1

AMP=2

OFFSET=0

FREQ=390k

PHASE=0

THETA=0F2

AMP=2

OFFSET=0

FREQ=550k

PHASE=0

THETA=0

PCM

PER=2.4e-05

PW=50%

TD=0

TF=1n

TR=1n

V1=0

V2=5

IN

A

OUT

OUT

C51(2)

En esta parte del esquematico se pueden ver las fuentes de alimentacion y las fuentes desenal: F1 y F2 son tonos a las frecuencias que marcan los sımbolos 1 y 0 respectivamente,y PCM es la senal de datos PCM, que selecciona mediante interruptores el sımbolo quese transmite. Ese conjunto de fuentes e interruptores sirven para generar la senal FSK deentrada al demodulador. Tambien en esta primera parte se puede ver los dos filtros de losque consta el circuito, y que habra que analizar por separado.

Capıtulo 6. Demodulador FSK-DFD 27

FILE NAME:

BY:

DATE:

PAGE:

Bloque7 DeModulador FSK-DFD.DSN20/10/2009


A B C D E F G H J K

A B C D E F G H J K

0

1

2

3

4

5

6

7

8

9

0

1

2

3

4

5

6

7

8

9PATH:2 of 2

REV: TIME: 9:47:49

DESIGN TITLE: Demodulador FSK-DFD

A

R77680R

R7810k

C54

3n3

10

9

8

411

U19:C

TL084

R4

10k

R79

8k2

D9

1N4148

R826k8 C56

1nF

3

2

1

84

U20:A

TL082

5

6

7

84

U20:B

TL082

D8

1N4148

R803k9

C551nF

B

-5V

5V

OUT

5V

La segunda parte contiene los detectores de envolvente y el decisor, que determinacual de los dos sımbolos se ha recibido.


La fuente que simula la informacion binaria es un VPULSE con un periodo acorde ala tasa binaria del sistema:

V1=0

V2=5

TD=0

TR=1 ns

TF=1 ns

PW=12 us

PER=24 us

Los dos tonos correspondientes a los sımbolos se generan con sendas VSIN, ambas conamplitud VAMP=2 V, sin offset y con una frecuencia central FREQ=390 kHz para elsımbolo del 1 y FREQ=550 kHz para el sımbolo del 0.

La simulacion es un transitorio (ANALOGUE) de duracion 120 µs.



28 Filtros de 390 kHz y 550 kHz

2. ¿Que se obtiene a las salidas de los filtros? ¿Como se consiguen tensiones mayoresa la de alimentacion?

3. Explicar el funcionamiento del detector de envolvente ¿Por que se emplean dosdetectores? Comentarlo sobre las graficas obtenidas al simular.

4. ¿Que hace el decisor y como esta implementado? ¿Como se obtiene a la salida elvalor del bit transmitido?

5. ¿Por que en la simulacion la senal modulada no tiene continuidad de fase (mostrareste efecto en las graficas), mientras que en el entrenador si que la tiene?

6.2. Filtros de 390 kHz y 550 kHz

Para caracterizar el demodulador por completo, se hara un breve estudio de los filtrosque contiene. Con el fin de simplificar las simulaciones, se recomienda copiar los filtrosen dos proyectos nuevos y anadirle las fuentes de continua (VDC) y de alterna (VAC)necesarias para la simulacion, como se muestra en la

FILE NAME:

BY:

DATE:

PAGE:

Bloque7 Filtros.DSN20/10/2009


A B C D E F G H J K

A B C D E F G H J K

0

1

2

3

4

5

6

7

8

9

0

1

2

3

4

5

6

7

8

9PATH:1 of 1

REV: TIME: 13:15:34

DESIGN TITLE: Filtros

5V

V35V

V4-5V

-5V

C46

3n3

R662k2

R671k5

R70470R

Q72N2222

L439uH C49

4n7

C50

3n3

R722k2

R731k5

R75470R

Q92N2222

L639uH C53

4n7

5V 5V

R632k2

R641k5

R65470R

Q62N2222

L339uH C47

2n2

C48

3n3

R682k2

R691k5

R71470R

Q82N2222

L539uH C51

2n2

5V 5V

B

C45

3n3

R742k2

R7610k

C52

3n3

IN

IN

AMP=1

OFFSET=0

FREQ=1

PHASE=0

THETA=0

A

R6210k

C54

3n3

R77680R

A

B

Para caracterizar cada filtro en frecuencia, se ha de realizar una simulacion de tipo ACSweep, utilizando como entrada una fuente VAC con amplitud 1 V, y colocando a la salidamarcadores de magnitud en dB y fase. La simulacion tiene que barrer las frecuencias entorno a la central de ambos filtros: desde 100 kHz hasta 10 MHz, con 1000 puntos pordecada.

Capıtulo 6. Demodulador FSK-DFD 29

En vista de los resultados de la simulacion, comentar:

Tipo de filtro, frecuencia central y banda de paso a tres decibelios.

Ganancia en la frecuencia central. ¿Que tipo de implementacion es la empleada?

Capturar el diagrama de Bode, dibujando por separado las graficas de magnitud yfase.

30 Filtros de 390 kHz y 550 kHz

Capıtulo 7

Demodulador BPSK. DemoduladorDPSK


Relacionar cada uno de los bloques con su implementacion circuital.Enumerar los parametros mas importantes de los mismos (frecuencias centrales, tasas

de bit, etc.).

7.1. Demodulador BPSK

FILE NAME:

BY:

DATE:

PAGE:

Bloque8 DemoduladorBPSK.DSN26/10/2009


A B C D E F G H J K

A B C D E F G H J K

0

1

2

3

4

5

6

7

8

9

0

1

2

3

4

5

6

7

8

9PATH:1 of 1

REV: TIME: 18:20:07

DESIGN TITLE: Demodulador BPSK

IN

R97

10k

3

2

6

74 5

1 8

U24

LM318

5V

-5V

R98

1k2

D111N4148

D5

Q1

CLK3

Q2

R4

S6 U26:A

4013

666kHz

8

9

10

U28:C

4030

332kHz

R102

1k2

C764n7

A

A3

2

1

84

U31:A

TL082

R1072k2

R1031k8

5V

5V

-5V

R109

10k

D131N4148

D5

Q1

CLK3

Q2

R4

S6 U27:A

4013

83.3k

OUT

332kHz

FREQ=332000

PW=50%

TD=150n

TF=1n

TR=1n

V1=0

V2=5

666kHz

FREQ=666666

PW=50%

TD=0

TF=1n

TR=1n

V1=0

V2=5

83.3k

FREQ=83300

PW=50%

TD=0

TF=1n

TR=1n

V1=0

V2=5

IN

FASE

CONTRAFASE

SW1DSWITCH

TSWITCH=1n

SW2DSWITCH

TSWITCH=1n

FASE

PER=3e-06

PW=50%

TD=1.5u

TF=1n

TR=1n

V1=-3

V2=3

CONTRAFASE

PW=50%

TD=150n

TF=1n

TR=1n

V1=-3

V2=3

PER=3e-06

PCM

U1

INVERTER

IN

OUTFASE

CONTRAFASE

PCMPCM

TD=0

TR=1n

TF=1n

PW=50%

PER=2.4e-05

V1=0

V2=5

332kHz

666kHz

83.3k

D11(K)

A

D13(K)

U26:A(Q)

5V

31

32 Demodulador BPSK

En la figura se muestra una captura esquematica del demodulador, ası como los puntosdonde se deben colocar los marcadores de voltaje.


La fuente que simula la informacion binaria (PCM) es un VPULSE con un periodoacorde a la tasa binaria del sistema:

V1=0

V2=5

TD=0

TR=1 ns

TF=1 us

PW=12 us

PER=24 us

Las otras fuentes tienen los parametros que aparecen en el esquema.La demodulacion se obtiene de una simulacion transitoria con una duracion de 120 µs.



2. ¿Que elemento multiplica la senal de entrada con la referencia?

3. ¿Cual es el trabajo del filtro RC a la salida de la puerta XOR?

4. ¿Que hace el decisor y como esta implementado?

5. ¿Para que se coloca el flip-flop D a la salida?

Capıtulo 7. Demodulador BPSK. Demodulador DPSK 33

7.2. Demodulador DPSK

FILE NAME:

BY:

DATE:

PAGE:

Bloque8 DemoduladorDPSK.DSN22/10/2009


A B C D E F G H J K

A B C D E F G H J K

0

1

2

3

4

5

6

7

8

9

0

1

2

3

4

5

6

7

8

9PATH:1 of 1

REV: TIME: 16:44:45

DESIGN TITLE: Demodulador DPSK

IN

R97

10k

3

2

6

74 5

1 8

U24

LM318

6V

-5V

R98

1k2

D111N4148

D5

Q1

CLK3

Q2

R4

S6 U41:A

4013

666kHz

8

9

10

U28:C

4077

666kHz

PW=50%

TD=0

TF=1n

TR=1n

V1=0

V2=5

PER=1.5e-06

IN

FASE

CONTRAFASE

SW1DSWITCH

TSWITCH=1n

SW2DSWITCH

TSWITCH=1n

FASE

PER=3e-06

PW=50%

TD=1.5u

TF=1n

TR=1n

V1=-2

V2=2

CONTRAFASE

PW=50%

TD=0

TF=1n

TR=1n

V1=-2

V2=2

PER=3e-06

PCM

U1

INVERTER

IN

FASE

CONTRAFASE

PCMPCM

PER=4.8e-05

PW=50%

TD=0

TF=1n

TR=1n

V1=0

V2=5

666kHz

D15

CLK1

R14

Q013

Q112

Q211

Q32

U42:A

4015

D7

CLK9

R6

Q05

Q14

Q23

Q310

U42:B

4015

3

2

1

84

U44:A

TL082

5V

-5V

R116

2k4

C913n3

5

6

7

84

U44:B

TL082

R117

27k

R118

27k

5V

R178

10k

D11N4148

OUT

OUT

U28:C(Y)

U41:A(Q)

U42:A(Q3)

En este esquema de demodulador comparamos la fase de cada bit con el anterior, por loque necesitamos un reloj a la frecuencia de portadora. Sin embargo sigue siendo necesarioun sincronismo para poder distinguir cuando comienza un bit y realizar las comparacionesde manera correcta.


La simulacion transitoria a realizar en este caso tiene una duracion de 120 us.


1. ¿Que finalidad tiene el registro de desplazamiento?

2. ¿Que elemento multiplica la senal de entrada con el bit anterior?

3. ¿Cual es el trabajo del filtro RC tras el buffer, a la salida de la puerta XNOR?

4. ¿Que hace el decisor y como esta implementado?

5. ¿Para que se colocan los diodos?

6. Representar la secuencia de sımbolos enviada, la demodulada y comprobar que lacodificacion diferencial es correcta.

34 Demodulador DPSK

Capıtulo 8

Demodulador QPSK

Explicar someramente el diagrama de bloques del sistema de comunicaciones a ana-lizar. Relacionar cada uno de los bloques con su implementacion circuital. Enumerar losparametros mas importantes de los mismos (frecuencias centrales, tasas de bit, etc.).

En la figura se muestra una captura esquematica del demodulador, ası como los puntosdonde se deben colocar los markers de voltaje.

FILE NAME:

BY:

DATE:

PAGE:

Bloque9 DemoduladorQPSK.DSN26/10/2009


A B C D E F G H J K

A B C D E F G H J K

0

1

2

3

4

5

6

7

8

9

0

1

2

3

4

5

6

7

8

9PATH:1 of 2

REV: TIME: 18:16:17

DESIGN TITLE: Demodulador QPSK

IN

R97

10k

3

2

6

74 5

1 8

U24

LM318

5V

R98

1k2

D111N4148

D5

Q1

CLK3

Q2

R4

S6 U26:A

4013

666kHz

666kHz

FREQ=666666

PW=50%

TD=0

TF=1p

TR=1p

V1=0

V2=5

IN

666kHz

1

2

3

U28:A

4030

5

6

4

U28:B

4030

8

9

10

U28:C

4030

N4_180

N5_90

N6_270

R100

1k2

R101

1k2

R102

1k2

R99

1k2

C764n7

C754n7

3

2

1

84

U31:A

TL082

5

6

7

84

U31:B

TL082

5V

A

B

A

B

R1072k2

R1031k8

5V

R108

10k

R109

10k

D121N4148

D131N4148

D014

D113

D212

D311

CLK7

E19

E210

OE11

OE22

MR15

Q03

Q14

Q25

Q36

U1

4076

41.5k

41.5k

41.5k

TD=0

TR=1n

TF=1n

PW=50%

V1=0

V2=5

PER=2.4e-05

X012

X114

X215

X311

Y01

Y15

Y22

Y34

A10

B9

INH6

X13

Y3

U2

4052

OUT

41.5k

OUT

A

B

Bit1

Bit2

Bit1

Bit2

N5V

N5V

U1(Q0)

U2(X1)

Generacion de las fases y de la senal de prueba que sera demodulada.

35

36 Simulacion a realizar

FILE NAME:

BY:

DATE:

PAGE:

Bloque9 DemoduladorQPSK.DSN26/10/2009


A B C D E F G H J K

A B C D E F G H J K

0

1

2

3

4

5

6

7

8

9

0

1

2

3

4

5

6

7

8

9PATH:2 of 2

REV: TIME: 18:16:17

DESIGN TITLE: Demodulador QPSK

X04

X13

X22

X31

X415

X514

X613

X712

A11

B10

C9

E7

Y5

Y6

U3

74HC151

0grados

90grados

270grados

180grados

Bit1

Bit2

VA+VB

SUM1V(A)+V(B)

B1-2.5V

IN 0grados

0grados

TD=0

TR=1n

TF=1n

PW=50%

PER=6e-06

V1=0

V2=5

90grados

90grados

TD=1.5u

TR=1n

TF=1n

PW=50%

PER=6e-06

V1=0

V2=5

180grados

180grados

TD=0

TR=1n

TF=1n

PW=50%

PER=6e-06

V1=5

V2=0

270grados

270grados

TD=1.5u

TR=1n

TF=1n

PW=50%

PER=6e-06

V1=5

V2=0

Bit1

Bit1

TD=0

TR=1n

TF=1n

PW=50%

PER=4.8e-05

V1=5

V2=0

Bit2

Bit2

TD=0

TR=1n

TF=1n

PW=50%

PER=9.6e-05

V1=5

V2=0

IN

Bit1 Bit2

0grados 90grados 180grados 270grados

SRG8R

C1/->

& 1D1 3

2

4

5

6

10

8

11

12

9

13

U4

74HC164

666kHz

166kHz

N4_180

N6_270

N5_90

N4_180

N6_270

166kHz

TD=0

TR=1n

TF=1n

PW=50%

V1=0

V2=5

PER=6e-06

N5_90

166kHz

8.1. Simulacion a realizar

El proceso de demodulacion se consigue realizando una simulacion transitoria (ANALO-GUE) con una duracion de 140 µs.

8.2. Analisis de resultados

1. ¿Que finalidad tiene el punto de suma en la generacion de senal?

2. ¿Como se generan las cuatro fases a partir de la referencia de 0o (reloj de 166 kHz)?

3. ¿Que elemento multiplica la senal de entrada con las referencias de fase?

4. ¿Cual es el trabajo de los filtros RC a la salida de las puertas XOR? ¿Como serelaciona esto con la explicacion teorica presente en el manual del entrenador?

5. ¿Que hacen los decisores y como estan implementados?

6. ¿Cual es la finalidad de los diodos a la entrada de los flip-flops?

7. ¿Para que se colocan los flip-flops D y el multiplexor a la salida? ¿Por que la senalde seleccion del multiplexor es el reloj de 41.5 kHz?

Capıtulo 8. Demodulador QPSK 37

8. Comprobar que los sımbolos corresponden a los bits especificados en el manual deteorıa, tanto en la generacion de la senal QPSK como a la salida del demodulador.¿A que se debe el retraso de un sımbolo que presenta la salida respecto de la entrada?

simulaci on de subsistemas electr onicos en comunicaciones ...jesman/eav/practicaseav.pdf · fuente...

Documents