reporte de practicas electronica digital

Instituto Tecnológico de Saltillo.

13

Reporte de prácticas:

Electrónica Digital. Ing. Alejandro Benítez Gutiérrez.

José Pedro Francisco Palomino Espinoza.

Reporte de prácticas: Electrónica Digital.

José Pedro Francisco Palomino Espinoza Página 1

Practica 1.

Compruebe el funcionamiento de las compuertas lógicas.

Material (C.I.):

AND 74LS08

OR 74LS32

NOT 74LS04

NAND 74LS00

NOR 74LS02

XOR 74LS86

LED.

REISTENCIAS DE 330 Ω.

FUENTE DE 5V.

AND: 74LS08

Se puede ver claramente que la salida X solamente es "1" (1 lógico, nivel alto)

cuando la entrada A como la entrada B están en "1".

OR: 74LS32

Se puede ver claramente que la salida X es "1" (1 lógico, nivel alto) cuando la

entrada A o la entrada B están en "1".

A B X

0 0 0

0 1 0

1 0 0

1 1 1

A B X

0 0 0

0 1 1

1 0 1

1 1 1



NAND: 74LS00

Se puede ver claramente que la salida X solamente es "0" (0 lógico, nivel bajo)


NOR: 74LS02



XOR: 74LS86


cuando la entrada A es distinta a la B.

NOT: 74LS04

A B X

0 0 1

0 1 1

1 0 1

1 1 0

A B X

0 0 1

0 1 0

1 0 0

1 1 0

A B X

0 0 0

0 1 1

1 0 1

1 1 0

A X

0 1

1 0




cuando la entrada A está en "0" o en BAJA, mientras que la salida X solamente

es "0" (0 lógico, nivel bajo) cuando la entrada A está en "1" o en ALTA.

CONEXIONES DE LA PRÁCTICA:

CONCLUSION:

CON ESTA PRACTICA SE OBSERVO EL COMPORTAMIENTO LOGICO DE LAS

COMPUERTAS, CON ESTO PODEMOS COMENZAR A REALIZAR FUNCIONES

LOGICAS, IMPLEMENTANDOLAS EN CIRCUITOS PARA ASI COMPRENDER EL

ARREGLO QUE SE PUEDE HACER AL UTILIZAR DIFERENTES DE ELLAS.

74LS86 74LS00

74LS02

74LS32 74LS08



PRACTICA 2.

Hacer cada una de las compuertas (AND, OR, NAND, NOR Y XOR) con 4 entradas usando los

circuitos integrados serie 74LS.

AND: 74LS08

Se puede ver claramente que la salida X solamente es "1" (1

lógico, nivel alto) cuando la entrada A, B, C y D están en "1".

A B C D X

0 0 0 0 0

0 0 0 1 0

0 0 1 0 0

0 0 1 1 0

0 1 0 0 0

0 1 0 1 0

0 1 1 0 0

0 1 1 1 0

1 0 0 0 0

1 0 0 1 0

1 0 1 0 0

1 0 1 1 0

1 1 0 0 0

1 1 0 1 0

1 1 1 0 0

1 1 1 1 1



OR: 74LS32

Se puede ver claramente que la salida X es "1" (1 lógico,

nivel alto) cuando cualquiera de las entradas A, B, C o D

estén en "1".

A B C D X

0 0 0 0 0

0 0 0 1 1

0 0 1 0 1

0 0 1 1 1

0 1 0 0 1

0 1 0 1 1

0 1 1 0 1

0 1 1 1 1

1 0 0 0 1

1 0 0 1 1

1 0 1 0 1

1 0 1 1 1

1 1 0 0 1

1 1 0 1 1

1 1 1 0 1

1 1 1 1 1



NAND: 74LS00

Se puede ver claramente que la salida X es "0" (0 lógico,

nivel bajo) cuando todas las entradas A, B, C y D estén en

"1".

A B C D X

0 0 0 0 1

0 0 0 1 1

0 0 1 0 1

0 0 1 1 1

0 1 0 0 1

0 1 0 1 1

0 1 1 0 1

0 1 1 1 1

1 0 0 0 1

1 0 0 1 1

1 0 1 0 1

1 0 1 1 1

1 1 0 0 1

1 1 0 1 1

1 1 1 0 1

1 1 1 1 0



NOR: 74LS02

Se puede ver que la salida X es "1" (1 lógico, nivel ALTO)

cuando todas las entradas A, B, C y D están en "0".

A B C D X

0 0 0 0 1

0 0 0 1 0

0 0 1 0 0

0 0 1 1 0

0 1 0 0 0

0 1 0 1 0

0 1 1 0 0

0 1 1 1 0

1 0 0 0 0

1 0 0 1 0

1 0 1 0 0

1 0 1 1 0

1 1 0 0 0

1 1 0 1 0

1 1 1 0 0

1 1 1 1 0



XOR: 74LS86

Se observa que la salida X solamente es "1" (1 lógico, nivel

alto) cuando la entradas A, B, C y D son distintas entre ellas.

Conclusión:

Esta práctica sirve para saber cómo utilizar completamente

los circuitos integrados serie 74, los cuales no siempre

cumplen con la cantidad de entradas necesarias para dichas

aplicaciones, así que tenemos que buscar La forma de como

conectarlas y así generar el número de entradas buscadas

obteniendo el mismo funcionamiento de una compuerta

lógica.

A B C D X

0 0 0 0 0

0 0 0 1 1

0 0 1 0 1

0 0 1 1 1

0 1 0 0 1

0 1 0 1 1

0 1 1 0 1

0 1 1 1 1

1 0 0 0 1

1 0 0 1 1

1 0 1 0 1

1 0 1 1 1

1 1 0 0 1

1 1 0 1 1

1 1 1 0 1

1 1 1 1 0



Practica 3.

Universalidad de las Compuertas.

Realizar todas las compuertas lógicas usando solamente compuertas NAND Y

NOR.

Material:

NAND 74LS00

NOR 74LS02

LED

RESISTECIA DE 330 OHMS.

Universalidad de las Compuertas: NAND

(SUMA DE PRODUCTOS)

*(~): NEGACION.

AND: F= ~(~(a b) ~(a b))

OR: F= ~(~(a a) ~(b b))

A B X

0 0 0

0 1 0

1 0 0

1 1 1

A B X

0 0 0

0 1 1

1 0 1

1 1 1



NOT: F= ~(a a)

NOR: F= ~(~(~(a a) ~(b b)) ~(~(a a) ~(b b)))

XOR: F=~(~(a ~(b b)) ~(~(a a) b))

NXOR: F=~(~(~(a ~(b b)) ~(~(a a) b)) ~(~(a ~(b b)) ~(~(a a) b)))

A X

0 1

1 0

A B X

0 0 1

0 1 0

1 0 0

1 1 0

A B X

0 0 0

0 1 1

1 0 1

1 1 0

A B X

0 0 1

0 1 0

1 0 0

1 1 1



BUFFER: F= ~(~(a a) ~(a a))

UNIVERSALIDAD DE COMPUERTAS: NOR

(PRODUCTO DE SUMAS)

AND: F= ~(~(a + a) + ~(b + b))

OR: F=~(~(a + b) + ~(a + b))

NOT: F=~(a + a)

A X

0 0

1 1

A B X

0 0 0

0 1 0

1 0 0

1 1 1

A B X

0 0 0

0 1 1

1 0 1

1 1 1

A X

0 1

1 0



NAND: F=~(~(~(a + a) + ~(b + b)) + ~(~(a + a) + ~(b + b)))

XOR: F=~(~(~(~(a + a) + b) + ~(a + ~(b + b))) + ~(~(~(a + a) + b)

+ ~(a + ~(b + b))))

NXOR: F=~(~(~(a + a) + b) + ~(a + ~(b + b)))

BUFFER: F=~(~(a + a) + ~(a + a))

A B X

0 0 1

0 1 1

1 0 1

1 1 0

A B X

0 0 0

0 1 1

1 0 1

1 1 0

A B X

0 0 1

0 1 0

1 0 0

1 1 1

A X

0 0

1 1



CONEXIONES:

UNIVERSALIDAD: NAND

UNIVERSALIDAD: NOR



CONCLUSION:

Estas compuertas se dicen que son “universales” ya que con cada una de las

dos familias podemos realizar las funciones lógicas.

Con esto se busca reducir al mínimo el número de C.I. utilizados al conectar

una función; con esto se ahorraría espacio teniendo una conexión más

eficiente.

Para reducir una suma de productos se usa la compuerta lógica NAND, y para

reducir un producto de sumas se utiliza la compuerta lógica NOR.



Practica 4.

Conectar la siguiente función; se conectara sin reducir la expresión y después

reduciendo la expresión usando algebra de booleana.

F= a ~b d + a ~b ~d

DESPUES DE UTILIZAR ALGEBRA BOOLEANA PARA REDUCIR LA EXPRESION,

NOS QUEDA:

F= a ~b d + a ~b ~d

= a ~b(d+~d)

= a ~b

A B D X

0 0 0 0

0 0 1 0

0 1 0 0

0 1 1 0

1 0 0 1

1 0 1 1

1 1 0 0

1 1 1 0

a b X

0 0 0

0 1 0

1 0 1

1 1 0



Conexión

Conclusión:

Esta práctica nos ayuda a comenzar a armar nuestras propias funciones,

reduciéndolas utilizando algebra booleana, para reducir el número de circuitos

integrados al conectar el circuito, con esto ahorramos considerable espacio y

hacemos más eficiente nuestra función.



Practica 5.

Conectar la siguiente función; se conectara sin reducir la expresión y después

reduciendo la expresión usando algebra de booleana.

F=ABC+ A ~B(~(~A~C))

DESPUES DE UTILIZAR ALGEBRA BOOLEANA PARA REDUCIR LA EXPRESION,

NOS QUEDA:

F=ABC+ A ~B(~(~A~C))

= ABC+ A ~B(~~A~~C)

= ABC+ A ~B+A~B C

=AC(B+~B)+ A ~B

=A( C+ ~B)

A B C X

0 0 0 0

0 0 1 0

0 1 0 0

0 1 1 0

1 0 0 1

1 0 1 1

1 1 0 0

1 1 1 1

A B C X

0 0 0 0

0 0 1 0

0 1 0 0

0 1 1 0

1 0 0 1

1 0 1 1

1 1 0 0

1 1 1 1



CONEXION

Conclusion:

Esta práctica nos ayuda a comenzar a armar nuestras propias funciones,

reduciéndolas utilizando algebra booleana, para reducir el número de circuitos

integrados al conectar el circuito, con esto ahorramos considerable espacio y

hacemos más eficiente nuestra función.

Cabe destacar que a veces se puede reducir más la función, pero que es

necesario observar el número de puertas lógicas resultantes en la última

expresión, lo que se busca es reducir al mínimo el uso de distintos circuitos

integrados.



Practica 6.

Decodificador BCD a 7 segmentos usando puertas lógicas.

Este circuito decodifica la entrada en BCD para presentar en un display de 7

segmentos el número de dicho código como se muestra en el circuito, Siendo

su tabla de verdad como sigue:

Obtener cada una de las

funciones utilizando mapas

de karnaugh.

Una vez obtenidas las

funciones de cada segmento,

proceder a armar el circuito

para conectar el display.

Para segmento a:

a= ~B ~D + C + B D + A

Decimal A B C D a b c d e f g

0 0 0 0 0 1 1 1 1 1 1 0

1 0 0 0 1 0 1 1 0 0 0 0

2 0 0 1 0 1 1 0 1 1 0 1

3 0 0 1 1 1 1 1 1 0 0 1

4 0 1 0 0 0 1 1 0 0 1 1

5 0 1 0 1 1 0 1 1 0 1 1

6 0 1 1 0 1 0 1 1 1 1 1

7 0 1 1 1 1 1 1 1 0 0 1

8 1 0 0 0 1 1 1 0 0 0 0

9 1 0 0 1 1 1 1 1 0 1 1

10 1 0 1 0 X x x x x x x

11 1 0 1 1 x x x x x x X

12 1 1 0 0 X x x x x x x

13 1 1 0 1 x x x x x x X

14 1 1 1 0 X x x x x x X

15 1 1 1 1 x x x x x x X

C

1 1 1

1 1 1 B

A x x x X

1 1 x x

D



Para segmento b:

b=~B + ~C ~D + C D

Para segmento c:

c=~C + D + B

Para segmento d:

d=~B ~D + ~B C + C ~D + B ~C D + A

C

1 1 1 1

1 1 B

A x x x X

1 1 x x

D

C

1 1 1

1 1 1 1 B

A x x x X

1 1 x X

D

C

1 1 1

1 1 B

A x x x X

1 1 x X

D



Para segmento e:

e=~B ~D + C ~D

Para segmento f:

f= ~C ~D + B ~C + B ~D + A

Para segment g:

g=~B C + C ~D + B ~C + A

C

1 1

1 B

A x x x X

1 x X

D

C

1

1 1 1 B

A x X x X

1 1 x X

D

C

1 1

1 1 1 B

A x X x X

1 1 x X

D



Una vez teniendo

las funciones

para cada

segmento

construiremos el

circuito, en este

caso lo construí

en base a puras

compuertas

NAND, para ver si

podía reducir el

número de

circuitos

integrados y

ahorrar espacio.



Conexiones.

Conclusión:

Con esta práctica aprendimos como crear una decodificador BCD, utilizando la

lógica de las compuertas, asi bien implementamos mapas de karnaugh en la

reducción de funciones booleanas.

reporte de practicas electronica digital

Documents