PREPARATORIO DE LABORATORIO DE DISPOSITIVOS ELECTRONICOS, PRACTICA NO. 10, ABRIL 2013 1

Polarización y amplificadores con el uso de JFETS.Renato Díaz, Estudiante, Facultad de Ingeniería Eléctrica y Electrónica

Resumen—Analizar e implementar los principales circuitos de polari-zación para JFETS.Analizar e implementar un amplificador usando un JFET.

Index Terms—Amplificador, JFET, polarización.

I. INTRODUCCIÓN

ESTE presente preparatorio se enfocará al conocimientode los diferentes circuitos de polarización y amplificación

usando JFETs y cuáles son sus características.Abril , 2013

II. PROCEDIMIENTO PRACTICO

II-A. Implementar los circuitos del trabajo preparatorio delos literales 3,4,5 y 7.

II-B. Tomar las medidas de voltajes y corrientes que consi-dere necesarias para su informe.

II-C. Para el circuito de la Figura 2 graficar las formas deonda de entrada, salida y terminales del JFET.

III. TRABAJO PREPARATORIO

III-A. Consultar las principales cararcterísticas de los tran-sistores de efecto de campo y presente un cuadro con lassemejanzas y diferencias entre este tipo de transistores y losde juntura bipolar.

CARACTERISTICAS DE LOS FETSTiene una resistencia de entrada extremadamente alta(casi 100M).No tiene un voltaje de uni’on cuando se utiliza Conmu-tador (Interruptor).Hasta cierto punto es inmune a la radiación.Es menos ruidoso.Puede operarse para proporcionar una mayor estabilidadtérmica.

Ventajas del FET1) Son dispositivos controlados por tensión con unaimpedancia de entrada muy elevada (107 a 1012ohmios).2) Los FET generan un nivel de ruido menor que los BJT.3) Los FET son más estables con la temperatura que los BJT.4) Los FET son más fáciles de fabricar que los BJT puesprecisan menos pasos y permiten integrar mas dispositivos enun CI.5) Los FET se comportan como resistencias controlados portensión para valores pequeños de tensión drenaje-fuente.6) La alta impedancia de entrada de los FET les permiteretener carga el tiempo suficiente para permitir su utilizacióncomo elementos de almacenamiento.

7) Los FET de potencia pueden disipar una potencia mayory conmutar corrientes grandes.

Desventajas que limitan la utilización de los FET1) Los FET presentan una respuesta en frecuencia pobredebido a la alta capacidad de entrada.2) Los FET presentan una linealidad muy pobre, y en generalson menos lineales que los BJT.3) Los FET se pueden dañar debido a la electricidad estática.

Figura 1.Semejanzas y diferencias entre FETs y TBJs

III-B. Revisar las hojas de datos de los dispositivos 2N5457,2N3819 y K161 presente un cuadro con los valores de losparámetros más importantes.

Simbolo Parametro V alor Unidades2N5457

Vp V. de estrangulamiento 6 VVGSoff V.compuerta-fuente -6 VIDSS I. drenaje-fuente min:1; tip:3 mATJ Temperatura de juntura -55 a 150 C

2N3819Vp V. de estrangulamiento 8 V

VGSoff V.compuerta-fuente -8 VIDSS I. drenaje-fuente min:2; max:20 mATJ Temperatura de juntura -55 a 150 C

K161Vp V. de estrangulamiento min:0.4;max:4 V

VGSoff V.compuerta-fuente min:-0.4;max:-4 VIDSS I. drenaje-fuente tipico:10 mATJ Temperatura de juntura -55 a 125 C

III-C. Calcular los voltajes de polarización para los circuitosde la figura2 y figura3.

VDD = 18[V ]RD = 2,4[kΩ]RS = 1,2[kΩ]R1 = 220[kΩ]

PREPARATORIO DE LABORATORIO DE DISPOSITIVOS ELECTRONICOS, PRACTICA NO. 10, ABRIL 2013 2

0

J1

J2N3819

J1

J2N3819

910kR1910kR1

V118V

V118V

220kR2220kR2

2.4kR32.4kR3

1.2kR41.2kR4

Figura 2.Circuito de polarización con divisor de voltaje conFET.

R2 = 910[kΩ]IDSS = 2[mA]

Vp = 8[V ] = −VGS(off)

RG = R1||R2 = 177,17[kΩ]

VGG = [R1/(R1 + R2)] ∗ VDD = 3,50[V ]

Curva de transductancia :

IDS = IDSS ∗ (1− [VGS/VGS(off))2

Recta de polarizacin :

IDS =[VGG − VGS ]

RS

∴ [1

V 2GS(off)

] ∗ V 2GS + (

1

[RS ∗ IDSS ]− 2

VGS(off)) ∗ VGS +

+ 1− (VGG

[IDSS ∗RS ]) = 0

1/V 2GS(off) = 0,015625

((1

[RS ∗ IDSS ])− (

2

VGS(off)) = 0,667

1− VGG

[RS ∗ IDSS ]= −0,4583

∴ VGS = −43,34[V ] o 0,6767[V ]

VGS = −43,34[V ]

IDSS =[VGG − VGS ]

RS= 39,037[mA]

VS = −VGS = 43,34[V ]

VD = VDD − (IDS ∗RD) = 93,68[V ]

VDS = VD − VS = 50,34[V ]

∴ se est trabajando en la RAN porque VDS > Vp VDD =

0

V120V

V120V

3.3kR13.3kR1

J1

J2N3819

J1

J2N3819

1000kR2

1000kR2

1kR31kR3

Figura 3.Circuito de autopolarización con FET

20[V ]RD = 3,3[kΩ]RS = 1[kΩ]RG = 1000[kΩ]IDSS = 2[mA]Vp = 8[V ] = −VGS(off)

Malla de entrada :

VGS = −ID ∗RS = −(1[kΩ]) ∗ ID

Malla de salida :

ID = IDSS ∗ (1− [VGS

VGS(off)])2

ID = 2[mA] ∗ (1− [−(1[kΩ]) ∗ ID−8[V ]

])2

ID = 1,372[mA]

VGS = −(1[kΩ]) ∗ ID = −1,372[V ]

VS = −VGS = 1,372[V ]

VD = VDD − ID ∗RD = 15,47[V ]

VDS = VD − VS = 14,1[V ]

∴ se est trabajando en la RAN porque VDS > Vp

PREPARATORIO DE LABORATORIO DE DISPOSITIVOS ELECTRONICOS, PRACTICA NO. 10, ABRIL 2013 3

III-D. Diseñe un circuito usando un JFET canal n polarizadocon divisor de voltaje con los siguientes datos: ID=IDSS/2,VDS=10V, VDD=20V, VG=1.5V y R2=100K. Considere el Vpde su transistor.

0

J1

J2N3819

J1

J2N3819

R1R1

V120V

V120V

R2R2

RDRD

RSRS

Figura 4.Diseño de circuito de polarización con divisor devoltaje y canal n con JFET.

2N3819:Vp = 8[V ] = −VGS(off)

IDSS = 2[mA]

ID =IDSS

2= 1[mA]

VG =R2

R1 + R2∗ VDD

R1 = R2 ∗ (VDD

VG− 1)

R1 = 100k ∗ (20

1,5− 1)

R1 = 1,2[MΩ]

ID = IDSS ∗ (1− VGS

VGSS(off))2

VGS = −8(1−√

1

2) = −2,34[V ]

RS =VG − VGS

ID= 3,9[kΩ]

VD = VDS − ID ∗RS = 13,9[V ]

RD =VDD − VD

ID=

20[V ]− 13,9[V ]

1[mA]= 6,8[kΩ]

III-E. Diseñe un circuito usando JFET canal n autopolariza-do con los siguientes datos: ID=IDSS/2, VDS=6V, VDD=12V,y RG=1M. Considere el Vp de su transistor.

2N3819:Vp = 8[V ] = −VGS(off)

IDSS = 2[mA]

ID =IDSS

2= 1[mA]

0

V112V

V112V

RDRD

J1

J2N3819

J1

J2N3819

RGRG RSRS

Figura 5.Diseño de circuito de Autopolarización y canal n conJFET.

ID = IDSS ∗ (1− VGS

VGSS(off))2

VGS = −8(1−√

1

2) = −2,34[V ]

RS = −VGS

ID= 2,2[kΩ]

VS = −VGS = 2,34[V ]

VD = VDS + VS = 8,34[V ]

RD =VDD − VD

ID=

12[V ]− 8,34[V ]

1[mA]= 3,9[kΩ]

III-F. Simule los circuitos diseñados en los literales 4 y5. Presente en un cuadro las mediciones DC obtenidas ensimulaciõn y las que calculó teóricamente.

19.40V

20.00V

20.00V

19.33V

0V

0

J1

J2N3819

J1

J2N3819

4.868mA

-4.957mA

88.79uA1.2MR1

1.2MR1

5.068mA

V120V

V120V

5.157mA

100kR2

100kR2

200.0uA

6.8kRD

6.8kRD

88.79uA

3.9kRS

3.9kRS

4.957mA

Figura 6.Simulación del diseño de circuito de polarización condivisor de voltaje y canal n con JFET.

PREPARATORIO DE LABORATORIO DE DISPOSITIVOS ELECTRONICOS, PRACTICA NO. 10, ABRIL 2013 4

1.276fV

12.00V

8.205V

2.141V

0V

0

V112V

V112V

973.2uA

3.9kRD

3.9kRD

973.2uA

J1

J2N3819

J1

J2N3819-1.276pA

-973.2uA

973.2uA

1MRG

1MRG

1.276pA

2.2kRS2.2kRS

973.2uA

Figura 7.Simulación del diseño de circuito deAutopolarización y canal n con JFET.

III-G. Realizar la simulación del circuito diseñado en lafigura 8 en un software computacional y presentar las formasde onda de entrada, salida y las formas de onda obtenidas enlos terminales del FET.

0

V

V

V

V

V

22000kR122000kR1

270kR2270kR2

47u

C3

47u

C3

1.5kR61.5kR6

2.7kR32.7kR3

10u

C2

10u

C2

0.1uC1

0.1uC1

V1

FREQ = 1kHzVAMPL = 200mV

VOFF = 0V1

FREQ = 1kHzVAMPL = 200mV

VOFF = 0

10000kR5

10000kR5

V215V

V215VJ1

J2N3819

J1

J2N3819

Figura 8.Amplificador con JFET

.

RENATO DIAZ LABORATORIO DE DISPOSITIVOS ELECTRONICOS PRACTICA N 10(A) Vin vs Vout

Time

0s 0.2ms 0.4ms 0.6ms 0.8ms 1.0ms 1.2ms 1.4ms 1.6ms 1.8ms 2.0ms 2.2ms 2.4ms 2.6ms 2.8ms 3.0msV(C2:A) V(C1:B)

-1.6V

-1.2V

-0.8V

-0.4V

0V

0.4V

0.8V

1.2V

1.6V

Figura 9.Vin vs Vout Amplificador con JFET

RENATO DIAZ LABORATORIO DE DISPOSITIVOS ELECTRONICOS PRACTICA N 10(A) Formas de onda en los terminales

Time

0s 0.2ms 0.4ms 0.6ms 0.8ms 1.0ms 1.2ms 1.4ms 1.6ms 1.8ms 2.0ms 2.2ms 2.4ms 2.6ms 2.8ms 3.0msV(J1:d) V(J1:g) V(J1:s)

-2V

0V

2V

4V

6V

8V

10V

12V

14V

VD

VS

VG

Figura 10.Formas de onda en los terminales del JFET

IV. CONCLUSIONES

Son dispositivos sensibles a la tensión con alta impedan-cia de entrada (del orden de 107 W).Los FET generan un nivel de ruido muy bajo por lo queayuda en las formas de onda que obtenemos sean nítidasy con baja interferencia.Los FET se comportan como resistores variables contro-lados por tensión para valores pequeños de tensión dedrenaje a fuente.

V. BIBLIOGRAFIA

REFERENCIAS

[1] R. Boylestad and L. Nashelsky, Electrónica:Teoria de circuitos y dispo-sitivos electrrónicos 10ma ed. Prentice Hall, 2009.

[2] Thomas L. Floyd, Dispositivos Electrónicos, Octava Edición, PearsonEducación; México 2008.

[3] Schilling, D., Belove, . 1993. Circuitos Electrónicos Discretos e Integra-dos. Mc Graw- Hill