INSTITUTO TECNOLGICO DE CD.CUAUHTMOC

PLCs

Practica #1Funcin con compuertas.

Alumnos: David Alan Villalba Caraveo Joel Ochoa Morales

Grupo 8A I.M.Catedrtico: Dr. David Senz Zamarrn

ndice general

I. Introduccin5II. Marco terico62.1 Mapas k62.2 Algebra booleana8III. Planteamiento del problema11IV. Objetivo12V. Material y equipo13VI. Metodologa14VII. Desarrollo y resultados.15VIII. Conclusiones20Referencias21Apndice A Instrucciones en Lucas Nulle22

ndice de figuras

Figura 2.1 Mapa K.6Figura 2.3 Construccin de un mapa k.7Figura 2.4 Circuito de suma bsico.8Figura 2.5 Operaciones de una suma en un circuito.8Figura 2.6 Operacin producto.9Figura 2.7 Operaciones del producto en un circuito.9Figura 2.8 Operacin negacin.10Figura 2.9 Operacin combinada negacin y suma.10Figura 7.1 Primera agrupacin de unos.16Figura 7.2 Segunda agrupacin.17Figura 7.3 Tercera seleccin.17Figura 7.4 Funcin en diagrama de escalera.18Figura 7.5 Programa en el Lucas Nulle.19

ndice de tablas

Tabla 5.1 Material y equipo necesario.13Tabla 7.1 Funcin elegida.15Tabla 7.2 Funcin introducida al mapa k.16

I. Introduccin

En la presente practica se realiza una funcin o una serie de valores que deben cumplir con una respuesta establecida, esta funcin elegida al azar la cual se simplifica utilizando diversos mtodos como los son la utilizacin de mapas k y el algebra booleana, con estas reducciones se obtiene la funcin principal y mas simple para la funcin elegida, esta funcin cuenta con 4 entradas y debe de tener una respuesta a cualquier combinacin de las entradas.

La funcin simplificada se realiza en circuitos con interruptores y se simula su funcionamiento, de igual manera se realiza un programa en el Lucas Nulle para cargarlo al PLC y ver el funcionamiento fsico de la funcion cargada al Lucas Nulle.

II. Marco terico

2.1 Mapas kUn mapa de Karnaugh (tambin conocido como tabla de Karnaugh o diagrama de Veitch, abreviado como Mapa-K o Mapa-KV) es un diagrama utilizado para la simplificacin de funciones algebraicasBooleanas. Los mapas de Karnaugh reducen la necesidad de hacer clculos extensos para la simplificacin de expresiones booleanas, aprovechando la capacidad del cerebro humano para el reconocimiento de patrones y otras formas de expresin analtica, permitiendo as identificar y eliminar condiciones redundantes.

El mapa de Karnaugh consiste en una representacin bidimensional de la tabla de verdad de la funcin a simplificar. Puesto que la tabla de verdad de una funcin de N variables posee 2N filas, el mapa K correspondiente debe poseer tambin 2N cuadrados. Las variables de la expresin son ordenadas en funcin de su peso y siguiendo el cdigo Gray, de manera que slo una de las variables vara entre celdas adyacentes. La transferencia de los trminos de la tabla de verdad al mapa de Karnaugh se realiza de forma directa, albergando un 0 un 1, dependiendo del valor que toma la funcin en cada fila. Las tablas de Karnaugh se pueden utilizar para funciones de hasta 6 variables. En la Figura 2.1 se muestra un mapa k con distintos colores, y la funcin obtenida de cada agrupacin por color.

Figura 2.1 Mapa K.Las variables de entrada pueden combinarse de 16 formas diferentes, por lo que el mapa de Karnaugh tendr 16 celdas, distribuidas en una cuadricula de 4 4.La combinacin de dgitos binarios en el mapa representa el resultado de la funcin por cada combinacin de entradas. Por ejemplo, la celda en la esquina superior izquierda del mapa es 0, porque el resultado de la funcin es = 0 cuando A = 0, B = 0, C = 0, D = 0. De igual manera, la esquina inferior derecha es 1 porque el resultado de la funcin es = 1 cuando A = 1, B = 0, C = 1, D = 0.En la Figura 2.2 se muestra construccin de un mapa k.

Figura 2.2 Construccin de un mapa k.

Una vez construido el mapa de Karnaugh, la siguiente tarea es la de seleccionar conjuntos de trminos de manera que se obtenga el menor nmero de trminos posible. Estos trminos se seleccionan formando grupos de rectngulos cuyas areas sean potencia de 2 (ej. 1, 2, 4, 8, ...) tratando de agrupar el mayor nmero de trminos posible.

Que trminos seleccionar van dependiendo de como se quiera realizar la simplificacin, puesto que esta puede realizarse por minitrminos o por maxitrminos.

2.2 Algebra booleana

Este tipo de algebra se utiliza para simplificar diversas operaciones lgicas, y ayudar a la resolucin de un problema o alguna funcin de manera mas sencilla.

2.2.1 Operacin suma

La operacin suma (+) asigna a cada par de valores a, b de A un valor c de A:

Su equivalencia en lgica de interruptores es un circuito de dos interruptores en paralelo, el cual se muestra en la Figura 2.3.Figura 2.3 Circuito de suma bsico.

Si uno de los valores de a o b es 1, el resultado ser 1, es necesario que los dos sumandos sean 0, para que el resultado sea 0, estas operaciones se aprecian en la Figura 2.4.

Figura 2.4 Operaciones de una suma en un circuito.

2.2.2 Operacin producto

La operacin producto () asigna a cada par de valores a, b de A un valor c de A:

Esta operacin en lgica de interruptores es un circuito en serie de dos interruptores, esto se observa en la Figura 2.5

Figura 2.5 Operacin producto.

Solo si los dos valores a y b son 1, el resultado ser 1, si uno solo de ellos es 0 el resultado ser 0, esto se muestra en la Figura 2.6.

Figura 2.6 Operaciones del producto en un circuito.

2.2.3 Operacin negacin

La operacin negacin presenta el opuesto del valor de a:Un interruptor inverso equivale a esta operacin, el cual se observa en la Figura 2.7.

Figura 2.7 Operacin negacin.

2.2.4 Operaciones combinadas

Partiendo de estas tres operaciones elementales se pueden realizar otras ms complejas, que podemos representar como ecuaciones booleanas, por ejemplo:

Que representado en lgica de interruptores es un circuito de dos interruptores en paralelo, siendo el primero de ellos inverso, esto se ve en la Figura 2.8.

Figura 2.8 Operacin combinada negacin y suma.

III. Planteamiento del problemaPara la realizacin de la presente prctica se elige una funcin al azar que tenga 4 entradas, la funcin debe de responder a cualquier combinacin de las entradas, as que se recomienda la realizacin de una tabla da verdad para la seguridad de que se contemplan todas las entradas.

Se debe obtener una funcin de la tabla de verdad lo mas simplificada posible, asi que se recomienda utilizar mapas k. Una ves con la funcin se realiza un diagrama de escalera para representarla en forma de programacin de PLC.

Por ultimo se simula por programacin en el Lucas Nulle, y se pasa al PLC para verificar que el funcionamiento es el deseado.

IV. Objetivo

El objetivo de la practica es dar una introduccin a lo que es el control de PLCs y al tipo de lgica que se utiliza para la programacin de los mismos ya que es un tanto distinta al resto de programacin ya que se utilizan diagramas y seales fsicas, en este caso se realiza una practica sencilla para la demostracin de como se realiza una funcin en un circuito en forma de diagrama de escalera que es la programacin bsica de un PLC y en forma escrita que es el lenguaje manejado por el Lucas Nulle, adems de conocer su funcionamiento en forma fsica, y saber como se realiza la conexin.

V. Material y equipo

El material y equipo necesario son softwares ya que se simulo el funcionamiento de la funcin, principalmente se utiliza el Lucas Nulle, para realizar al programacin y simulacin.

Tabla 5.1 Material y equipo necesario.SoftwareDefinicin

Lucas-nulle

Este programa es el que se utiliza en la presente practica para realizar la programacin de la funcion, y para pasar el programa al PLC y ver su funcionamiento fsico.

CircuitMaker.

Este programa se utiliza en la creacin del circuito de la funcin que se obtiene con el algrbra de Boole

VI. Metodologa

Para la realizacin de la presente prctica se realiza una tabla de verdad con la funcin elegida, esta funcin es pasada a un mapa k para simplificar con mayor facilidad la funcin.

De los mapas k se obtiene la funcin simplificada, y luego esta funcin se realiza en un circuito electrnico por medio de interruptores en serie y paralelo, hasta obtener la funcin deseada.

Por ultimo se realiza el programa en el Lucas Nulle, indicando las variables de entrada como booleanas, e indicando algunas variables internas para guardar valores. Con esto se comienzan a colocar las operaciones de la funcin obtenida anteriormente, y al terminar de escribir la funcin en el programa se procede a su simulacin, y a su funcionamiento en el PLC.

VII. Desarrollo y resultados

Se elige una funcin al azar, la cual tiene que ser de 16 posibles respuestas, es decir, que utilice 4 bits en la entrada, la funcin elegida es la que se muestra en la Tabla 7.1.

Tabla 7.1 Funcin elegida.ABCDFuncin

00000

00010

00100

00110

01000

01010

01101

01111

10001

10010

10100

10110

11001

11011

11101

11111

De esta tabla se obtiene la funcin por medio de la simplificacin de los mapas k, la Tabla 7.1, simplificada en un mapa k, se puede apreciar en la Tabla 7.2, donde se introduce la funcin en una tabla de mapas k.

Tabla 7.2 Funcin introducida al mapa k. CD AB00011110

000000

010011

111111

101000

Luego es se agrupan los unos en grupos de 2, 4, 8, 16, etc. En este caso se comenz por agrupar primero los cuatro unos que se muestran en la Figura 7.1, de aqu se obtiene la funcin BC.

Figura 7.1 Primera agrupacin de unos.

La funcin obtenida de la primera agrupacin es BC, ya que en la columna de la izquierda B es igual para la agrupacin, y para la fila superior C es igual para la agrupacin, por lo tanto el resultado es BC.

Luego se agrupan los unos que se muestran el la Figura 7.2, en este caso son 4 unos, aunque se toman los que ya se haban tomado el la Figura 7.1, esto no afecta al resultado final y adems simplifica la funcin total obtenida.

Figura 7.2 Segunda agrupacin.

La funcin obtenida de la segunda agrupacin es AB, ya que son los nicos que no cambian su valor en la agrupacin.

Ya nicamente que da un uno por seleccionar, sin embargo la nica manera de seleccionarlo es nicamente con otro uno, por lo tanto se seleccionan 2 unos para obtener el resultado, esto se puede apreciar en la Figura 7.3.

Figura 7.3 Tercera seleccin.

La funcin obtenida de la tercera seleccin es ACD, la comilla a un lado de la C y D indica que es negada, es decir, que el valor que no cambio es cero. El resultado es ACD ya que son las variables que no cambian en la agrupacin, la nica que cambio su valor es la B.

La funcin final de un mapa k, es la suma de todos los resultados de las agrupaciones que se realizaron, as que el la funcin final es: F=BC+AB+ACD

Esta funcin se puede simplificar mediante el algebra booleana, lo nico que se hacer es factorizar la A en 2 trminos, y es lo mas simplificada que puede quedar la funcin.

Simplificada es: F= BC + A (B + CD),

Esta simplificacin se puede observar en un circuito el cual es como un diagrama de escalera, en la Figura 7.4 se aprecia esta funcin.

Figura 7.4 Funcin en diagrama de escalera.

Por ultimo esta funcin se simulo en el software Lucas Nulle, el programa para la obtencin de esta funcin en el software antes mencionado se muestra en la Figura 7.5.

Figura 7.5 Programa en el Lucas Nulle.

La estructura es primero declarar las variables booleanas, luego se declaran las variables internas necesarias, y por ultimo se realizan las operaciones necesarias para la obtencin de la funcin. EL resultado es satisfactorio ya que este programa funciona de forma precisa a la funcin que se tiene, concluyendo as la prctica.

VIII. ConclusionesLos resultados de la prctica son satisfactorios ya que se cumple con el objetivo de la prctica, y se cumplen de manera satisfactoria las caractersticas del problema.

Esta practica ayuda a recordar el algebra booleana, las compuertas lgicas, la utilizacin de las tablas de verdad y de los mapas k. Adems de dejar un conocimiento sobre la programacin de un PLC con el Lucas Nulle

ReferenciasComo referencia se utilizo la ayuda que contiene el programa Lucas Nulle, esta es la base para la realizacin de la prctica ya que se explica como funciona cada operacin, como es la declaracin de variables y todo lo necesario para realizar el programa.

Apndice A Instrucciones en Lucas Nulle

Operacin lgica AND

La variable de salida de una operacin AND tiene el valor de seal "1" si todas las variables de entrada de la operacin AND poseen el valor de seal "1". Esto se puede representar por diferentes medios: lgebra lgica:H1= S1*S2Esquema de funciones:

Lista de instrucciones:LDS1

ANDS2

STH1

Texto estructuradoH1 := S1 AND S2;

Operacin lgica OR

La variable de salida de una operacin OR tiene el valor de seal "1" si, por lo menos, una de las variables de entrada posee el valor de seal "1". Esto se puede representar con diferentes medios: lgebra lgica:H1= S1+S2Esquema de funciones:

Lista de instrucciones:LDS1

ORS2

STH1

Texto estructurado:H1 := S1 OR S2

Negacin de variablesLa variable de salida de una negacin tiene el valor de seal "1" si la variable de entrada presenta el estado de seal "0" y viceversa. Esto se puede representar con diferentes medios: lgebra lgica:H1= /S1Esquema de funciones:

Lista de instrucciones:LDN S1

STH1

Texto estructurado:H1 := NOT S1;

Conexin de emisores de seales al PLCEn el diagrama anterior de circuito, S1 se representa como contacto normalmente cerrado. Antes de iniciar la programacin de un PLC se debe conocer de qu manera los emisores de seales (por ejemplo, S1) se encuentran conectados al PLC. La programacin depende de este hecho. Por esta razn, entre los emisores de seales se diferencia entre contactos normalmente cerrados o normalmente abiertos:Contacto normalmente abiertoContacto normalmente cerrado

activadoEl valor de la seal en la entrada del PLC es "1"El valor de la seal en la entrada del PLC es "0"

no activado El valor de la seal en la entrada del PLC es "0"El valor de la seal en la entrada del PLC es "1"

1