Diseo Digital Avanzado con FPGA

Prctica 1: Implementacin de una funcin booleana en FPGA.Integrantes del equipo:Juan Antonio Fuentes FloresJorge Arturo Hernndez VicenteVctor Raymundo Montano GutirrezMiguel Angel Torres AguilarAldo Adrin Turrubiates Vivanco

Objetivo: Implementar en la FPGA la siguiente funcin booleana en VHDL y en diagrama esquemtico.f= W'YZ + WXY + W'X'YZ

Cdigo VHDL:Entity Prac1 isPort (w,x,y,z): in bit; f: out bit);end Prac1;

architecture behavoir of Prac1 isbeginf