pontificia universidad catÓlica de valparaÍso escuela …lep.eie.pucv.cl/tesismartinez.pdf ·...
TRANSCRIPT
PONTIFICIA UNIVERSIDAD CATÓLICA DE VALPARAÍSO
ESCUELA DE INGENIERÍA ELÉCTRICA
ESTUDIO DE UN INVERSOR MULTINIVEL HÍBRIDO ASIMÉTRICO
ALIMENTADO EN TENSIÓN.
LUIS DAVID MARTÍNEZ ROJAS
INFORME FINAL DEL PROYECTO
PRESENTADO EN CUMPLIMIENTO DE
LOS REQUISITOS PARA OPTAR AL
TÍTULO PROFESIONAL DE
INGENIERO ELÉCTRICO.
JUNIO DEL 2010
ESTUDIO DE UN INVERSOR MULTINIVEL HÍBRIDO ASIMÉTRICO
ALIMENTADO EN TENSIÓN.
INFORME FINAL
Presentado en cumplimiento de los requisitos
para optar al título profesional de
Ingeniero Eléctricootorgado por la
Escuela de Ingeniería Eléctrica
de la
Pontificia Universidad Católica de Valparaíso
Luis David Martínez Rojas
Profesor Guía Sr. Domingo Ruiz Caballero.
Profesor Correferente Sr. Reynaldo Ramos Astudillo.
Junio 2010
ACTA DE APROBACIÓN
La Comisión Calificadora designada por la Escuela de Ingeniería Eléctrica, haaprobado el texto del Informe Final del Proyecto de Titulación, desarrollado entreel primer semestre 2007 y el segundo semestre 2007, y denominado:
ESTUDIO DE UN INVERSOR MULTINIVEL HÍBRIDO ASIMÉTRICOALIMENTADO EN TENSIÓN.
Presentado por el Señor
LUIS DAVID MARTÍNEZ ROJAS
DOMINGO RUIZ CABALLERO
Profesor Guía
REYNALDO RAMOS ASTUDILLO
Segundo Revisor
RAIMUNDO VILLARROEL VALENCIA
Secretario Académico
Valparaíso, Junio 2010
Les agradezco a mi familia,
compañeros de universidad y todas las
personas que hicieron esto posible.
ESTUDIO DE UN INVERSOR MULTINIVEL HÍBRIDO ASIMÉTRICO
ALIMENTADO EN TENSIÓN.
Luis David Martínez Rojas
Profesor Guía: Sr. Domingo Ruiz Caballero
RESUMEN
En este documento se presenta el estudio de un nuevo inversor híbrido
alimentado en tensión, teniendo como objetivo el uso en aplicaciones de alta
potencia. Esto por la particularidad que poseen los inversores multiniveles de
dividir los esfuerzos de los distintos dispositivos de conmutación asociados y por
tener mayor cantidad de niveles de tensión en salida, pudiendo disminuir la
distorsión de las señales de tensión y corriente reflejadas en la carga.
El trabajo realizado se basa en una nueva familia de inversores
desarrollados en el L.E.P. de la P.U.C.V. [1] proponiendo una derivación
asimétrica de los ya presentados.
Se proponen dos estrategias de control de tensión en lazo abierto. Una
por modulación por pulso único y otra por modulación por ancho de pulso,
analizando la distorsión de la señal de salida por medio de Fourier.
La comprobación de lo desarrollado se hace por medio de simulaciones
digitales y por la creación y diseño de un prototipo en bajas potencias y baja
tensión de dicho inversor.
v
ÍNDICE
INTRODUCCIÓN 1
CAPÍTULO 1
CONVERTIDORES MULTINIVEL 2
1.1 INTRODUCCIÓN 3
1.2 INVERSORES MULTINIVELES 3
1.2.1 NPC (Neutral Point Clamped). 4
1.2.2 NC (Capacitor Clamped Inverter). 6
1.2.3 Inversor tipo H en cascada. 7
1.2.4 Inversor Multinivel Híbrido. 8
1.2.4.1 Inversor Multinivel Híbrido Simétrico Medio Puente (1HI -CT). 9
1.2.4.2 Inversor Híbrido Simétrico Puente Completo (1HI -FB-CT ). 11
1.3 CONCLUSIONES. 13
CAPÍTULO 2
INVERSOR MULTINIVEL HÍBRIDO ASIMÉTRICO ALIMENTADO ENTENSIÓN 14
2.1 INTRODUCCIÓN. 14
2.2 INVERSOR MULTINIVEL HÍBRIDO ASIMÉTRICO. 14
2.3 MODULACIÓN PULSO ÚNICO. 15
2.3.1 Estrategia de Modulación para Pulso Único. 15
2.3.2 Etapas de Operación. 16
2.3.2.1 Etapa 1; 10 < . 16
2.3.2.2 Etapa 2; 1 2 . 17
2.3.2.3 Etapa 3; 2 a . 17
2.3.2.4 Etapa 4; a 3 . 17
2.3.2.5 Etapa 5; 3 3 . 17
2.3.2.6 Etapa 6; 3 2 . 17
2.3.2.7 Etapa 7; 2 1 . 18
vi
2.3.2.8 Etapa 8; 1 . 18
2.3.2.9 Etapa 9; 1 . 18
2.3.2.10 Etapa 10; 1 2 . 18
2.3.2.11 Etapa 11; 2 b . 18
2.3.2.12 Etapa 12; b 3 . 19
2.3.2.13 Etapa 13; 3 3< 2 . 19
2.3.2.14 Etapa 14; 3 22 < 2 . 19
2.3.2.15 Etapa 15; 2 12 < 2 . 19
2.3.2.16 Etapa 16; 12 < 2 . 19
2.4 MODULACIÓN POR ANCHO DE PULSO (PWMS). 23
2.5 CONCLUSIÓN. 27
CAPÍTULO 3
ANÁLISIS DE FOURIER PARA EL CIRCUITO INVERSOR PROPUESTO 28
3.1 INTRODUCCIÓN. 28
3.2 ANÁLISIS DE FOURIER PARA PULSO ÚNICO. 29
3.2.1 Índice de Distorsión Armónica (THD) para modulación porpulso único. 31
3.2.2 Eliminación Selectiva de Armónicas. 31
3.2.3 Distribución por comparación con una onda sinusoidal. 33
3.2.4 Distribución Simétrica de Pulsos. 34
3.3 ANÁLISIS DE FOURIER PARA MODULACIÓN POR ANCHODE PULSO SINUSOUDAIL. 36
3.3.1 Espectro de Fourier para una Modulación PD (PhaseDisposition). 38
3.3.2 Señal de salida en el Inversor. 40
3.4 CONCLUSIÓN. 41
CAPÍTULO 4
SIMULACIONES DIGITALES Y PROYECTO FÍSICO DEL INVERSORPROPUESTO 42
4.1 INTRODUCCIÓN. 42
4.2 ESPECIFICACIONES DE PROYECTO. 42
4.3 SIMULACIONES DIGITALES. 42
vii
4.3.1 Pulso Único. 43
4.3.2 PWMS. 45
4.4 PROYECTO FÍSICO. 47
4.4.1 Circuito de Control. 48
4.4.1.1 Control Por PC (Computador personal). 48
4.4.1.2 Control por Circuitos Análogos Digitales. 49
4.4.1.3 Tiempo Muerto y Aislación de Referencias. 51
4.4.2 Cálculo de Disipadores. 52
4.4.2.1 Potencia disipada por la CT. 53
4.4.2.2 Potencia disipada por el puente H (IGBT’S). 55
4.4.3 Circuito de Potencia 57
4.5 DATOS EXPERIMENTALES. 58
4.5.1 Señales de comando. 59
4.5.1.1 Pulso Único. 59
4.5.1.2 PWMS. 60
4.5.2 Señal de tensión en componentes de potencia. 61
4.6 CONCLUSIÓN. 63
CAPÍTULO 5
EVALUACIÓN ECONÓMICA 64
5.1 INTRODUCCIÓN. 64
5.2 EVALUACIÓN DE LA CREACIÓN DE UNA EMPRESA. 64
5.2.1 Estudio de Ingeniería. 65
5.2.2 Estudio de Mercado. 67
5.2.3 Costos Operacionales. 68
5.2.4 Ingresos Operacionales. 68
5.2.5 Inversión Inicial. 69
5.2.6 Análisis de Rentabilidad. 71
5.3 VALOR ACTUAL NETO (VAN). 71
5.3.1 Flujo de Caja Antes de Impuesto (rentabilidad económica o delactivo) 71
viii
5.3.2 Flujo de Caja Después de Impuesto (rentabilidad financiera). 72
5.4 CONCLUSIÓN. 74
CONCLUSIONES 75
BIBLIOGRAFÍA 77
APÉNDICE A
MÉTODOS DE PWM SINUSOIDAL A.2
APÉNDICE B
ANÁLISIS DE ESFUERZOS EN DISPOSITIVOS DE CONMUTACIÓN B.2
APÉNDICE C
PROBLEMAS DE CONMUTACIÓN C.2
APÉNDICE D
CIRCUITO Y PLACAS DE PROTOTIPO INVERSOR D.2
APÉNDICE E
HOJAS DE DATOS UTILIZADAS EN EL PROTOTIPO DEL INVERSOR E.2
ix
ÍNDICE DE FIGURAS
Figura 1.1 Circuito Inversor NPC de tres niveles 4
Figura 1.2 Señal de tensión de salida para un inversor NPC de 3 Niveles. 5
Figura 1.3 Inversor NC de tres niveles de tensión 6
Figura 1.4 Inversor tipo H de 3 niveles de tensión. 7
Figura 1.5 Célula CT de tres niveles de tensión. 9
Figura 1.6 Señal de tensión para Célula CT. 9
Figura 1.7 Inversor 1HI -CT de cinco niveles de tensión. 10
Figura 1.8 Señal de tensión para el Inversor 1HI -CT de 5 niveles de
tensión. 10
Figura 1.9 Inversor 1HI -FB-CT de 5 niveles de tensión. 12
Figura 2.1 Inversor 1H1 -FB-CT Asimétrico. 14
Figura 2.2 Señales de disparo para S1 y S4. 15
Figura 2.3 Circuito de Accionamiento de CT. 16
Figura 2.4 Operación del Inversor para un Ciclo. 20
Figura 2.5 Primera Etapa de Operación. 21
Figura 2.6 Segunda Etapa de Operación. 21
Figura 2.7 Tercera Etapa de Operación. 21
Figura 2.8 Cuarta Etapa de Operación. 21
Figura 2.9 Quinta Etapa de Operación. 21
Figura 2.10 Sexta Etapa de Operación. 21
Figura 2.11 Séptima Etapa de Operación. 22
Figura 2.12 Octava Etapa de Operación. 22
Figura 2.13Novena Etapa de Operación. 22
Figura 2.14 Décima Etapa de Operación. 22
Figura 2.15 Undécima Etapa de Operación. 22
x
Figura 2.16 Duodécima Etapa de Operación. 22
Figura 2.17 Decimotercera etapa de Operación. 23
Figura 2.18 Decimocuarta etapa de Operación. 23
Figura 2.19 Decimoquinta etapa de Operación. 23
Figura 2.20 Decimosexta etapa de Operación. 23
Figura 2.21 Señal de salida de la CT, señales portadoras y señal
moduladora. 24
Figura 2.22 Señal de disparo para los Interruptores de la CT. 24
Figura 2.23 Señal de salida de la comparación de las Portadoras con la
Moduladora. 25
Figura 2.24 Señal de salida de la comparación de las Portadoras con la
Moduladora. 26
Figura 2.25 Circuito de Control PWMS para los interruptores de la CT. 26
Figura 3.1 Señal de tensión para un inversor de siete niveles con
modulación por pulso único. 29
Figura 3.2 Tensión de salida teórica para la eliminación de armónicas 5, 7
y 11. 32
Figura 3.3 Espectro armónico de tensión teórico para la eliminación de
armónicas 5, 7 y 11. 33
Figura 3.4 Tensión de salida teórica para distribución por comparación con
onda sinusoidal. 34
Figura 3.5 Espectro armónico teórico de tensión para distribución por
comparación con onda sinusoidal. 34
Figura 3.6 Tensión de salida teórica para distribución simétrica de pulsos. 35
Figura 3.7 Espectro armónico teórico de tensión para distribución simétrica
de pulsos. 36
Figura 3.8 Señal de salida para un inversor de siete niveles con
modulación PWM sinusoidal. 37
xi
Figura 3.9 Disposición de las señales portadoras y moduladora para la
estrategia de modulación adoptada (PD). 38
Figura 3.10 Espectro de Frecuencias para inversor mostrado con una
razón de frecuencia mf=38 39
Figura 4.1 Circuito Propuesto para simulaciones digitales. 43
Figura 4.2 Señales de control para modulación pulso único. 43
Figura 4.3 Señal de tensión para eliminación selectiva de armónicas 5 7 y
11 THD=28.33%. 44
Figura 4.4 Señal de tensión para distribución por onda sinusoidal
THD=11.56. 44
Figura 4.5 Espectro de frecuencia para eliminación selectiva de armónicas
5 7 y 11. 44
Figura 4.6 Señal de salida de Tensión del Inversor. 45
Figura 4.7 Forma de onda de corriente en la salida. 46
Figura 4.8 Señal de tensión en interruptores SH1, SH3. 46
Figura 4.9 Forma de onda de tensión para S1 y S2 47
Figura 4.10 Forma de onda de tensión para S3 y S4 47
Figura 4.11 Esquema de accionamiento para dispositivos de conmutación. 48
Figura 4.12 Circuito de control comandado por PC. 49
Figura 4.13 Circuito Análogo Digital de control. 50
Figura 4.14 Driver para la salida de un brazo inversor. 51
4.15 Configuración de semiconductores sobre un mismo disipador. 53
Figura 4.16 Layout de circuito de potencia del inversor multinivel híbrido
asimétrico. 58
Figura 4.17 Señal de disparo de S1 y S2 para modulación pulso
único/eliminación armónica. 59
Figura 4.18 Señal de disparo de S1 y S3 para modulación pulso
único/eliminación armónica. 59
xii
Figura 4.19 Señal de disparo de S1 y S3 para modulación pulso
único/disposición Simétrica de Pulsos. 60
Figura 4.20 Señal de disparo de S1 y S3 para modulación pulso
único/Disposición por comparación sinusoidal. 60
Figura 4.21 Señal de disparo de S3 y S4 para modulación por ancho de
pulso. 61
Figura 4.22 Señal de disparo de S1 y S3 para modulación por ancho de
pulso 61
Figura 4.23 Señal de fuerzas en componentes de potencia (Burdeo:
tensión de salida del inversor, verde y azul: tensión en la salida de la CT). 62
Figura 4.24 Onda de tensión y corriente con carga inductiva. 62
xiii
ÍNDICE DE TABLAS
Tabla 1.1 Secuencia de encendido del Inversor NPC de 3 niveles 5
Tabla 1.2 Secuencia de encendido del Inversor NC de 3 niveles 6
Tabla 1.3 Secuencia de encendido de inversor tipo H de 3 niveles. 7
Tabla 1.4 Numero de niveles de tensión para inversores tipo H multiniveles 8
Tabla 1.5 Número de niveles de tensión para CT. 9
Tabla 1.6 Secuencia de encendido del 1H1 -CT de 5 niveles. 11
Tabla 1.7 Secuencia de encendido del 1H1 -FB-CT . 12
Tabla 2.1 Número de niveles de tensión para CT en disposición asimétrica. 15
Tabla 2.2 Estados de interruptor S3. 26
Tabla 3.1 Estados de accionamiento de los interruptores 39
Tabla 4.1 Dispositivos en el control del Inversor. 49
Tabla 4.2 Componentes para circuito análogo digital. 51
Tabla 4.3 Componentes de circuito driver. 52
Tabla 4.4 Componentes de potencia de inversor 57
Tabla 5.1 Dispositivos incluidos para la construcción del Inversor. 66
Tabla 5.2 Dispositivos para la creación del Circuito Driver del Inversor. 66
Tabla 5.3 Remuneraciones de los trabajadores en la planta de producción. 69
Tabla 5.4 Arriendo y gastos administrativos. 69
Tabla 5.5 Inmobiliario fijo de la empresa. 70
Tabla 5.6 Herramientas asociadas a la puesta en marcha de la empresa. 70
Tabla 5.7 Costo de vehículos de la empresa. 70
Tabla 5.8 Flujos de Caja después de impuestos. 74
INTRODUCCIÓN
En los últimos años, la eficiencia energética ha cobrado un interés mundial
debido al aumento paulatino de los precios de los combustibles y el
racionamiento en los recursos naturales. Antiguos sistemas de accionamiento
son precarios y la mayoría ineficiente, perdiendo gran cantidad de energía para
realizar una tarea específica. Se han ideado muchos métodos para mitigar dicho
problema así como energías alternativas que incluyen paneles solares, molinos
de viento y energía mareomotriz.
El método preferido, mundialmente, por eficiencia es la corriente alterna,
pero antiguamente los accionamientos tenían el problema de no tener un control
tan exacto como la máquina de corriente continua, máquina que por propiedades
tiene costos de mantenimiento muy grandes comparado con los de corriente
alterna.
Debido a esta necesidad, ha habido un gran avance en la electrónica,
específicamente en la de potencia donde distintos científicos y fabricantes han
podido desarrollar semiconductores como los IGBT de alta potencia, IGCT IGDT
y muchos más que se encuentran en constante desarrollo.
Con estos componentes se ha podido desarrollar un nuevo sistema de
control para motores. Estos son los llamados “variadores de frecuencia” que
permiten un control fino y eficiente para las distintas aplicaciones de la industria y
donde además del accionamiento de motores sirve para regular la frecuencia de
salida de generadores eólicos entregando una frecuencia fija hacia la red,
simplificando así los sistemas de transmisión mecánica de dicha aplicación. Un
caso análogo ocurre con los paneles solares, pero éstos entregan una forma de
onda continua, la cual es también transformada por los variadores de frecuencia
a la frecuencia que se desea dependiendo de los requerimientos de la red.
Se pueden observar distintos ejemplos de aplicaciones, pero en general
las potencias que se requieren son del orden de los cientos de kilo watts o
incluso de mega watts. Es obvio, entonces, pensar que los componentes de
potencia necesarios para dichas aplicaciones son de alto costo y la tecnología
ganadora será el que tiene una operación más confiable y de menor costo en el
tiempo.
Es por eso que se lleva al desarrollo constante de nuevas tecnologías en
inversores, necesarios para los variadores de frecuencia. El presente documento
introduce el estudio de un nuevo inversor híbrido alimentado en tensión, teniendo
como objetivo el uso en aplicaciones de alta potencia. En general para
aplicaciones de media tensión los inversores escogidos por las distintas
empresas líderes en el tema son los de topología multinivel. Esta topología
divide los esfuerzos de los dispositivos de conmutación para poder adaptarse a
las tecnologías actuales que tienen limitación tanto en tensión máxima de
bloqueo como en el manejo de altas corrientes. Además al tener mayor cantidad
de niveles de tensión en la salida se puede disminuir la distorsión de las señales
de tensión y corriente reflejadas en la carga.
El trabajo realizado se basa en una nueva familia de inversores
desarrollados en el L.E.P. de la P.U.C.V. [1] proponiendo una derivación
asimétrica de los ya presentados.
Se proponen dos estrategias de control de tensión en lazo abierto. Una
por modulación por pulso único y otra por modulación por ancho de pulso,
analizando la distorsión de la señal de salida por medio de Fourier.
La comprobación de lo desarrollado se hace por medio de simulaciones
digitales y por la creación y diseño de un prototipo en bajas potencias y baja
tensión de dicho inversor.
CAPÍTULO 1
CONVERTIDORES MULTINIVEL
1.1 INTRODUCCIÓN
En general, la idea de un inversor multinivel es obtener una menor
distorsión armónica en su señal de salida. Esto se logra través de la división del
bus continuo de entrada en una serie de tensiones menores; y con la ayuda de
dispositivos de conmutación se obtiene una señal alterna en la salida del
dispositivo, graduada en valores dados por la división del bus continuo total en el
inversor. En este capítulo se muestran algunas topologías multinivel.
1.2 INVERSORES MULTINIVELES
Se mencionó que un inversor multinivel genera señales de tensión alterna
pero con una menor distorsión que uno convencional. Esto a causa de la
incorporación múltiples niveles de tensión. Individualmente, un inversor de 2
niveles generara 2 niveles de tensión. Uno de tres niveles genera tres y así
sucesivamente.
En teoría se podrían generar infinitos niveles de tensión, pero esto se
hace imposible debido a la gran cantidad de fuentes, dispositivos y complejas
estrategias de control que se deberían adoptar. En general dependiendo de la
topología del circuito se puede describir la cantidad de niveles en la salida del
inversor.
Sus ventajas se podrían describir como las siguientes:
Pueden generar tensiones con pequeña distorsión.
La corriente de carga (salida) tiene baja distorsión.
4
Pueden generar grandes tensiones a partir de la distribución de la
señal en menores tensiones.
Son adecuados para accionamientos de maquinas, F.A.C.T.S.
(Flexible Altern Current Transmition System), filtros activos etc.
Desventajas
Desequilibrio de tensiones en los Condensadores de la rama CC.
Problemas de control y configuración en altos números de niveles.
1.2.1 NPC (Neutral Point Clamped).
Este inversor divide una tensión del bus continuo en distintos niveles de
tensión por medio de condensadores conectados en serie. La cantidad de
condensadores (o de división del bus continuo) decide la cantidad de niveles de
salidas por la siguiente ecuación:
m =n+1 (1.1)
Donde “m” es la cantidad de niveles de tensión por fase en la salida y “n”
la división del bus continúo. La tensión de salida se obtiene desde el punto
medio “n” de los condensadores y el punto “a”. La Figura 1.1 muestra un inversor
de tres niveles. Su tensión de salida variaría entre E/2, 0 –E/2. La secuencia de
operación se puede ver en la Tabla 1.1 y la tensión de salida en Figura 1.2.
Figura 1.1 Circuito Inversor NPC de tres niveles
5
E2
E2
-
+ +
2
Figura 1.2 Señal de tensión de salida para un inversor NPC de 3 Niveles.
Tabla 1.1 Secuencia de encendido del Inversor NPC de 3 niveles
anV 1S 2S 3S 4SE/2 1 10 1 1
-E/2 1 1
En este inversor los diodos D1 y D2 son los encargados de fijar la señal de
tensión, en otras palabras son los que dividen la tensión de salida haciendo que
se reflejen valores de E/2 y 0 para el ciclo positivo y de –E/2 y 0 para el ciclo
negativo. Así cuando S1, S2 están cerrados reflejan E/2 y cuando S2, S3 cierran,
los diodos D1 y D2 se encargan de cerrar el circuito y no reflejar el bus continuo
en la carga. La debilidad de este inversor es la alta cantidad de diodos que se
requiere para aumentar el nivel de tensión, en otras palabras para una fase de
inversor, la cantidad de diodos requeridos viene dado por la siguiente ecuación:
diodosn = m-1 m - 2 (1.2)
Donde “m” es el número de niveles. Se ve claramente que a medida que
aumentan los números de niveles, la cantidad de diodos crece cuadráticamente
por lo cual se hace impráctico e incluso físicamente imposible la implementación
de este inversor.
6
1.2.2 NC (Capacitor Clamped Inverter).
La topología de este inversor es muy parecida a la del NPC pero en lugar
de los diodos se utilizan condensadores no conectados a tierra. Es por eso que
este inversor es también llamado de condensador flotante. La Figura 1.3 muestra
la topología de un inversor NC de tres niveles de tensión.
Una característica que distingue a este inversor en frente del NPC es que
se obtienen más combinaciones de tensión, por lo que una estrategia de control
propuesta puede en alguna medida obtenerse de forma más simple.
Tabla 1.2 Secuencia de encendido del Inversor NC de 3 niveles
anV 1S 2S 3S 4SE/2 1 10 1 10 1 1
-E/2 1 1
Se puede ver por la Tabla 1.2 que la combinación de niveles de tensión
aumenta para la misma cantidad de niveles y aumenta drásticamente a mayores
niveles de tensión, pero también tiene el problema de que los componentes en la
rama conmutadora aumentan y se define por la siguiente ecuación:
2condensadores
m-1 m- 2n =
(1.3)
Figura 1.3 Inversor NC de tres niveles de tensión
7
Donde al igual que el NPC, el nivel de condensadores aumenta
cuadráticamente, pero amortiguado por un factor de dos. También cabe destacar
que al trabajar con elementos dinámicos requerirá seguramente un condensador
como filtro de entrada (o varios en serie si la tensión continua es muy alta).
1.2.3 Inversor tipo H en cascada.
Esta topología con respecto a las anteriores tiene una ventaja, que
decrece el aumento de fuentes a medida que se requiere más niveles de tensión.
Topológicamente lo que se hace es ubicar inversores tipo H en cascada según la
cantidad de niveles proyectados en la carga, luego la ecuación (1.1) se hace
nula y se verá regida por la siguiente:
m = 2n+1 (1.4)
Se puede ver claramente por la Figura 1.4 y por la Tabla 1.3 que los
niveles de tensión obtenidos son los mismos que los del NPC y NC (en
magnitud).
Tabla 1.3 Secuencia de encendido de inversor tipo H de 3 niveles.
anV 1S 2S 3S 4SE/2 1 10 1 10 1 1
-E/2 1 1
Figura 1.4 Inversor tipo H de 3 niveles de tensión.
8
La particularidad de estos dispositivos es que se pueden conectar en
cascada y obtener mayores niveles de tensión. Se pueden dividir en simétricos y
asimétricos, es decir que las fuentes de cada célula es de distinta magnitud (para
el caso asimétrico) y de igual tensión para el simétrico. El inversor asimétrico
tiene una gran ventaja respecto a los simétricos y es que pueden generar mayor
cantidad de niveles con una misma cantidad de celdas agregando más
combinaciones en el control de los interruptores. Esto también trae una
desventaja en las estrategias de control (modulación) del circuito de conmutación
ya que las señales en los dispositivos pueden ser trabajosas y requerir un poco
más de análisis. En la Tabla 1.4 se puede ver una comparación de los niveles de
tensión que se pueden obtener en los dispositivos simétricos y asimétricos.
Tabla 1.4 Numero de niveles de tensión para inversores tipo H multiniveles
N de Celdas Simétrico Asimétrico2 5 73 7 154 9 315 11 63
Como se puede ver el inversor simétrico se rige por la ecuación (1.4) pero
el asimétrico no. El aumento de niveles varia de manera exponencial a medida
que se agregan celdas. Luego se pudo deducir que el número de niveles para
este circuito viene regido por la siguiente ecuación:
n+1m = 2 -1 (1.5)
1.2.4 Inversor Multinivel Híbrido.
Los inversores híbridos llevan ese nombre debido a que poseen distintas
tecnologías en su topología, llámese esto a la combinación de distintos
dispositivos como estrategias de control, modulación y construcción. Es así
como nace el circuito base del estudio en cuestión.
9
1.2.4.1 Inversor Multinivel Híbrido Simétrico Medio Puente (1HI -CT ).
Este circuito nace del estudio del convertidor CC Buck Multinivel del cual
se llega a la célula CT [1] mostrada en la Figura 1.5.
Tabla 1.5 Número de niveles de tensión para CT.
anV 1S 2S 3S 4S0 1 1E 1 12E 1 1E 1 1
Como se ve en la señal (Figura 1.6) para una CT se generan 3 niveles de
tensión, pero solo de valor continuo es por esto que se ideo la conexión de otros
elementos de conmutación para cambiar la referencia entre a y b (de la Figura
1.5) y crear así la fase negativa de la señal.
Figura 1.5 Célula CT de tres niveles de tensión.
2Figura 1.6 Señal de tensión para Célula CT.
10
Este inversor tiene una semejanza al tipo H, ya que también tiene una
estrategia modular (se pueden conectar en cascada). Su topología se ve en la
figura 1.7 y su señal de salida se puede ver en la figura 1.8.
E
E
E
E
ab
S1
S2
S3
S4
S1’
S3’
S2’
S4’
S9
S10
D9
D10
Figura 1.7 Inversor 1HI -CT de cinco niveles de tensión.
2
Figura 1.8 Señal de tensión para el Inversor 1HI -CT de 5 niveles de tensión.
11
Este inversor se rige por los mismos principios que el tipo H, la desventaja
es que necesita el doble de fuentes para generar la misma cantidad de niveles
de tensión en la salida, por lo que se rige por la ecuación (1.1) para el cálculo de
niveles de tensión en la salida. La única diferencia que se ve es que el número
mínimo de fuentes es de cuatro unidades.
Tabla 1.6 Secuencia de encendido del 1H1 -CT de 5 niveles.
Vab 1S 2S 3S 4S 1S' 2S' 3S' 4S' 9S' 10S'0 1 1 1 1 1E 1 1 1 1 1
2E 1 1 1E 1 1 10 1 1 1 1 10 1 1 1 1 1-E 1 1 1 1 1-2E 1 1 1 1 1-E 1 1 1 1 10 1 1 1 1 1
Este circuito tiene su nombre hibrido debido al comportamiento en la
conmutación de los dispositivos en donde S9 S10 D9 y D10 son modulados por
pulso único y son dispositivos con tecnología que soporta tensiones muy
superiores al de la célula CT. Los interruptores de las CT son modulados con
PWM; a causa de esto se demostró que se puede tener una menor distorsión
armónica en la señal de salida de tensión, pero esto se profundizara más en
capítulos posteriores en donde se analizaran distintas estrategias de modulación
para los circuitos.
1.2.4.2 Inversor Híbrido Simétrico Puente Completo (1HI -FB -CT ).
Este inversor es una derivación del anterior, pero combina además un
inversor tipo H. esta estrategia reduce el nivel de fuentes a la mitad, ya que solo
queda la mitad de la rama continua y el cambio de fase lo hace el inversor tipo H,
como resultado este dispositivo se rige nuevamente por la ecuación (1.4) El
circuito resultante se ve en la Figura 1.9.
12
La estrategia de modulación viene mostrada por la siguiente tabla:
Tabla 1.7 Secuencia de encendido del 1H1 -FB-CT .
Vab S1 S2 S3 S4 SH1 SH2 SH3 SH4
0 1 1 1 1-E 1 1 1 1
-2E 1 1 1 1-E 1 1 1 10 1 1 1 10 1 1 1 1E 1 1 1 1
2E 1 1 1 1E 1 1 1 10 1 1 1 1
Este circuito también hace uso de modulaciones hibridas en sus
dispositivos. Las componentes CT se modulan con PWMS y el inversor H lo
hace en pulso único. En otras palabras con la modulación PWMS se hace una
limpieza de señal con dispositivos rápidos de conmutación (provocando así que
los armónicos se alejen del valor de la fundamental) y la transferencia total de
energía lo hagan los dispositivos de conmutación lenta. Esto tiene una gran
ventaja, ya que en la actualidad las tecnologías de conmutación en altas
frecuencias soportan solo hasta cierto nivel de tensión; con este esquema se
puede dividir la tensión total aplicar en los interruptores.
Figura 1.9 Inversor 1HI -FB-CT de 5 niveles de tensión.
13
1.3 CONCLUSIONES.
En el capítulo anterior se da una reseña de las topologías multinivel
alimentadas en tensión (VSI) más importantes. Para las topologías NC y NPC
por las ecuaciones dadas se deduce que a medida que se requieren más niveles
de tensión en la salida, la cantidad de dispositivos necesarios crece
cuadráticamente.
También se presenta el inversor 1HI -FB -CT , inversor del cual nace
todo el trabajo desarrollado en este documento. A continuación se presenta la
derivación de este inversor, pero con topología asimétrica.
CAPÍTULO 2
INVERSOR MULTINIVEL HÍBRIDO ASIMÉTRICO ALIMENTADO ENTENSIÓN.
2.1 INTRODUCCIÓN.
En el presente capítulo se presentan las distintas etapas de operación del
circuito inversor. También se presenta el desarrollo de las estrategias de control
tanto para modulación por pulso único como para modulación por ancho de
pulso.
2.2 INVERSOR MULTINIVEL HÍBRIDO ASIMÉTRICO.
Para generar un inversor Híbrido Multinivel asimétrico se propone una
derivación de la rama CT en anti-paralelo, la cual obtiene 3 niveles de tensión (0,
E, 2E). Dicha derivación se hará en el bus continuo en forma binaria como
propone Manjrekar y Lipo [6], y su cambio de fase se hará con un inversor tipo H
en los terminales a y b. El esquema resultante se muestra en la Figura 2.1,
donde la simbología mostrada en ella es base para todos los análisis posteriores.
La cantidad de combinaciones posibles está dada por la Tabla 2.1.
Figura 2.1 Inversor 1H1 -FB-CT Asimétrico.
15
Tabla 2.1 Número de niveles de tensión para CT en disposición asimétrica.
Van S1 S2 S3 S4
0 1 1E 1 1
2E 1 13E 1 1 1
Se puede ver por la Tabla 2.1 que la cantidad de niveles en la salida de la
CT aumenta en un nivel, por lo cual las etapas de operación mencionadas en [1]
no son del todo válidas. A continuación se mencionan los modos de operación
tanto para una modulación de pulso único como por ancho de pulso (PWMS).
2.3 MODULACIÓN PULSO ÚNICO.
La obtención de los circuitos de control tanto para la de pulso único como
la de modulación por ancho de pulso fue lograda primeramente por la inspección
de las señales asociadas a los dispositivos de conmutación y las señales de
salida respectiva. A continuación se presenta el desarrollo para la obtención del
circuito de control para modulación por pulso único.
2.3.1 Estrategia de Modulación para Pulso Único.
Para obtener la estrategia de modulación se observó primeramente la
señal de entrada de los interruptores de la CT mostrada en la Figura 2.2.
tt1 t4 t5 t6t3t2
S1
S4
Figura 2.2 Señales de disparo para S1 y S4.
16
Se puede observar en la Figura 2.2 que para la señal S1, se necesita un
pulso entre t2 y t5. Además para la señal S4 se necesitan 3 pulsos en un periodo.
Estos pulsos están definidos por los intervalos t1-t2, t3-t4 y t5-t6. Dichos pulsos se
pueden generar mediante la comparación de una referencia y un circuito
comparador. El resultado se muestra en la Figura 2.3. Cabe recordar que S2 y S3
son complementarios a S1y S4 respectivamente
Para el accionamiento del puente H, simplemente se necesitan que
operen a la mitad de la frecuencia de la CT, dando un valor alto o bajo durante
todo su semi-ciclo de operación.
2.3.2 Etapas de Operación.
Se presentara a continuación las distintas etapas de operación del
circuito alimentado con una carga inductiva, modelada como fuente de corriente.
El circuito presenta 16 etapas de operación a diferencia de las 12 mencionadas
en [1]. Se consideraran todos los dispositivos ideales.
2.3.2.1 Etapa 1; 10 < .
Es la primera etapa de operación, los interruptores S2, S3 y los diodos
DH1, DH4 conducen la corriente que fluye de b hacia a de forma decreciente.
SH1, SH4 se encuentran cerrados, S3 es comandado a bloquear al final de la
etapa. La tensión reflejada en la carga es 0.
Figura 2.3 Circuito de Accionamiento de CT.
17
2.3.2.2 Etapa 2; 1 2 .
En esta etapa, S2 sigue accionado junto a S4 que está habilitado para
conducir. S2, D4, DH1 y DH4 conducen la corriente que sigue con amplitud
negativa y decreciente (en magnitud). SH1, SH4 se encuentran cerrados y D4, S2
y S4 se bloquean al final de la etapa. La tensión tiene una magnitud de E.
2.3.2.3 Etapa 3; 2 a .
S2, S3 son accionados. La corriente sigue con amplitud negativa
decreciente y llega hasta cero. D1, DH1, DH4 y S3 se encuentran en conducción y
DH1, DH4 y D1 se bloquean al final de esta etapa. La tensión en la carga es de
2E.
2.3.2.4 Etapa 4; a 3 .
S1, S3, SH1 y SH4 siguen accionados, S1, SH1, SH4 y D3 se encuentran en
conducción. La corriente en este intervalo es creciente y positiva. La tensión en
la carga es de 2E.
2.3.2.5 Etapa 5; 3 3 .
S1, S4, SH1 y SH4 están accionados. S1, S4, SH1 y SH4 se encuentran en
conducción. La corriente fluye con magnitud positiva y creciente. La tensión del
sistema es de 3E.
2.3.2.6 Etapa 6; 3 2 .
S1, S3, SH1 y SH4 están accionados. S1, D3, SH1 y SH4 se encuentran en
conducción. La corriente sigue positiva y llega a su punto de inflexión para iniciar
su decrecimiento. La tensión en la carga es de 2E.
18
2.3.2.7 Etapa 7; 2 1 .
S2, S4, SH1 y SH4 están accionados. S4, D2, SH1 y SH4 están en
conducción. La corriente es positiva decreciente. La tensión en la carga es de E.
2.3.2.8 Etapa 8; 1 .
S2, S3, SH1 y SH4 se encuentran accionados. S2 S3, D2, D3, SH1, SH4,
DH1, DH4 están en conducción. La corriente es positiva decreciente y la tensión
en la carga es de 0.
2.3.2.9 Etapa 9; 1 .
S2, S3, SH2 y SH3 se encuentran activados. Existe un cambio en el
inversor tipo H, por lo cual existe un cambio de referencia en la carga. S2, S3,
DH2 y DH3 están en conducción. La corriente de carga es positiva decreciente.
La tensión en la carga es 0.
2.3.2.10 Etapa 10; 1 2 .
S2, S4, SH2 y SH3 se encuentran accionados. S2, D4, DH2 y DH3 están en
conducción. La corriente es decreciente y positiva. La tensión en la carga es de –
E.
2.3.2.11 Etapa 11; 2 b .
S1, S3, SH2 y SH3 se encuentran activados. S3, D1, DH2 y DH3 están en
conducción. La corriente es decreciente, positiva y termina cuando llega a cero.
La tensión en la carga es de –2E.
19
2.3.2.12 Etapa 12; b 3 .
S1, S3, SH2 y SH3 se encuentran accionados. S3, 1D , SH2 y SH3 están en
conducción. La corriente es creciente en magnitud, pero negativa. La tensión en
la carga es de -2E.
2.3.2.13 Etapa 13; 3 3< 2 .
S1, S4, SH2 y SH3 se encuentran accionados y conducen. La corriente de
carga sigue negativa y creciente. La tensión de carga llega a su valor máximo
negativo de -3E.
2.3.2.14 Etapa 14; 3 22 < 2 .
S1, S3, SH2 y SH3 se encuentran accionados. S3, D1, SH2 y SH3 están en
conducción. La corriente es creciente en magnitud de forma negativa. La tensión
en la carga es de -2E.
2.3.2.15 Etapa 15; 2 12 < 2 .
S2, S4, SH2 y SH3 están accionados. S2, D2, SH2 y SH3 se encuentran en
conducción. La corriente llega a su punto mínimo y tiende a crecer al final de la
etapa.
2.3.2.16 Etapa 16; 12 < 2 .
S2, S3, SH2 y SH3 se encuentran accionados. S2, S3, D2, D3, DH1, DH4,
SH2 , SH3 están en conducción. La corriente es negativa creciente y la tensión en
la carga es de 0.
20
0
1
0
1
0
1
0
1
0
1
0-3E
0
3E
0
1
S1
S2
S3
S4
SH1
SH2
VL2EE
-E-2E
SH4
SH3
2 2 2Figura 2.4 Operación del Inversor para un Ciclo.
21
Figura 2.5 Primera Etapa de Operación.
Figura 2.6 Segunda Etapa de Operación.
Figura 2.7 Tercera Etapa de Operación.
2E
E
S1
S2
S3
S4
a b
SH1
SH3
SH2
SH4
D1
D2
D3
D4
DH1 DH2
DH3 DH4
Figura 2.8 Cuarta Etapa de Operación.
Figura 2.9 Quinta Etapa de Operación.
Figura 2.10 Sexta Etapa de Operación.
22
Figura 2.11 Séptima Etapa de Operación.
Figura 2.12 Octava Etapa de Operación.
Figura 2.13Novena Etapa de Operación.
Figura 2.14 Décima Etapa de Operación.
2E
E
S1
S2
S3
S4
a b
SH1
SH3
SH2
SH4
D1
D2
D3
D4
DH1 DH2
DH3 DH4
Figura 2.15 Undécima Etapa deOperación.
Figura 2.16 Duodécima Etapa deOperación.
23
Figura 2.17 Decimotercera etapa deOperación.
2E
E
S1
S2
S3
S4
a b
SH1
SH3
SH2
SH4
D1
D2
D3
D4
DH1 DH2
DH3 DH4
Figura 2.18 Decimocuarta etapa deOperación.
2E
E
S1
S2
S3
S4
a b
SH1
SH3
SH2
SH4
D1
D2
D3
D4
DH1 DH2
DH3 DH4
Figura 2.19 Decimoquinta etapa deOperación.
Figura 2.20 Decimosexta etapa deOperación.
2.4 MODULACIÓN POR ANCHO DE PULSO (PWMS).
En la modulación por ancho de pulso se propone un circuito de
accionamiento totalmente distinto a los presentados por por pulso único. Para
una modulación PWMS se hace un análisis de la señal de entrada a los
interruptores y la señal de salida de la CT.
La Figura 2.21 muestra señal de salida correspondiente a la CT y la
estrategia de modulación de disposición de fase (PD) [3]. La Figura 2.22 muestra
24
como debe ser el accionamiento de S1, S2, S3 y S4 de acuerdo a la señal de
salida requerida.
S2S3
S2S4
S2S3
S2S4
S1S3
S2S4
S1S3
S1S3
S1S4
S1S3
S1S3
S1S3
S1S3
S1S3
S1S3
S1S3
S1S3
S1S3
S1S3
S1S3
S1S3
S1S3
S1S4
S1S4
S1S4
S1S4
S1S4
S1S4
S1S4
S1S4
S1S4
S1S4
S2S4
S2S4
S2S4
S2S4
S2S3
S2S3
S2S4
E
2E
3E
VP3
VP2
VP1
t
t
Figura 2.21 Señal de salida de la CT, señales portadoras y señal moduladora.
Figura 2.22 Señal de disparo para los Interruptores de la CT.
25
Ya teniendo claro cuáles son las señales involucradas en el
accionamiento del inversor, podemos analizarlas por separado. Se debe tener
claro que por ley de brazo S1 y S2 son complementarios, al igual que S3 y S4. La
Figura 2.23 muestra la señal S1; y la salida de la comparación de la moduladora
con la segunda portadora (definida como VE2). Se deduce analíticamente que
los estados de S1 están dados por el complemento de la señal VE2. Luego el
accionamiento del brazo superior de la CT queda dado por (2.1) y por (2.2).
21S = VE (2.1)
12S = S (2.2)
La Figura 2.24 muestra la señal de salida S3 con respecto a la señal de
disparo del interruptor de los comparadores. Analizando los estados según la
Tabla 2.2, se puede deducir que la ley lógica que los rige a S3 está dada por
(2.3) y S4 por (2.4).
3
3
3
3
S = VE1 VE2 VE3S =1 1 1S = 0 1S =1
(2.3)
34S = S (2.4)
Figura 2.23 Señal de salida de la comparación de las Portadoras con la Moduladora.
26
Tabla 2.2 Estados de interruptor S3.S3 1 0 1 0 1 0 1
VE2 1 1 1 1 1 1 1VE3 1 1 1 1 0 1 0VE3 1 0 1 0 0 0 0
Luego, el accionamiento de S3 queda dado por la suma exclusiva de cada
una de las portadoras. Teniendo claro esto, el circuito de control se muestra en
la Figura 2.25.
Figura 2.24 Señal de salida de la comparación de las Portadoras con la Moduladora.
Figura 2.25 Circuito de Control PWMS para los interruptores de la CT.
27
Cabe destacar que para el accionamiento de los interruptores lentos del
puente H, queda sincronizado por la moduladora con un período mayor en dos
veces a esta señal al igual que para la modulación por pulso único.
2.5 CONCLUSIÓN.
Se presentaron las distintas etapas de operación para el inversor con las
estrategias de modulación señaladas en el capítulo. Al mismo tiempo se
desarrollaron controles para el accionamiento de los dispositivos de conmutación
asociados.
CAPÍTULO 3
ANÁLISIS DE FOURIER PARA EL CIRCUITO INVERSOR PROPUESTO.
3.1 INTRODUCCIÓN.
Las señales involucradas en el inversor propuesto se pueden definir
mediante una sumatoria de múltiples señales sinusoidales de distinta frecuencia
y magnitud, en otras palabras señales sinusoidales linealmente independientes
una de otra.
Se puede decir, que existe una señal fundamental y un múltiplo de
componentes en función de la frecuencia y amplitud de esta sinusoidal
(conocidas también como armónicas). Es lo que plantea Fourier y da paso a la
definición de un índice para medir la cantidad de componentes fuera de la
fundamental, este se define como THD (distorsión armónica total). Este tipo de
señales parásitas produce distintos efectos en los sistemas eléctricos
(principalmente negativos), por lo cual se trata siempre de atenuar.
En el presente capítulo se mostrarán métodos para el tratamiento de la
THD. Para una modulación de pulso único se propone una variación en los
ángulos de disparo en los escalones, lo que trae como consecuencia en la
variación del espectro armónico.
Un método alternativo sería el aumento de la frecuencia de conmutación
de la CT, esto se puede lograr mediante una modulación por ancho de pulso. A
continuación se expondrán distintos tipos de tratamiento de la distorsión en la
señal de tensión de salida del inversor.
29
3.2 ANÁLISIS DE FOURIER PARA PULSO ÚNICO.
Para obtener un estudio de distorsión armónica en la señal primeramente
se tiene que definir como se compone matemáticamente la forma de onda a
estudiar, para eso se llevará a cabo un análisis previo de Fourier de la señal del
circuito inversor. La señal de tensión queda dada por la Figura 3.1.
La función según los ángulos de disparo 1, 2 y 3 está representada
por la siguiente expresión:
1
1 2
2 3
3 3
3 2
2 1
1 1
1 2
2 3
3 3
3 2
2 1
1
0 0 < t <E < t <
2E < t <3E < t <2E < t <E < t <
f t = 0 < t <E < t <
-2E < t <-3E < t < 2-2E 2 < t < 2-E 2 < t < 20 2 < t < 2
(3.1)
Se puede concluir por el gráfico que la señal es impar, alterna y cumple
con simetría de media onda, por lo que puede ser expresada en serie de Fourier
por la siguiente ecuación:
2221 3
1 2 3
Figura 3.1 Señal de tensión para un inversor de siete niveles con modulación por pulsoúnico.
30
nn=1
f t = b ×sen n t (3.2)
Y tomando los supuestos anteriores la función queda:
nn=1
f t = b ×sen n t (3.3)
Ahora lo que queda encontrar es el coeficiente de nb , el cual está definido
por:
0
0
Tt +2
n t
4b = f t sen n t d tT
(3.4)
Desarrollando y reemplazando términos en la ecuación:
n 0
4b = f t sen n t d t (3.5)
2 3 3
1 2 3
2 1
3 2
n
E×sen n t d t + 2E×sen n t d t + 3E×sen n t d t +2b =2E×sen n t d t + E×sen n t d t
1 2 3n
2Ecos n 2Ecos n 2Ecos n2b = + +n n n
n 1 2 34Eb = cos n +cos n +cos n
n(3.6)
Luego f t queda de la siguiente forma:
1 2 3
n=1
cos n +cos n +cos n4Ef t = ×sen n tn
(3.7)
31
3.2.1 Índice de Distorsión Armónica (THD) para modulación por pulso único.
La distorsión armónica total se presenta como la razón entre los valores
efectivos de la media geométrica entre las componentes distintas de la
fundamental y con respecto a ésta. En otras palabras queda representada por la
siguiente expresión.
2 2efn ef1n=1
ef1
E -ETHD =
E(3.8)
Donde ef1E está definido por la siguiente ecuación:
ef1 1 2 32 2EE = cos n +cos n +cos n (3.9)
Y el valor efectivo total esta dado por:
efTOT 1 2 32E 9E = - - 3 - 5
2(3.10)
Ya con esto se pueden ver algunos criterios para analizar la THD con
pulso único.
3.2.2 Eliminación Selectiva de Armónicas.
La idea de este método es obtener una forma de onda tal que según la
modificación de sus ángulos de disparos se obtenga una eliminación de las
armónicas seleccionadas. Para este caso en el cual se tienen tres ángulos de
conmutación se pueden eliminar tres armónicas.
La amplitud de una componente armónica “n” se define por serie de
Fourier de la siguiente forma:
n 1 2 32EArmonica = cos n +cos n +cos n
n(3.11)
32
Se puede ver que la única forma de eliminar una armónica “n” es que sus
componentes cosenoidales sean cero. Para eso se plantea el siguiente sistema
de ecuaciones:
0
0
0
1 2 3
1 2 3
1 2 3
cos n +cos n +cos n
cos m +cos m +cos m
cos k +cos k +cos k
(3.12)
Donde m, n y k son las componentes armónicas que se desean eliminar.
El sistema de ecuaciones anterior al tener componentes cosenoidales genera
más de 1 solución para los distintos ángulos de conmutación, pero algunos de
estos se encuentran fuera del primer cuadrante del eje cartesiano, lo que
conlleva a la siguiente restricción:
1 2 3 <2
(3.13)
Con la restricción anterior existe ahora solo una posible solución para el
sistema de ecuaciones, con lo cual se puede obtener ahora el método de
eliminación armónica.
Se tomó como ejemplo la eliminación de la 5, 7 y 11 componente
armónica (que generalmente son las de mayor magnitud) y se obtuvo que los
ángulos de disparo son 24,32° para 1, 50.96° para 2 y 64.39° para 3 . Con
esto se procede a verificar los cálculos.
0 0.005 0.01 0.015 0.021550
1033.333
516.667
0
516.667
1033.333
1550
Tiempo (s)
Tens
ion
(V)
Figura 3.2 Tensión de salida teórica para la eliminación de armónicas 5, 7 y 11.
33
Como se puede apreciar hay una distorsión en la forma de onda con la
eliminación de armónicas y el análisis de Fourier señalada en la Figura 3.3.
La eliminación selectiva armónica de las componentes 5, 7 y 11 se
muestran en la Figura 3.3 y el valor de THD% calculado es de 30.53% y de
28.33% simulados.
3.2.3 Distribución por comparación con una onda sinusoidal.
Este método propone que los ángulos de conmutación continúen en una
secuencia sinusoidal conmutando en el instante en que la señal pase por la
mitad de cada escalón del inversor, es decir cuando pase por E/6, 3/6 y 5/6.
Entonces los ángulos pueden ser calculados como:
-11
-12
-13
1= sin = 9.59º63= sin = 30º65= sin = 56.44º6
(3.14)
0 2 4 6 8 10 12 14 16 18 20 22 24 26 28 30 32 34 36 38 40 42 44 46 48 500
0.5
1
N° de Frecuencia
Tens
ion
(V)
Figura 3.3 Espectro armónico de tensión teórico para la eliminación de armónicas 5, 7 y11.
34
0 0.005 0.01 0.015 0.021550
1033.333
516.667
0
516.667
1033.333
1550
Tiempo (s)
Tens
ion
(V)
Figura 3.4 Tensión de salida teórica para distribución por comparación con ondasinusoidal.
0 2 4 6 8 10 12 14 16 18 20 22 24 26 28 30 32 34 36 38 40 42 44 46 48 500
0.5
1
N° de Frecuencia
Tens
ion
(V)
Figura 3.5 Espectro armónico teórico de tensión para distribución por comparación cononda sinusoidal.
Y la THD de la señal es de un 9.71% simulado y de 11.92% calculados.
3.2.4 Distribución Simétrica de Pulsos.
Para la distribución simétrica de pulsos, lo que se propone es ir
aumentando el ángulo de disparo de una manera lineal y en función del primer
ángulo de disparo. Esto es realizado por el fácil cálculo que tiene y también por
su similitud al seguimiento de la onda sinusoidal (y por ende una menor
distorsión armónica). La distribución para los siete niveles de tensión es la
siguiente:
35
1 1 1 190º= +2 +3 + 4 (3.15)
1 9º
Luego, los ángulos de disparo quedan:
1
2
3
= 9º= 27º= 57º
(3.16)
Se puede ver que se tiene una baja distorsión armónica para la señal en
donde lo calculado dio una THD de 11.56% y lo simulado arroja una THD de
8.9%.
De los métodos mostrados, el óptimo dependerá de la aplicación (si se
desea eliminar por ejemplo una armónica en particular o se tienen problemas
con filtros, se debe elegir una eliminación selectiva de armónicas) para tener una
menor distorsión armónica de tensión en la señal de salida se elegirá la
distribución simétrica de pulsos.
0 0.005 0.01 0.015 0.021550
1033.333
516.667
0
516.667
1033.333
1550
Tiempo (s)
Tens
ion
(V)
Figura 3.6 Tensión de salida teórica para distribución simétrica de pulsos.
36
0 2 4 6 8 10 12 14 16 18 20 22 24 26 28 30 32 34 36 38 40 42 44 46 48 500
0.5
1
N° de Frecuencia
Tens
ion
(V)
Figura 3.7 Espectro armónico teórico de tensión para distribución simétrica de pulsos.
3.3 ANÁLISIS DE FOURIER PARA MODULACIÓN POR ANCHO DE PULSOSINUSOUDAIL.
El desarrollo de un análisis de Fourier por modulación por ancho de pulso
sinusoidal se presenta totalmente distinto al presentado anteriormente; debido a
que la señal de salida se compone de dos señales periódicas unidas entre sí, lo
que provoca una doble sumatoria de Fourier.
Se puede observar en la Figura 3.8 que si bien la señal sigue un formato
sinusoidal, ésta se compone de pulsos que varían su ancho a través de todo el
período. Estos pulsos se deben a la conmutación en los interruptores de la CT,
los cuales tienen una conmutación distinta a la frecuencia de la señal de salida.
Es por esto que F(t) no puede ser definida por (3.2). Trabajos anteriores
muestran como se resolvió esto, donde se toma como conclusión que la señal de
referencia en la modulación PWMS es separadamente periódica con la de la
portadora [14]. Luego la descomposición de Fourier queda representada como
una doble sumatoria de series de sinusoides dispuestas con respecto a la
portadora y la fundamental como se muestra a continuación:
37
0t
3E
3E
Figura 3.8 Señal de salida para un inversor de siete niveles con modulación PWMsinusoidal.
c 0
000n 0 0n 0
n=1
m0 c m0 cm=1
mn c 0 mn c 0m=1n=-
n 0
F(t) = F( t, t)a
= + a cos n t +b sen n t2
+ a cos m t +b sen m t
+ a cos m t +n t +b sen m t +n t
(3.17)
mn mn mn
c 0 c 0 c 02
c = a + jb1= F t, t ×cos t + t + jsen t + t
2(3.18)
La ecuación (3.17) consta de cuatro términos a diferencia de la
representación tradicional donde los términos son la señal continua, la
fundamental y componentes que apareciesen alrededor de ésta. Las
componentes asociadas a la frecuencia de las portadoras y por último el de la
doble sumatoria que corresponde a las bandas laterales asociadas a las
portadoras.
Teniendo claro lo anterior se procede al estudio de la descomposición de
Fourier de la señal.
38
3.3.1 Espectro de Fourier para una Modulación PD (Phase Disposition).
Para los inversores tradicionales, la señal de salida conmuta solo entre
dos valores (+E y –E). En el caso de los inversores multinivel no ocurre así, ya
que c 0F( t, t) varía dependiendo de la cantidad de niveles que tenga dicho
inversor.
Para la modulación entregada en este estudio (PD) se tienen N-1 señales
portadoras, de igual amplitud, fase y que en conjunto suman el total de la señal
de referencia, llenando todos los niveles de tensión como se muestra en la
Figura 3.9.
Se define a continuación una ecuación que relaciona la cantidad de
niveles de tensión en la salida con respecto al valor continuo de tensión dado por
(3.19) donde N’=3.
N-1N' =2 (3.19)
Para la señal de salida en los interruptores con una modulación PD se
tiene que para obtener una señal alta, la referencia tiene que sobrepasar el valor
de la portadora que se encuentra comparando, mientras que si es bajo ese valor,
se obtiene un valor bajo en la salida. Como se puede observar, los límites donde
la referencia es mayor que una portadora se obtiene un nivel más en la salida y
cuando es menor baja un nivel. La relación de las portadoras con la moduladora
se puede ver en la Figura 3.10.
im
1
1 / 3
2 / 3
0cosim t
03 2 2 30t
Figura 3.9 Disposición de las señales portadoras y moduladora para la estrategia demodulación adoptada (PD).
39
Figura 3.10 Espectro de Frecuencias para inversor mostrado con una razón defrecuencia mf=38
Tabla 3.1 Estados de accionamiento de los interruptoresValor de( , )F t t
Para 0ct Para 0 ct
3E 02 cos3 3 i
x m t 02 cos3 3 i
x m t
2E 01 2cos3 3 3 3i
x xm t 01 2cos3 3 3 3i
x xm t
E 01cos
3 3 3ix xm t 0
1cos3 3 3ix xm t
0 01 cos3 3 3i
x xm t 01 cos3 3 3i
x xm t
La Figura 3.10 muestra el espectro de frecuencia simulado (aproximado)
para la señal mostrada por la Figura 3.9 y con una Mf=38.
Se puede observar empíricamente que para un valor par de razón de
frecuencia, tomando la ecuación (3.20), la ley que lo rige es la siguiente:
fk×m ± v (3.20)
Para cualquier k:
v =1,3,5...2n -1 (3.21)
De las simulaciones se comprobó que los valores de distorsión armónica
resultan:
Para mf=38
VTHD = 20.95%
40
3.3.2 Señal de salida en el Inversor.
En trabajos anteriores [14] se definió como sería el espectro de salida en
un inversor multinivel de forma analítica. Para este caso y basándose en el
espectro generalizado obtenido en [14] se hará un análisis de la señal de salida
para el inversor.
Para la salida de tensión del inversor en la región linear de modulación
queda definida de forma general para 7 niveles de tensión por la siguiente
ecuación:
par impar
impar par
AN i 0 m0 0m =0
m n c 0m=1 n=-
n=0
m n c 0m=1 n=-
n 0
V = 3Em cos t + C cos 2m +1 w t
+ C cos 2m t + 2n -1 t
+ C cos 2m +1 t + 2n t
(3.22)
Donde el primer término corresponde a múltiplos la señal fundamental y a
posibles señales de baja frecuencia. El segundo a las armónicas provocadas por
la portadora. Los últimos términos corresponden a las bandas laterales en torno
a la m-ésima portadora, con valores de bandas laterales en función de la
frecuencia del sistema.
Del análisis empírico anterior, se observó que para el segundo término de
la ecuación (3.22) en la señal espectral no existe, sólo existen las bandas
laterales asociadas a este para ambas razones de frecuencia.
im par
2k +1 i
m 0 22k =0 -1
h=1 i
cos k J 2m + 1 3 m
cos k +8EC = × 12m +1 h2k + 1 sen 2k +1 cos cos h3m (3.23)
2
2impar par
-1
h=1 i
m n 2k+1 i2
-1
h=1 i
1 hcos n-k +2 sen 2k - 2n+1 cos cos h +2k - 2n+1 3m4EC = × cos k J 2m+1 3 m
2m+1 1 hcos n+k +2 sen 2k +2n+1 cos cos h2k +2n+1 3m
k=0
(3.24)
41
par imparm n 2n-1 i2
EC = cos n-1 J 6m
(3.25)
3.4 CONCLUSIÓN.
Se acaban de mostrar un estudio de distorsión armónica tanto para pulso
único como PWMS.
Para pulso único se ilustraron algunos métodos para disminuir el
contenido armónico. También se muestra una diferencia entre lo calculado y lo
contenido por simulaciones digitales.
Con respecto al estudio de Fourier para la modulación PWMS, se tiene
que se necesita una razón de frecuencia par, ya que los armónicos asociados a
este índice de modulación nacen en bandas laterales con valor impar. En caso
contrario se obtendrán valores de armónicos par en la salida de tensión, no
cumpliéndose la simetría de media onda y complicándose aun más el cálculo de
los armónicos asociados a esta modulación.
CAPÍTULO 4
SIMULACIONES DIGITALES Y PROYECTO FÍSICO DEL INVERSORPROPUESTO.
4.1 INTRODUCCIÓN.
En este capítulo se realizarán las comprobaciones de lo propuesto en los
capítulos 2 y 3. Se hará por medio de simulaciones digitales y por medio de un
prototipo. La comprobación se efectuará tanto para la modulación por pulso
único como por modulación de ancho de pulso.
4.2 ESPECIFICACIONES DE PROYECTO.
Tanto para las simulaciones digitales como para el prototipo se tomaron
parámetros idénticos. La expresión (4.1) muestra cada uno de los valores
adoptados.
0 red i
1 1 2 port
3E = 2 330 V S = 300 VA f = 50 Hz cos = 0.97 m = 0.85V = 397 V V = 220 V V =110 V f =1.900 kHz
(4.1)
4.3 SIMULACIONES DIGITALES.
Para las simulaciones se utilizó el programa Orcad PSpice 9.2
considerando todos los dispositivos ideales mostrando las principales formas de
ondas involucradas.
43
Figura 4.1 Circuito Propuesto para simulaciones digitales.
4.3.1 Pulso Único.
Para la modulación por pulso único las señales de accionamientos están
mostradas por la Figura 2.2. Desde la Figura 4.2 a la Figura 4.5 muestran
señales obtenidas tanto para el accionamiento de los interruptores como las
señales de tensión en la salida del inversor.
Figura 4.2 Señales de control para modulación pulso único.
44
Figura 4.3 Señal de tensión para eliminación selectiva de armónicas 5 7 y 11THD=28.33%.
Figura 4.4 Señal de tensión para distribución por onda sinusoidalTHD=11.56.
Figura 4.5 Espectro de frecuencia para eliminación selectiva de armónicas 5 7 y 11.
45
4.3.2 PWMS.
Ya concluido el cálculo de cada uno de los componentes del inversor, se
procede a la simulación del circuito. Para eso se tomarán los datos dados en
(4.1). No se tomaron los modelos reales dados por el programa de simulación
debido al poco poder de cómputo disponible.
La señal de salida de tensión queda dado por la siguiente figura:
Con respecto a la señal de salida de tensión, el programa de simulación
arroja un valor de 277[V]. Un valor menor que el calculado debido a las caídas
de tensión tomadas ahora en cuenta en los IGBT y MOSFET; pero al haber
pocas perdidas asociadas en los dispositivos (baja conmutación y poca carga) la
diferencia con lo ideal no se ve reflejada. El caso de la corriente se muestra a
continuación con un valor eficaz de 1[A] y un factor de desplazamiento de 0.97
que corresponde a lo proyectado. Se puede notar en la Figura 4.6 unos
pequeños pulsos de sobretensión en el intervalo asociado a E y 2E. Esto se
encuentra explicado en el APÉNDICE C.
Figura 4.6 Señal de salida de Tensión del Inversor.
46
Figura 4.7 Forma de onda de corriente en la salida.
Para los interruptores SH1, SH4, SH2 y SH3 están representados por la
siguiente figura:
Figura 4.8 Señal de tensión en interruptores SH1, SH3.
Se puede observar que la tensión no se ve afectada nuevamente por los
componentes asociados al inversor. La conmutación ocurre en cada ciclo de la
frecuencia del sistema. Los interruptores S1, S2, S3 y S4 se muestran a
continuación, como se ve todos soportan una tensión máxima de 2E para S1 y
S2 y de valor E para S3 y S4.
47
Figura 4.9 Forma de onda de tensión para S1 y S2
Figura 4.10 Forma de onda de tensión para S3 y S4
Como se puede ver, la simulación del proyecto físico da un valor muy
aproximado a las simulaciones ideales. Para los resultados experimentales,
debería haber una diferencia pequeña ya que no se tomaron los modelos reales
del circuito de control (retardos por los opto-acopladores, tiempos muertos de los
transistores etc.).
4.4 PROYECTO FÍSICO.
En esta sección se hace el cálculo y desarrollo de los distintos dispositivos
asociados al inversor. Es por eso que es necesario el dimensionamiento de los
48
disipadores, circuitos de control y desarrollo de la sección de potencia. Se
utilizarán las especificaciones dadas en la sección 4.2.
4.4.1 Circuito de Control.
Es sabido que los dispositivos del inversor no son ideales, es por eso que
se tienen que hacer arreglos que son necesarios para que estos operen de la
mejor manera posible asignando tiempos muertos, dispositivos que eliminen
efectos de carga etc. A continuación se muestra un desarrollo para cada módulo
dentro del circuito de control de lazo abierto de tensión:
El control de este inversor requiere mayor manejo debido a problemas de
referencia que podrían provocar sobretensiones en los dispositivos del mismo. El
siguiente esquema que refleja lo expresado anteriormente:
Para el control de brazo se tienen 2 soluciones, una es la generación
directa de los pulsos de control por medio de un PC y la otra por medio de
dispositivos analógicos digitales.
4.4.1.1 Control Por PC (Computador personal).
Para el control por PC se utilizó el Programa Virtins Signal Card
GeneratorTM que es un sistema de generación de señales por medio de la tarjeta
de sonido, el cual toma los puntos de una simulación en PSPICE, MATLAB etc.,
y los traduce en señales sonoras análogas. La señal de salida es de 1 V , por lo
cual debe ser amplificada y filtrada (debido a los disturbios ocasionados por la
circuitería de la tarjeta de sonido). La Figura 4.12 Circuito de control comandado
por PC muestra como sería el circuito de control.
Tiempo Muerto yasilacion dereferencias
Señales dereferencia
Señales de salidapara brazo Inversor
Módulo controlpara Brazo
Figura 4.11 Esquema de accionamiento para dispositivos de conmutación.
49
Figura 4.12 Circuito de control comandado por PC.
Donde S1 y S2 son señales de salida del PC que se comparan con una
referencia y solo dejan pasar señales positivas o cero en la entrada de los
drivers. Para el caso de SH2_O se tiene un pulso único sincronizado con la
frecuencia de conmutación del sistema. El flip-flop actúa como partidor de
frecuencia, lo que genera una salida de frecuencia fundamental en los
semiconductores IGBT. La figura muestra como es la placa impresa de las
señales de control para el inversor propuesto.
Tabla 4.1 Dispositivos en el control del Inversor.
R1, R2, R3 10kTRIM1, TRIM2, TRIM3 10k
U1, U2 LM324U3 4027
4.4.1.2 Control por Circuitos Análogos Digitales.
Para el circuito análogo digital, básicamente se siguió el formato del
circuito propuesto en capítulos anteriores, en donde se propone un circuito
sumador de las señales triangulares para generar cada una de las bandas
necesarias para la comparación con respecto a la referencia. Posteriormente se
aplica lógica booleana en la señal de salida con los XOR, para obtener la salida
en las señales S2 y S3.
50
PIC
16F8
77
74LS
86Figura 4.13 Circuito Análogo Digital de control.
Describiendo un poco más en detalle la Figura 4.13. El circuito integrado
PIC16F877 está encargado de la generación de la señal triangular y la señal
moduladora. Desde el terminal 33 al 40 se genera junto con las resistencias
asociadas la señal moduladora. El amplificador operacional le da la ganancia en
tensión para obtener el índice de modulación requerido.
Desde el terminal 15 se genera una señal triangular alterna. Los
amplificadores operacionales asociados levantan la señal sobre el eje de las
abscisas. Por último el circuito de la parte baja de la Figura 4.13 simplemente le
da ganancia continua a las portadoras para que estas queden en disposición de
fase y puedan ser comparadas con la moduladora. Los transistores cumplen la
función de bajar los niveles de tensión y negar la señal; esto debido a que el
integrado 74LS86 trabaja en TTL. Este último realiza una suma exclusiva de las
señales.
51
Para la generación de las señales tanto triangulares como la de la
moduladora se necesita grabar el integrado con un algoritmo de programación.
Este algoritmo no está en los objetivos de este proyecto. Los dispositivos
asociados a la creación de la placa impresa de este control están dados por la
Tabla 4.2.
Tabla 4.2 Componentes para circuito análogo digital.
R1, R2, R3, R4, R5, R6, R7, R8, R9, R10, R11, R12, R13, R14,R15, R16, R17, R18, R19, R20, R21
1k 1/4W
R21, R22, R23, R24, R25, R26, R27 10k 1/4WR28, R29, R30, R31, R32, R33, R34, R35, R36, R37 2k 1/4W
C1, C2 22nFC3 1uF
Q1, Q2, Q3 BC337U1, U2, U3 LM324N
U4 74LS86U5 PIC16F877
4.4.1.3 Tiempo Muerto y Aislación de Referencias.
Para la conexión de las señales a cada uno de los dispositivos primero se
aislaron las señales de control por protección y problemas de referencias
mediante el opto-acoplador 6N136. Posteriormente se integró el driver IR211
para generar la señal complementaria de S1 y S4 como también para la
generación de los tiempos muertos.
R1 y C1 limpian la señal que llega a Q1 y este último provee la ganancia
en corriente al driver. R3 y R4 son resistencias de acoplamiento como protección
del circuito.
R1
C1
R2
C2
D1
R4
R5
C3
HO
VS
LO
GND_S
S
V+
U1 U2
Q1
COM
Figura 4.14 Driver para la salida de un brazo inversor.
52
Tabla 4.3 Componentes de circuito driver.
R1, R2 1k, 1/4WC1 1nFQ1 BC337U1 6N136U2 IR2111
C2, C3 1uFV+ 12V
D1 UF4007
R4, R5 15 1/4W
4.4.2 Cálculo de Disipadores.
El cálculo de los disipadores se proyecta de forma tal que todos los
semiconductores de potencia se encuentren en un mismo disipador. Para la
elección de un disipador adecuado es necesario saber el calor generado por el
conjunto y para esto se requiere conocer la potencia disipada por cada uno de
los dispositivos. La Figura 4.15 muestra como sería la disposición de esta
configuración. Los semiconductores elegidos para el prototipo del inversor son
MOSFET para la CT, mientras que para el puente H se escogieron IGBT.
Para el cálculo del disipador de estos semiconductores primeramente se
calcula la temperatura de cada disipador dada por la siguiente ecuación:
dn jn thjcn thcdntot av nT = T -P × R +R (4.2)
Donde
dnT Temperatura del disipador n.
jnT Temperatura de juntura del disipador n.
tot av nP Potencia Térmica producida por la corriente que circula en el
dispositivo y transformada en calor.
thcdnR Resistencia térmica entre el componente y el disipador.
53
4.15 Configuración de semiconductores sobre un mismo disipador.
La resistencia térmica entonces del disipador viene dada por la siguiente
ecuación:
d athda n
tot av ii=1
T - TR =
P(4.3)
4.4.2.1 Potencia disipada por la CT.
La CT se compone de semiconductores MOSFET, este dispositivo para
esta configuración presenta dos tipos de pérdidas.
4.4.2.1.1 Pérdidas debidas a la capacitancia CDS.
Las pérdidas debidas a esta capacitancia están dadas por la siguiente
ecuación:
2CDs C DS CT
1P = ×f ×C × V2
(4.4)
Donde:
fc Frecuencia de conmutación del MOSFET.
VCT Tensión de Salida del MOSFET.
54
La frecuencia de conmutación para este índice de frecuencia es de 500
Hz para la rama superior y de 1600 Hz para la rama inferior de la CT. El
MOSFET seleccionado tiene una capacitancia CDS típica de 770 pF según
catálogo. Entonces las pérdidas por bloqueo de los interruptores es de:
1 2
3 4
S = S = 0.6 W
S = S = 0.25 W(4.5)
4.4.2.1.2 Pérdidas debidas al bloqueo del MOSFET.
Las pérdidas por bloqueo del MOSFET están dadas por la siguiente
ecuación:
2 2LM C
BloqDS
I fP =24C
(4.6)
Donde:
ILM Corriente eficaz en el MOSFET.
10% del tiempo tRF.
Luego, las pérdidas por bloqueo serían las siguientes:
1
2
3
4
S = 0.565 W
S = 0.485 W
S = 0.25 W
S = 0.4 W
(4.7)
Las pérdidas totales en el MOSFET estarían dadas por la suma de las
pérdidas por bloqueo y las pérdidas por la capacitancia CDS. Las pérdidas totales
en los MOSFET serían:
1
2
3
4
S =1.165 W
S =1.085 W
S = 0.5 W
S = 0.65 W
(4.8)
55
4.4.2.2 Potencia disipada por el puente H (IGBT’S).
El puente H contiene dispositivos proyectados con tecnología IGBT.
Luego, el cálculo de la disipación térmica en este dispositivo viene dado por dos
pérdidas:
4.4.2.2.1 Pérdidas en conmutación.
Las pérdidas en conmutación se dividen en dos estados, la entrada en
conducción y las perdidas por bloqueo.
4.4.2.2.1.1 Pérdidas por entrada en conducción.
Las pérdidas por la entrada en conducción están dadas por la siguiente
ecuación:
EC C CE RP = 0.5×I ×V ×t (4.9)
Donde:
R Ri fVt = t + t (4.10)
4.4.2.2.1.2 Pérdidas por Bloqueo
Las pérdidas por bloqueo están dadas por
Bl C CE fP = 0.5×I × V × t ×F (4.11)
Donde
f RV fit = t + t (4.12)
Luego las pérdidas en la conmutación está dada por:
conm CE C R fP = 0.5× V ×I ×F× t + t (4.13)
Donde
56
CE
C
R f
V =127 V
I = 450 mA
F = 50 Hz
t + t = 270 ns
(4.14)
Reemplazando (4.14) en (4.13) se tiene que las pérdidas por conmutación
son en total
conmP = 0,01 W (4.15)
4.4.2.2.2 Pérdidas de Conducción
Las pérdidas de conducción están dadas por la siguiente ecuación:
satcond C CE b BE onP = I ×V +I ×V ×t ×F (4.16)
Donde
CI Corriente de colector media
CEV Tensión colector emisor de saturación
bI Corriente de base media
satBEV Tensión base emisor con el transistor saturado
ont Tiempo de conducción del transistor
F Frecuencia
Reemplazando se tiene
sat
C
CE
b
BE
on
I = 430 mA
V = 2.10 V
I = 500 nA
V =12 V
t =10 ms
F = 50 Hz
(4.17)
Reemplazando (4.17) en (4.16) se tiene que las pérdidas en conducción
son de:
57
condP = 0.45 W (4.18)
Las pérdidas totales en un transistor del puente H es de:
totP = 0.46 W (4.19)
Las pérdidas totales en los transistores serían:
1
2
3
4
H1 H2 H3 H4
S =1.73 W
S =1.57 W
S = 0.9 W
S = 0.2 W
S = S = S = S = 0.46 W
(4.20)
Después se calcula la potencia total disipada reemplazando (4.20) en
(4.3), según los datos especificados por el fabricante (temperatura de juntura, y
las resistencias térmicas), se calcula el mínimo valor de temperatura del
disipador, lo que da un valor calculado de 122°C. Luego la resistencia del
disipador según la ecuación queda en un valor de:
thda°CR = 22.45W
(4.21)
4.4.3 Circuito de Potencia
Ya con esto se tiene entonces todos los componentes calculados. El
layout del circuito final de potencia queda dado por la siguiente figura:
Tabla 4.4 Componentes de potencia de inversor
C1, C2 450V 680uFD1, D2, D3, D4, D5, D6, D7, D8 N5408
S1, S2, S3 S4 16N50C3SH1, SH2, SH3, SH4 MG50J2YS9
V1 220VRMSV2 110VRMS
58
C2C1+ +- -
V1+V1-V2+V2-
S1 S2 S3 S4
XL
RL
SH1 SH3 SH2 SH4
D1
D
2
D3
D4 D
5 D6 D
7 D8
Figura 4.16 Layout de circuito de potencia del inversor multinivel híbrido asimétrico.
4.5 DATOS EXPERIMENTALES.
Para la muestra de datos experimentales se subdividirá este ítem en 3
secciones. Las de señales de control a los dispositivos de conmutación. Las
señales de tensión en la CT y la señal de tensión en la carga. En general la
escala de tiempo por división es de 2[ms]. En caso contrario se especificará
debidamente.
59
4.5.1 Señales de comando.
4.5.1.1 Pulso Único.
En esta sección se ilustran las señales de control para modulación por
pulso único. Las señales mostradas son las que llegan ya a los dispositivos de
conmutación (CT). Las Figura 4.17 a la Figura 4.20 corroboran lo obtenido por
simulaciones digitales.
Figura 4.17 Señal de disparo de S1 y S2 para modulación pulso único/eliminaciónarmónica.
Figura 4.18 Señal de disparo de S1 y S3 para modulación pulso único/eliminaciónarmónica.
60
Figura 4.19 Señal de disparo de S1 y S3 para modulación pulso único/disposiciónSimétrica de Pulsos.
Figura 4.20 Señal de disparo de S1 y S3 para modulación pulso único/Disposición porcomparación sinusoidal.
4.5.1.2 PWMS.
La Figura 4.21 y la Figura 4.22 muestran la señal de disparo para el
inversor con modulación PWMS. Se corrobora con esto lo obtenido por las
simulaciones digitales.
61
Figura 4.21 Señal de disparo de S3 y S4 para modulación por ancho de pulso.
Figura 4.22 Señal de disparo de S1 y S3 para modulación por ancho de pulso
4.5.2 Señal de tensión en componentes de potencia.
Se puede verificar mediante el prototipo que se cumplen los postulados
para lo propuesto por las simulaciones digitales. Se puede observar claramente
en la Figura 4.23 que la tensión de salida es fiel imagen de lo simulado en
4.3.2.1. Además, la Figura 4.24 muestra el comportamiento con una carga
inductiva. De lo resultados experimentales, se concluye que se mantienen los
niveles de tensión y la forma de onda a la salida del inversor.
62
Figura 4.23 Señal de fuerzas en componentes de potencia (Burdeo: tensión de salidadel inversor, verde y azul: tensión en la salida de la CT).
Figura 4.24 Onda de tensión y corriente con carga inductiva.
63
4.6 CONCLUSIÓN.
Las simulaciones digitales, junto con el desarrollo del prototipo validan lo
propuesto en este capítulo, en donde se pudo visualizar que los esfuerzos tanto
en la CT como en el puente H son idénticos por lo desarrollado analíticamente.
Se realizó el cálculo de los disipadores, circuito de potencia, señales de
control y drivers asociados para el accionamiento de los dispositivos.
La corroboración se hizo tanto para modulación por pulso único como
para PWMS. En el caso de PWMS se propusieron 2 estrategias para obtener las
señales de comando en los interruptores. Una realizada a través de un circuito
integrado y la otra mediante la generación de señales por medio de una interfaz
computacional.
CAPÍTULO 5
EVALUACIÓN ECONÓMICA.
5.1 INTRODUCCIÓN.
Para la evaluación económica, se tomo como supuesto la creación de una
nueva empresa la cual venderá el inversor propuesto orientado para baja tensión
y media potencia; tomando en cuenta solo lo que se refiere al circuito de
potencia junto con los drivers respectivos. La programación del control a utilizar
será desarrollada por una empresa anexa, quien es la compradora de la nueva
tecnología desarrollada.
5.2 EVALUACIÓN DE LA CREACIÓN DE UNA EMPRESA.
Para cualquier evaluación económica es necesario analizar ciertos puntos
como lo son el flujo de caja, análisis de rentabilidad etc.
Es necesario por ende saber los costos asociados al proyecto, es decir,
los costos operacionales, la inversión inicial y una serie de variables involucradas
y detalladas más adelante según estas aparezcan. Se hará un análisis sobre la
rentabilidad de este proyecto donde su fin último es la minimización de costos y
por ende la maximización de los beneficios.
La idea de este proyecto es obtener beneficios a corto plazo. Es por esta
razón que se toma un horizonte de evaluación de 5 años en los cuales se
implementará la empresa y se venderán los inversores presentados en el
proyecto.
65
5.2.1 Estudio de Ingeniería.
Para cualquier empresa que se encuentre en el área de producción, es
necesario analizar ciertas variables antes de poner en ejecución el nuevo
proyecto. Por tal motivo es necesaria la evaluación de cinco estudios, el
comercial, técnico, legal, organizacional y financiero. Ya se ha hecho en parte el
estudio técnico en capítulos anteriores estudio fundamental para ver la viabilidad
económica y según las ventajas que tiene este con respecto a otras soluciones
se analizarían las siguientes etapas.
En esta sección se analizarán tópicos del estudio comercial y financiero,
de los cuales se pueden mencionar lo que es la inversión inicial, costos
asociados a través del tiempo, la puesta en marcha, su etapa de producción
propiamente tal y de donde se obtendrían los componentes del dispositivo a
producir. Con estos estudios se podría dilucidar el óptimo de producción
minimizando los costos y según las conclusiones del análisis se podría evaluar si
se ejecutará o no el proyecto.
Para la ejecución física se detallarán a continuación los principales costos
asociados de los componentes para la construcción del inversor. La Tabla 5.1 y
la Tabla 5.2 muestran el costo promedio de los insumos necesarios asociado al
inversor a construir.
Como se mencionó anteriormente el inversor no tiene un control definido.
Este es creado por una empresa externa la cual según la especificación del
cliente final lo transforma en un variador de frecuencia, partida de motores, filtros
activos y según nuevos usos se le pueda encontrar.
66
Tabla 5.1 Dispositivos incluidos para la construcción del Inversor.PLACA DE POTENCIA
Ítem Cantidad Precio Unitario Total ÍtemMOSFET 300/46A 2 $ 5.996 $ 11.992MOSFET 200/46 2 $ 4.667 $ 9.334
IGBT 600V/50 2 $ 29.920 $ 59.840Cable (m) 10 $ 275 $ 2.750
Conectores 8 $ 70 $ 560Regleta de conexión 1 $ 950 $ 950
Disipador (IGBT) 2 $ 5.348 $ 10.696Disipador (MOSFET) 4 $ 1.238 $ 4.952
Regleta conexión driver 1 $ 300 $ 300Placa de Potencia 1 $ 4.800 $ 4.800
Laminas de aislación 6 $ 150 $ 900Pasta Disipadora 1 $ 620 $ 620
Tornillos 8 $ 31 $ 248Tuercas 4 $ 12 $ 48Carcasa 1 $ 17.350 $ 17.350
Ventilador 4 $ 1.230 $ 4.920Golillas 8 $ 12 $ 96
Bornes y Otros 1 $ 12.000 $ 12.000Total $ 142.356
Tabla 5.2 Dispositivos para la creación del Circuito Driver del Inversor.CIRCUITO DRIVER
Ítem Cantidad Precio Unitario Total ÍtemDriver IR2111 4 $ 5.990 $ 23.960
R 1K 1/8W 8 $ 10 $ 80C 0,1n 4 $ 12 $ 48C 0,1u 8 $ 13 $ 104
R 15 1/8W 8 $ 10 $ 80OPTOACOPLADOR 6N136 4 $ 899 $ 3.596
Placa driver 1 $ 2.800 $ 2.800Regleta Conexión 1 $ 250 $ 250Fuentes de tensión 4 $ 3.270 $ 13.080
Cable (m) 3 $ 73 $ 219Total $ 44.217
67
5.2.2 Estudio de Mercado.
Otro estudio no mencionado anteriormente y que es muy importante es el
estudio de mercado, obligatorio de todas maneras para analizar las ofertas que
puede entregar la competencia, lo cual puede ser un hito decisivo para la puesta
en marcha del proyecto.
El concepto de estudio de mercado usualmente se identifica con la
definición de precio y demanda a que los consumidores están dispuestos a
pagar [15].
Para dicho se tienen que reconocer cinco factores importantes que son
proveedor, competidor, distribuidor consumidor y externo. Con respecto a estos
factores se definen para el proyecto:
a) Mercado Proveedor: es de vital importancia, ya que éste define la
disponibilidad de las materias primas, calidad, disponibilidad y precios de
estos. Debe considerarse por eso la situación en que se encuentra este
mercado para obtener los insumos necesarios para la construcción del
producto.
b) Mercado Competidor: Trasciende más allá de la simple competencia de la
colocación del producto. La ventaja que se tiene con respecto al mercado
competidor es que la tecnología usada es nueva y optimiza el uso de
dispositivos asociados al inversor de una manera nueva y el uso de esta
nueva topología sería sólo del uso exclusivo de la nueva empresa. La
ventaja del mercado competidor puede ser los años de experiencia, calidad y
asistencia al cliente así como muchos factores más.
c) Mercado Distribuidor: De menor estudio, simplemente se distribuye el
producto establecido.
d) Mercado Consumidor: Es el de mas difícil análisis. El producto está orientado
a la industria y minería en general (Chile, y países limítrofes). En primera
instancia se podría mencionar para el accionamiento de bombas, control de
torque para motores de baja tensión etc.
68
Los mercados anteriormente mencionados son importantes, siendo en sí
el más importante para este caso el mercado competidor y el del consumidor.
Del estudio se pudo ver que existen empresas muy grandes que fabrican estos
dispositivos en gran escala reduciendo los costos. Se toma entonces una
estrategia de atención personalizada y soporte para las empresas donde se
desean vender los inversores. Se estima que se podrían vender al año unos 125
inversores, por lo cual se hace una alianza con el proveedor, comprando
dispositivos para 625 inversores al costo de hoy. También se hace un convenio
para la creación de las placas de circuitos impresos envueltos para el inversor,
asociados a la compra mínima para 125 unidades anuales.
5.2.3 Costos Operacionales.
Los costos operacionales están determinados a lo que se refiere a la
producción y comercialización, gastos administrativos y ventas. Se debe tener en
cuenta los gastos por mano de obra referente a la producción, arriendo, gastos
administrativos y remuneración de este personal. Para el armado de inversores
se contratan 3 personas en la cadena de montaje. Uno para el armado del
circuito de potencia, otro para la placa de control (drivers) y el último para el
ensamble de todo el circuito. La venta será realizada por la secretaria de la
empresa.
Luego los costos operacionales anuales quedan dados por la siguiente
expresión:
C.O=6.262.800+105.000 125=19.387.800 (5.1)
5.2.4 Ingresos Operacionales.
Dados en función de los costos operacionales y del margen de
comercialización, para la asignación de este margen se toma en cuenta el
estudio de mercado. Se supondrá un margen de un 70% de comercialización,
luego los ingresos quedan dados por:
69
Tabla 5.3 Remuneraciones de los trabajadores en la planta de producción.MANO DE OBRA
Ítem Cantidad TotalTécnico de Armado de Circuito Driver 1 $ 35.000Técnico Armado Circuito de Potencia 1 $ 35.000
Técnico de Ensamble y Prueba 1 $ 35.000Total $ 105.000
Tabla 5.4 Arriendo y gastos administrativos.ARRIENDOS Y GASTOS ADMINISTRATIVOS
Ítem Costo Mensual Costo AnualArriendo $ 250.000 $ 3.000.000
Luz $ 25.000 $ 300.000Agua $ 8.900 $ 106.800
Teléfono $ 35.000 $ 420.000Internet $ 23.000 $ 276.000
Remuneraciones $ 180.000 $ 2.160.000Total $ 6.262.800
I.O = C.O M.C+C.O (5.2)
Donde las variables de la ecuación (5.2) están dados por:
I.O: Ingresos Operacionales
C.O: Costo Operacional de Proyecto
M.C: Margen de Comercialización
Luego los ingresos operacionales anuales están dados por
I.O =19.387.800 19.387.800 = 32.959.2600.65+ (5.3)
5.2.5 Inversión Inicial.
Dentro de la inversión inicial, se toma en cuenta lo que son el inmobiliario,
maquinarias, herramientas y vehículos, necesarios dentro del desarrollo de la
empresa.
70
Tabla 5.5 Inmobiliario fijo de la empresa.MUEBLES
Ítem Cantidad Costo Unitario Costo TotalMueble Computador 1 $ 50.000 $ 50.000
Mesón de taller 3 $ 65.000 $ 195.000Sillas 6 $ 3.000 $ 18.000
Repisas 3 $ 12.000 $ 36.000Muebles Oficina atención 1 $ 75.000 $ 75.000
Total $ 374.000
Tabla 5.6 Herramientas asociadas a la puesta en marcha de la empresa.HERRAMIENTAS
Ítem Cantidad Costo Unitario Costo Totalkit Alicates 3 $ 4.700 $ 14.100
Cautín 3 $ 5.000 $ 15.000Milímetro 3 $ 35.000 $ 105.000
Computador 1 $ 299.000 $ 299.000Osciloscopio+ punta diferencial 1 $ 1.585.000 $ 1.585.000
taladro 1 $ 35.000 $ 35.000Set de brocas 1 $ 3.000 $ 3.000
Extractor de Soldadura 3 $ 1.000 $ 3.000Dremel 1 $ 38.000 $ 38.000
kit herramientas 3 $ 22.500 $ 67.500Otras Herramientas 1 $ 17.950 $ 17.950
Fuentes (Circuito Potencia) 3 $ 150.000 $ 450.000Total $ 2.632.550
Tabla 5.7 Costo de vehículos de la empresa.VEHICULOS
Ítem Cantidad CostoCamioneta 1 $ 3.500.000
Total $ 3.500.000
Luego, la inversión inicial está dada por la suma de los totales de la
Tabla 5.5, Tabla 5.7 y la Tabla 5.6 mostradas en la siguiente expresión:
InicialI =3.500.000+2.632.550+374.000+ 44.217+142.356 125=29.828.175(5.4)
71
5.2.6 Análisis de Rentabilidad.
La rentabilidad desde el punto de vista de un proyecto se puede ver como
un indicador de resultado de inversión. Se pueden dividir en dos niveles en
función del tipo de resultado y de inversión relacionada.
El primer nivel es la rentabilidad económica o del activo, que se relaciona
un concepto de resultado conocido o previsto antes de intereses con la totalidad
de los capitales económicos, sin tener en cuenta la financiación, es decir, se ve
desde una perspectiva de rendimiento de la empresa.
Un segundo nivel es la rentabilidad financiera, en el que se evalúa el
resultado conocido o previsto después de interés, con los fondos propios de
financiación y que representa el rendimiento de esta. Para este proyecto en
particular es importante conocer los dos estados de rentabilidad.
5.3 VALOR ACTUAL NETO (VAN).
El valor actual neto permite calcular el valor presente de un determinado
número de flujos de caja futuros. Como respuesta de su cálculo implica la
aceptación o no del proyecto de inversión, cuando el van es negativo indica
perdidas, por lo cual no es rentable el proyecto. En caso contrario se toma como
atractivo y se lleva a cabo. En este método, se descuenta también una tasa o
tipo de interés igual para el periodo considerado (en este caso interés anual con
una proyección de cinco años.). El resultado positivo del VAN utilidades (en valor
presente) de lo que se pretende con la empresa.
5.3.1 Flujo de Caja Antes de Impuesto (rentabilidad económica o del activo)
El Valor Actual Neto queda definido por la siguiente expresión:
InicialV.A.N = -I +(I.O -C.O)(P / A;TRMA;n) (5.5)
72
Donde:
InicialI : Inversión Inicial.
C.O : Costos Operacionales.
I.O : Ingresos Operacionales.
TRMA : Tasa de Retorno Media Anual (%).
n : Número de Años Proyectados.
Para llevar los valores de la ecuación (5.5) al presente, se utiliza la
siguiente expresión:
n
n
1+i -1P = A
i 1+i(5.6)
Con una TRMA (supuesta) de un 12%, en un intervalo de tiempo de cinco
años, se obtiene el siguiente VAN:
VAN=-29.828.175+ 32.959.260-19.387.800 P / A;TRMA;n =19.093.901 (5.7)
Con lo cual se deduce que el proyecto es rentable.
5.3.2 Flujo de Caja Después de Impuesto (rentabilidad financiera).
Tal como se mencionó en la sección 5.2.6, se necesita también un análisis
financiero del proyecto. Esto debido al préstamo bancario, el cual es pagado en
cuotas a una tasa de interés y de una amortización de capital. Tanto el préstamo
como el pago de las cuotas deben ser cancelados en fechas estipuladas.
En el contrato con el banco (para el financiamiento) se estipuló una tasa
de interés de un 13,5% anual (simple), esto para la inversión inicial
correspondiente a un 100%.
Para el cálculo del pago anual al banco, se toma también la vida útil del
proyecto (en este caso cinco años), por lo cual la anualidad a pagar queda dada
por:
73
nInicial
n
I i i+1C.A =
i+1 -1(5.8)
Donde
InicialI : Inversión Inicial (totalidad del préstamo.
C.A : Anualidad a pagar al banco.
i : Tasa de interés del préstamo (13,5%).
n : Periodo total pactado para el pago del préstamo.
También se toma en cuenta la depreciación que sufren los activos fijos del
proyecto, determinados por la ecuación (5.9).La utilidad neta es idéntica a la que
se obtiene en el análisis antes de impuesto, es decir, los ingresos operacionales
menos los costos operacionales.
Inicial ResidualI - VDep =n
(5.9)
Donde
DEP : Depreciación lineal
InicialI : Inversión Inicial.
ResidualV : Valor Residual del periodo.
n : Período de evaluación en la vida útil del proyecto.
Se espera que al final del proyecto se tenga un valor residual de 0, y
evaluando la expresión (5.9) con el valor obtenido en (5.4) se obtiene una
depreciación lineal de $5.965.635.
En la Tabla 5.8 se indican los flujos obtenidos para el proyecto después
de impuesto
Donde:
FCAI : Flujo de caja antes de impuesto.
FCDI : Flujo de caja después de impuesto.
FSI : Flujo Sujeto a impuesto.
DEP : Depreciación.
74
IMP : Impuesto.
t : tasa tributaria.
Debido a que se tomo un 100% de financiamiento de la inversión de un
préstamo bancario a una tasa de 13.5% de interés simple anual.
No se considera que se tenga un capital propio de financiamiento.
El flujo antes de impuesto son simplemente son ingresos operacionales
menos costos operacionales, dando un resultado de $13.571.470. Luego para el
cálculo de las otras variables de la Tabla 5.8 se tienen las siguientes
expresiones:
FSI= FCAI-DEP -INTERES (5.10)
IMP =FSI t (5.11)
FCDI =FCAI-IMP-INTERES -FSI (5.12)
Tabla 5.8 Flujos de Caja después de impuestos.Año FCAI DEP INT FSI IMP FCDI
0 -$ 29.828.175 - - - - -$ 29.828.1751 $ 13.571.460 $ 5.965.635 $ 4.026.804 $ 3.579.021 $ 715.804 $ 8.828.8522 $ 13.571.460 $ 5.965.635 $ 4.026.804 $ 3.579.021 $ 715.804 $ 8.828.8523 $ 13.571.460 $ 5.965.635 $ 4.026.804 $ 3.579.021 $ 715.804 $ 8.828.8524 $ 13.571.460 $ 5.965.635 $ 4.026.804 $ 3.579.021 $ 715.804 $ 8.828.8525 $ 13.571.460 $ 5.965.635 $ 4.026.804 $ 3.579.021 $ 715.804 $ 8.828.852
5.4 CONCLUSIÓN.
De acuerdo a los datos obtenidos y evaluando los resultados en la
ecuación (5.5) se obtiene un VAN de $1.997.861, con una TRMA de 12%, para
un proyecto de cinco años y con un impuesto de 20%. Luego dado que el VAN
es positivo después de impuesto se llega a la conclusión que es rentable.
CONCLUSIONES
Se acaba de presentar una derivación del 1HI -FB -CT correspondiente
a la nueva familia de inversores propuestas [1]. Dicha derivación propone una
distribución asimétrica, en la cual se comprueba que la tensión del bus continuo
se divide en 2/3 para la rama superior de la CT y 1/3 de la rama inferior. La
consecuencia de dicha configuración es que los dispositivos asociados a la CT
pueden conmutar a una mayor frecuencia mejorando notoriamente el espectro
armónico que se refleja en la carga del inversor.
Para el inversor H se comprueba que este trabaja en la frecuencia
fundamental de la carga. Al tener estas condicionantes se pueden utilizar
dispositivos lentos que soportan altos niveles de potencia y tensión.
Por medio de simulaciones y por resultados experimentales se comprueba
que esta derivación logra obtener siete niveles de tensión en la carga.
En [1] se propone una conexión modular en cascada del inversor para
obtener un mayor número de niveles. Al pertenecer a la misma familia de
inversores, también hereda este tipo de conexión logrando aun más niveles de
tensión.
Esta topología presenta ventajas frente a otros inversores multinivel tal
como es el NPC o el NC, es decir, que al ser necesario mayores niveles de
tensión, la cantidad de dispositivos asociados es menor ante las alternativas
mencionadas.
Se presentaron dos tipos de modulación en lazo abierto de tensión pulso
único y modulación por ancho de pulso. Para pulso único se trabajó la ecuación
que rige la forma de onda de tensión de salida y junto con esto se presentaron
diversos métodos que manejan el espectro armónico de tensión. Los métodos
presentados son eliminación selectiva de Armónicas, Comparación por onda
sinusoidal y Distribución Simétrica de Pulsos.
76
La modulación por ancho de pulso tiene su espectro de frecuencia
asociado a dos señales periódicas. Dicha relación conlleva a que aparezcan
armónicas solamente alrededor de múltiplos la frecuencia de la portadora. Estas
armónicas aparecen en valores impares y son múltiplos de la frecuencia de la
moduladora. La razón de frecuencia tiene que ser obligatoriamente par para que
las armónicas de bandas laterales sean de valor impar. En caso contrario
aparecerán armónicos pares, perdiendo así la simetría de media onda.
Comparando los dos tipos de control se comprueba que para modulación
por pulso único se puede obtener una menor distorsión armónica de tensión.
Con la corriente de carga ocurre lo contrario. La modulación por ancho de
pulso tiene una distribución casi sinusoidal. En la modulación por pulso único en
el mejor de sus casos no llega a un THD tan baja ante una misma carga
inductiva.
Por último, se ratificó lo propuesto por medio de simulaciones digitales y
por datos experimentales. Se pudo verificar que los esfuerzos que se generan en
los dispositivos de potencia son de acuerdo a lo desarrollado analíticamente y
que la forma de onda de salida es idéntica a lo propuesto en un principio.
REFERENCIAS BIBLIOGRÁFICAS
[1] Ramos, R., (Ruiz D. P.G.) Familia de Inversores Multinivel Híbridos paraAplicaciones en Alta Tension y Alta Potencia, Tesis para Optar al Grado deMagister en Ciencias de la Ingeniería con Mención en Ingeniería Eléctrica.Escuela de Ingeniería Eléctrica, Universidad Católica de Valparaíso,Valparaíso, Diciembre 2006.
[2] Ramos, R., Ruiz D. New Symmetrical Hybrid Multilevel DC-AC Converters-Single-Phase Circuits, 9th Brazilian Power Electronics Conference, 2007,pp. 511-516.
[3] A. M. Massoud, S. J. Finney, B. W. Williams Control Techniques forMultilevel Voltage Source Inverters Herior-Watt University, Edinburgh,Scotland, 1997
[4] G Carrara, S. Gardella, M. Marchenosi, R. Salutari, G. Sciutto, A newmultilevel PWM method: A Theoritical Analysis Power Electronics, IEEETransactions on, Vol 7, July 1992, pp. 497-505.
[5] R. Lund, M.D. Manjrekar, P. Steimer, T. A. Lipo, Control Strategies for aHybrid Seven-Level Inverter, Proc. of EPE’ 1999, Lausanne, Switzerland.
[6] M. D. Manjrekar, T. A. Lipo A Hybrid Multilevel Inverter Topology for DriveApplications. Publisher Item Identifier S 07803-4343-/98, IEEE-APEC 1998
[7] M. D. Manjrekar, P. Steimer, T. A. Lipo, Hybrid Multilevel Power ConversionSystem: A Competitive Solution for High Power Applications, Publisher ItemIdentifier S 07803-5589-x/98, IEEE 1999
[8] J.S. Lai, F.Z Peng, Multilevel Converters – “A New Breed of PowerConverters. IEEE Transactions on Industry Applications, Vol. 32, N° 3,may/June 1996
[9] M. Calais, L. J. Borle, V. G. Agelidis, Analysis of Multicarrier PWM Methodsfor a Single-Phase Five Level Inverter, University of Glasgow, UK.
[10] J. Rodríguez, J.L. Lai F. Z. Peng, Multilevel Inverters: A Survey ofTopologies, Controls and Applications, IEEE transactions on IndustrialElectronics, Vol 49, N° 4, August 2002.
[11] Bermúdez L.M., (Ruiz D. P.G.), Sanhueza R. Estudio y Diseño de unCalentador por Inducción Magnética en Alta Frecuencia para el Montaje deRodamientos, Informe Final del Proyecto de Titulación, Escuela deIngeniería Eléctrica, Universidad Católica de Valparaíso, Diciembre 2003.
[12] Bretón, A., Dixon J., Rotella, M. Diseño y Construccion de un InversorTrifásico Multinivel de Cuatro Etapas para Compensacion Armónica y deReactivos, Memoria para Optar al Título de Ingeniero Civil Industrial, con
78
Diplomado en Ingeniería Eléctrica, Escuela de Ingeniería, PontificiaUniversidad Católica de Chile, Santiago, 2003.
[13] Baeza, C., (Ruiz D. P.G.), Sanhueza R. Estudio y Desarrollo de un FiltroActivo Monofasico Basado en un Convertidos Multinivel NPC UtilizandoControl por Corriente Media, Informe Final del Proyecto de Titulación,Escuela de Ingeniería Eléctrica, Universidad Católica de Valparaíso,Septiembre 2003.
[14] McGrath, B.P.; Holmes, D.G., An analytical technique for the determinationof spectral components of multilevel carrier-based PWM methods IndustrialElectronics, IEEE Transactions on, Volume 49, Issue 4, Aug 2002, pp. 847-857.
[15] Sapag, N., Preparación y Evaluación de Proyectos, México, McGraw-Hill,1989.
[16] Tarkin A.J., Ingeniería Económica, Colombia, McGraw-Hill, 1999.
[17] (Ruiz D. P.G.), Electrónica de Potencia (Apuntes), Escuela de IngenieríaEléctrica, Pontifica Universidad Católica de Valparaíso.
[18] (Ruiz D. P.G.), Armónicos en Sistemas de Baja Tensión (Apuntes), Escuelade Ingeniería Eléctrica, Pontifícia Universidad Católica de Valparaíso.
[19] (Ruiz D P.G.)., Martínez L., Ramos R., New Asymetrical Hybrid MultilevelInverter, EPE 2009, Barcelona, España, Sept 2009.