manual de prÁcticas de electrÓnica digital programa

Dirección Académica

Código:

CPE-FO-02-03

Revisión: 1

MANUAL DE PRÁCTICAS Página:

1 de 49

Revisó Aprobó Autorizó

Presidente de Academia ING. Jimer Emir Loria YAh

Coordinador del PE ARQ. Ramiro José González

Horta

Dirección Académica Lic. Miguel Ángel Cohuó

Ávila

MANUAL DE PRÁCTICAS DE ELECTRÓNICA DIGITAL

PROGRAMA EDUCATIVO:

INGENIERIA MECATRÓNICA.

Elaboro:

Ing. Carlos Alberto Decena Chan, M.I.A

Ing.Luis Alberto Aké May, M.I.M

Calkiní, Campeche, (Junio de 2016)


Código:

CPE-FO-02-03

Revisión: 1


2 de 49

ÍNDICE

CONCEPTO PÁGINAS

PRESENTACIÓN ............................................................................................................................. 3

OBJETIVO GENERAL ..................................................................................................................... 4

SEGURIDAD ..................................................................................................................................... 4

PRACTICA 1. COMPUERTA LÓGICA NAND ........................................................................................... 7

PRACTICA 2. COMPUERTA NAND ...................................................................................................... 12

PRACTICA 3. COMPUERTA XNOR ...................................................................................................... 16

PRACTICA 4. MAPAS DE KARNAUGH (mini términos). ................................................................. 20

PRACTICA 5. MAPAS DE KARNAUGH (maxi términos). ................................................................. 29

PRACTICA 6. FLIP –FLOPS RS ............................................................................................................. 38


Código:

CPE-FO-02-03

Revisión: 1


3 de 49

PRESENTACIÓN

El manual – Guía del experimento de laboratorio de Electrónica Digital, es un material de trabajo

que será utilizado en el proceso de instrucción para objetivizar el contenido de la enseñanza de la

misma y vincular la teoría con la práctica.

Con este instructivo se pretende desarrollar habilidades básicas y especificas al estudiante de

Ingeniería en las diferentes especialidades que se ofrecen en el Instituto Tecnológico Superior de

Calkiní (ITESCAM).

Los experimentos de este manual proceden de diferentes fuentes adaptados a los objetivos que se

propone alcanzar la asignatura Electrónica Digital y a los recursos didácticos disponibles en el

laboratorio del ITESCAM.

Las instrucciones para la realización de los experimentos están bien detalladas, las ideas

conceptuales de cada experiencia vienen acompañadas de una breve introducción y se agrega un

cuestionario de preguntas fundamentales, que deben ser contestadas por el estudiante en cada

práctica.


Código:

CPE-FO-02-03

Revisión: 1


4 de 49

Al estudiante se le requiere que antes de comenzar un experimento lea las instrucciones generales

del manual, así también la exposición teórica para que alcance una comprensión clara de lo que va

a hacer. Se le recomienda, además que conserve un registro de la experiencia y de las medidas

realizadas de suerte que en todo momento tenga los datos necesarios y la información suficiente

para conocer los concernientes al experimento realizado. Se describe el alcance del manual de

prácticas y se da una breve explicación del fundamento teórico de la asignatura.

OBJETIVO GENERAL

Selecciona, analiza e implementa los dispositivos básicos de la electrónica digital para

integrarlos como una solución a los requerimientos de los sistemas eléctricos y

electromecánicos.

Implementa circuitos lógicos básicos para el control de sistemas de eventos secuenciales o

combinacionales.

SEGURIDAD

En un laboratorio de Electrónica Digital es absolutamente necesario establecer ciertas reglas de

conducta, de cuyo cumplimiento dependen el orden en el trabajo, la comodidad y la seguridad de

todos los participantes. A continuación se ofrecen algunas reglas generales que deben leerse

cuidadosamente:

Usuarios:


Código:

CPE-FO-02-03

Revisión: 1


5 de 49

Otorgar el acceso a los usuarios aceptados.

Indicar a los usuarios el área asignada para su trabajo.

Indicar a los usuarios los lugares destinados para objetos personales.

Indicar a los usuarios las ubicaciones de los extintores, botiquines de primeros auxilios y

salidas de emergencia.

Indicar a los usuarios las ubicaciones de los botones de emergencia y explicar su uso

apropiado.

Explicar a los usuarios el uso apropiado y seguro de las instalaciones de electricidad, agua,

aire comprimido, criogénicos, etc.

Informar a los usuarios con anticipación sobre el mantenimiento de equipos y obras

programadas al interior de las instalaciones.

Comunicar con los usuarios de los laboratorios y talleres para entender sus necesidades.

Equipos, herramientas y consumibles:

Identificar, junto con los usuarios, los equipos, herramientas y consumibles que se requieran y

solicitar su adquisición.

Pruebas y puesta en marcha de equipos o herramientas de nueva adquisición.

Mantener el inventario de equipo, herramientas y consumibles.

Ejercer el presupuesto apropiadamente.

Mantenimiento y seguridad


Código:

CPE-FO-02-03

Revisión: 1


6 de 49

Coordinar las labores de limpieza y orden en el laboratorio o taller.

Vigilar el buen uso del laboratorio o taller.

Encargarse del mantenimiento preventivo y correctivo de los equipos e instrumentos del

laboratorio o taller.

Promover y estar al tanto de la realización del mantenimiento preventivo y correctivo de la

infraestructura a cargo de la Comisión de Operatividad y Seguridad.

Encargarse de que se realice el mantenimiento de los extintores, botiquines de primeros

auxilios, y botones de emergencia.


Código:

CPE-FO-02-03

Revisión: 1


7 de 49

PRACTICA 1. COMPUERTA LÓGICA NAND

-INTRODUCCIÓN

Las computadoras digitales utilizan el sistema de números binarios, que tiene dos

dígitos 0 y 1. Un dígito binario se denomina un bit. La información está representada en las

computadoras digitales en grupos de bits. Utilizando diversas técnicas de codificación los

grupos de bits pueden hacerse que representen no solamente números binarios sino también

otros símbolos discretos cualesquiera, tales como dígitos decimales o letras de alfabeto.

Utilizando arreglos binarios y diversas técnicas de codificación, los dígitos binarios o

grupos de bits pueden utilizarse para desarrollar conjuntos completos de instrucciones para

realizar diversos tipos de cálculos.

La información binaria se representa en un sistema digital por cantidades físicas

denominadas señales, Las señales eléctricas tales como voltajes existen a través del sistema

digital en cualquiera de dos valores reconocibles y representan una variable binaria igual a

1 o 0. Por ejemplo, un sistema digital particular puede emplear una señal de 3 volts para

representar el binario "1" y 0.5 volts para el binario "0". La siguiente ilustración muestra

un ejemplo de una señal binaria.

Cada compuerta tiene dos variables de entrada designadas por A y B y una salida

binaria designada por x.

La compuerta AND produce la multiplicación lógica AND: esto es: la salida es 1 si la

entrada A y la entrada B están ambas en el binario 1: de otra manera, la salida es 0.

Estas condiciones también son especificadas en la tabla de verdad para la compuerta AND.

La tabla muestra que la salida x es 1 solamente cuando ambas entradas A y B están en 1.

El símbolo de operación algebraico de la función AND es el mismo que el símbolo de la

multiplicación de la aritmética ordinaria (*).


Código:

CPE-FO-02-03

Revisión: 1


8 de 49

Las compuertas AND pueden tener más de dos entradas y por definición, la salida es 1 si

todas las entradas son 1.

-OBJETIVO

1. El objetivo de esta práctica es que el alumno adquiera los siguientes conocimientos

y habilidades:

2. Manipular circuitos integrados y reconocerlos físicamente.

3. Conocer la distribución de sus terminales e identificar la función que realiza cada

uno al comprobar la hoja de especificaciones técnicas del circuito.

4. Implementar funciones básicas utilizando circuitos integrados.

5. Comprobar las tablas funcionales o de verdad de los componentes básicos

-LUGAR

La práctica se realizara en el laboratorio de Ciencias Básicas. (Considerando el reglamento

descrito anteriormente)


Código:

CPE-FO-02-03

Revisión: 1


9 de 49

-SEMANA DE EJECUCIÓN

La Práctica Compuerta Lógica AND, se realizara la 2 semana de la asignatura.

- MATERIAL Y EQUIPO

Protoboard

Alambre varios colores No.22 varios metros

Diodos led (varios colores)

Resistencias varias de 4.7 K_ ¼ Watt

Resistencias varias de 330 _ ¼ Watt

Miniswich ó dipswich

Pinzas de punta.

Pinzas de corte

Base para circuito integrado de alambrado lapido.

1 74LS08 Circuito integrado AND de dos entradas

Fuente de alimentación

multímetros

NOTA: Se incluyen las hojas de datos de los dispositivos electrónicos a utilizarse en esta práctica.

Lea cuidadosamente estas características para el adecuado manejo de estos dispositivos.

-DESARROLLO DE LA PRÁCTICA

Paso 1. El alumno investigara la hoja de datos de la compuerta AND

Paso 2. El alumno realizara el armado del circuito del diagrama según sus especificaciones

en su hoja de datos.


Código:

CPE-FO-02-03

Revisión: 1


10 de 49

Paso 3. El alumno comprobara si sus conexiones son correctas

Paso 4. El alumno comprobara la tabla de verdad de la compuerta Lógica

- EVALUACIÓN Y RESULTADOS

El reporte de práctica con los siguientes criterios

Portada

Introducción

Justificación

Metodología y desarrollo

Obtención de resultados

Resultados y discusiones

Anexos

Referencias bibliográficas.

-REFERENCIAS

Sistemas Binarios. Páginas: 1 - 34. Lógica Digital y Diseño de Computadores, M. Morris Mano, Prentice Hall. Primera Edición.

Nota: Se presenta el listado de bibliografías utilizadas en el fundamento teórico y en el desarrollo

de la práctica en sistema de referencia APA.

-ANEXOS


Código:

CPE-FO-02-03

Revisión: 1


11 de 49

Se recomienda poner en anexos las partes del trabajo que, intercaladas en medio del texto

romperían la continuidad de lectura del mismo, por ejemplo deducciones detalladas de alguna

expresión, cálculos largos y detallados, códigos y enumeración detallada de algunos componentes.

El docente según considere podría proporcionar tablas de valores, indicadores, manuales de

equipos u otro


Código:

CPE-FO-02-03

Revisión: 1


12 de 49

PRACTICA 2. COMPUERTA NAND

-INTRODUCCIÓN















NAND

En la figura se muestra el símbolo correspondiente a una compuerta NAND de dos

entradas. Es el mismo que el de la compuerta AND, excepto por el pequeño círculo en su

salida. Una vez más, este círculo denota la operación de inversión. De este modo, la

compuerta NAND opera igual de la AND seguida de un INVERSOR, de manera que los

circuitos de la figura son equivalentes y la expresión de salida de la compuerta NAND es;


Código:

CPE-FO-02-03

Revisión: 1


13 de 49

-OBJETIVO


y habilidades:






-LUGAR




La Práctica Compuerta NAND, se realizara la 3 semana de la asignatura.

- MATERIAL Y EQUIPO

Protoboard



Código:

CPE-FO-02-03

Revisión: 1


14 de 49





Pinzas de punta.

Pinzas de corte


74LS00 Circuito integrado NAND de dos compuertas


multímetros

DESARROLLO DE LA PRÁCTICA

Paso 1. El alumno investigara la hoja de datos de la compuerta NAND




Paso 4. El alumno comprobara la tabla de verdad de la compuerta Lógica.


El alumno entregara un reporte de práctica con los siguientes criterios

Portada

Introducción

Justificación



Código:

CPE-FO-02-03

Revisión: 1


15 de 49



Anexos


-REFERENCIAS




-ANEXOS





equipos u otros.


Código:

CPE-FO-02-03

Revisión: 1


16 de 49

PRACTICA 3. COMPUERTA XNOR

-INTRODUCCIÓN















XNOR

Las variables de entrada son A y B la salida es X. La salida X es uno lógico

si y solo si A y B son ambas iguales ya sea que ambas sean 0 lógico o ambas sean 1 lógico.

Si A y B son diferentes entre sí entonces X es 0 lógico


Código:

CPE-FO-02-03

Revisión: 1


17 de 49

-OBJETIVO


y habilidades:






-LUGAR




La Práctica Compuerta XNOR, se realizara la 5 semana de la asignatura.


Código:

CPE-FO-02-03

Revisión: 1


18 de 49

- MATERIAL Y EQUIPO





Pinzas de punta.

Pinzas de corte


1 74LS86 Circuito integrado XOR de dos entradas


multímetros


Paso 1. El alumno investigara la hoja de datos de la compuerta XNOR




Paso 4. El alumno comprobara la tabla de verdad de la compuerta Lógica.



Portada

Introducción

Justificación



Código:

CPE-FO-02-03

Revisión: 1


19 de 49



Anexos


-REFERENCIAS




-ANEXOS





equipos u otros.


Código:

CPE-FO-02-03

Revisión: 1


20 de 49

PRACTICA 4. MAPAS DE KARNAUGH (mini términos).

-INTRODUCCIÓN

Un mapa de Karnaugh provee una manera alternativa de simplificación de

circuitos lógicos. En lugar de usar las técnicas de simplificación con el álgebra de Boole, tú

puedes transferir los valores lógicos desde una función booleana o desde una tabla de

verdad a un mapa de Karnaugh. El agrupamiento de ceros 0 y unos 1 dentro del mapa te

ayuda a visualizar las relaciones lógicas entre las variables y conduce directamente a una

función booleana simplificada. El mapa de Karnaugh es a menudo usado para simplificar

los problemas lógicos con 2, 3 o 4 variables. Un mapa de Karnaugh de 2 variables es trivial

pero puede ser usado para introducir el método que necesitas aprender. El mapa para una

puerta OR de dos entradas es como sigue: Los valores de una variable aparecen sobre la

parte superior del mapa, definiendo los valores de la columna, mientras los valores de la

otra variable aparecen a un lado, definiendo los valores de la variable en cada fila. El mapa

de Karnaugh se va completando colocando los unos ―1‖ en la celda apropiada, ayudados

por la tabla de verdad. Esta agrupación es conocida como minitérminos o minterms y como

expresión booleana viene a ser una suma de productos. Usualmente no se escriben los ceros

―0‖ en la tabla, ya que solo se agrupan los unos ―1‖.

En el mapa las celdas adyacentes que contienen unos 1 se agrupan de a dos, de a

cuatro, o de a ocho. En este caso, hay un grupo horizontal y otro vertical que puede


Código:

CPE-FO-02-03

Revisión: 1


21 de 49

agruparse de a dos. Se indican los agrupamientos dibujando un círculo alrededor de cada

uno ―1‖.

El grupo horizontal corresponde al valor de B = 1, y esta variable no cambia de

valor, se mantiene. En esta misma fila, en la celda de la izquierda A = 0 y en la de la

derecha A = 1, es decir la variable A cambia de valor. En otras palabras el valor de la

variable A no afecta al resultado final de la expresión booleana para estas celdas. Antes de

agruparlas, deberías haber escrito la expresión booleana para estas dos celdas como:

Después de agruparlas esta misma expresión se reduce a:

B

De una forma similar, el grupo vertical de dos celdas podría haber sido escrito

como:

Desde el mapa, puedes ver que el valor de B no afecta el valor escrito en las celdas

para este grupo. En otras palabras, el grupo vertical se reduce a:

A

De esta manera, el mapa de Karnaugh conduce a la expresión final:

A + B

Esto no es muy emocionante, pero si se aplica el mismo método a un problema de

lógica más compleja, comenzarás a entender cómo el mapa de Karnaugh conduce a

simplificar las funciones booleanas.


Código:

CPE-FO-02-03

Revisión: 1


22 de 49

REGLAS:

Este mapa es igual que la tabla de verdad, es un medio para demostrar la relación

existente entre las entradas lógicas y la salida que se busca. Para determinar el circuito final

debemos seguir las reglas siguientes:

a) Determinar el peso de las variables. (Cuál es el MSB y el LSB).

b) El mapa utiliza para su construcción el Código GRAY o reflejado.

c) La agrupación de términos debe ser únicamente de la siguiente manera:

Términos no agrupados con no agrupados.

Términos agrupados con no agrupados.

Términos reagrupados con no agrupados.

d) No se permite agrupar términos.

Agrupado con reagrupado.

Reagrupado con agrupado.

A continuación se dan ejemplos de agrupamientos:

Por pares:

El agrupamiento de un par de unos lógicos adyacentes en un mapa K

elimina la variable que aparece en forma complementada y no complementada.


Código:

CPE-FO-02-03

Revisión: 1


23 de 49

Por cuádruples:

El agrupamiento de un cuádruplo de unos lógicos, elimina las dos variables que aparecen

en forma complementada y no complementada.


Código:

CPE-FO-02-03

Revisión: 1


24 de 49

Por octetos:

El agrupamiento de un octeto de unos lógicos, elimina las tres variables que aparecen en

forma complementada y no complementada.


Código:

CPE-FO-02-03

Revisión: 1


25 de 49

-OBJETIVO

El alumno debe Diseñar circuitos digitales utilizando el método de reducción por mapas K.

El alumno debe Construir circuitos digitales a partir una tabla de verdad utilizando el

método de mapas K.

-LUGAR




La Práctica mapa de Karnaugh, se realizara la 6 semana de la asignatura.

- MATERIAL Y EQUIPO

1 OR 7432


Código:

CPE-FO-02-03

Revisión: 1


26 de 49

2 AND 7408

1 NOT 7404

5 Resistencia 330 Ω

5 Leds

Pinza De Corte

Cable UTP 2 Mts.

Protoboard

Fuentes De Voltaje 12 V

Multímetro



Código:

CPE-FO-02-03

Revisión: 1


27 de 49

Paso 1. Encontrar la función lógica en la primera forma canónica que cumpla con la

siguiente tabla de verdad.

Paso 2. Obtener el mapa correspondiente a la tabla de verdad del numeral anterior

utilizando los minterm.

Paso 3. Encontrar la función lógica simplificada en la forma de suma de productos

utilizando el método del mapa.

Paso 4. Dibujar el circuito lógico a partir de la función lógica obtenida en numeral anterior.

Paso 5. Arme el circuito lógico obtenido en numeral anterior y obtenga su respectiva tabla

de verdad, a partir de las mediciones hechas a este.



Portada

Introducción

Justificación




Anexos


-REFERENCIAS


Código:

CPE-FO-02-03

Revisión: 1


28 de 49




-ANEXOS





equipos u otros.


Código:

CPE-FO-02-03

Revisión: 1


29 de 49

PRACTICA 5. MAPAS DE KARNAUGH (maxi términos).

-INTRODUCCIÓN

Un mapa de Karnaugh provee una manera alternativa de simplificación de

circuitos lógicos. En lugar de usar las técnicas de simplificación con el álgebra de Boole, tú

puedes transferir los valores lógicos desde una función booleana o desde una tabla de

verdad a un mapa de Karnaugh. El agrupamiento de ceros 0 y unos 1 dentro del mapa te

ayuda a visualizar las relaciones lógicas entre las variables y conduce directamente a una

función booleana simplificada. El mapa de Karnaugh es a menudo usado para simplificar

los problemas lógicos con 2, 3 o 4 variables. Un mapa de Karnaugh de 2 variables es trivial

pero puede ser usado para introducir el método que necesitas aprender. El mapa para una

puerta OR de dos entradas es como sigue: Los valores de una variable aparecen sobre la

parte superior del mapa, definiendo los valores de la columna, mientras los valores de la

otra variable aparecen a un lado, definiendo los valores de la variable en cada fila. El mapa

de Karnaugh se va completando colocando los unos ―1‖ en la celda apropiada, ayudados

por la tabla de verdad. Esta agrupación es conocida como minitérminos o minterms y como

expresión booleana viene a ser una suma de productos. Usualmente no se escriben los ceros

―0‖ en la tabla, ya que solo se agrupan los unos ―1‖.


Código:

CPE-FO-02-03

Revisión: 1


30 de 49

En el mapa las celdas adyacentes que contienen unos 1 se agrupan de a dos, de a

cuatro, o de a ocho. En este caso, hay un grupo horizontal y otro vertical que puede

agruparse de a dos. Se indican los agrupamientos dibujando un círculo alrededor de cada

uno ―1‖.

El grupo horizontal corresponde al valor de B = 1, y esta variable no cambia de

valor, se mantiene. En esta misma fila, en la celda de la izquierda A = 0 y en la de la

derecha A = 1, es decir la variable A cambia de valor. En otras palabras el valor de la

variable A no afecta al resultado final de la expresión booleana para estas celdas. Antes de

agruparlas, deberías haber escrito la expresión booleana para estas dos celdas como:

Después de agruparlas esta misma expresión se reduce a:

B

De una forma similar, el grupo vertical de dos celdas podría haber sido escrito

como:


Código:

CPE-FO-02-03

Revisión: 1


31 de 49

Desde el mapa, puedes ver que el valor de B no afecta el valor escrito en las celdas

para este grupo. En otras palabras, el grupo vertical se reduce a:

A

De esta manera, el mapa de Karnaugh conduce a la expresión final:

A + B

Esto no es muy emocionante, pero si se aplica el mismo método a un problema de

lógica más compleja, comenzarás a entender cómo el mapa de Karnaugh conduce a

simplificar las funciones booleanas.

REGLAS:

Este mapa es igual que la tabla de verdad, es un medio para demostrar la relación

existente entre las entradas lógicas y la salida que se busca. Para determinar el circuito final

debemos seguir las reglas siguientes:

c) Determinar el peso de las variables. (Cuál es el MSB y el LSB).

d) El mapa utiliza para su construcción el Código GRAY o reflejado.

c) La agrupación de términos debe ser únicamente de la siguiente manera:

Términos no agrupados con no agrupados.

Términos agrupados con no agrupados.

Términos reagrupados con no agrupados.

d) No se permite agrupar términos.

Agrupado con reagrupado.

Reagrupado con agrupado.


Código:

CPE-FO-02-03

Revisión: 1


32 de 49

A continuación se dan ejemplos de agrupamientos:

Por pares:

El agrupamiento de un par de unos lógicos adyacentes en un mapa K

elimina la variable que aparece en forma complementada y no complementada.

Por cuádruples:

El agrupamiento de un cuádruplo de unos lógicos, elimina las dos variables que aparecen

en forma complementada y no complementada.


Código:

CPE-FO-02-03

Revisión: 1


33 de 49

Por octetos:

El agrupamiento de un octeto de unos lógicos, elimina las tres variables que aparecen en

forma complementada y no complementada.


Código:

CPE-FO-02-03

Revisión: 1


34 de 49

-OBJETIVO

El alumno debe Diseñar circuitos digitales utilizando el método de reducción por mapas K.

El alumno debe Construir circuitos digitales a partir una tabla de verdad utilizando el

método de mapas K.

-LUGAR




La Práctica Mapas de Karnaugh . Se realizara la 6 semana de la asignatura.

- MATERIAL Y EQUIPO

1 Or 7432

2 And 7408


Código:

CPE-FO-02-03

Revisión: 1


35 de 49

1 Not 7404

5 Resistencia 330 Ω

5 Leds

Pinza De Corte

Cable UTP 2 Mts.

Protoboard

Fuentes De Voltaje 12 V

Multímetro


Paso 1. Encontrar la función lógica en la segunda forma canónica que cumpla con la tabla

de verdad


Código:

CPE-FO-02-03

Revisión: 1


36 de 49

Paso 2. Obtener el mapa correspondiente a la tabla de verdad del numeral anterior

utilizando los maxterm.

Paso 3. Encontrar la función lógica simplificada en la forma de producto de sumas

utilizando el método del mapa.

Paso 4. Dibujar el circuito lógico a partir de la función lógica obtenida en numeral anterior.

Paso 5. Arme el circuito lógico obtenido en numeral anterior y obtenga su respectiva tabla

de verdad, a partir de las mediciones hechas a este.

Paso 6. Apague el equipo y realice una comparación a partir de las tablas de verdad

obtenidas con la tabla de verdad teórica, que puede concluir



Portada

Introducción

Justificación




Anexos


-REFERENCIAS



Código:

CPE-FO-02-03

Revisión: 1


37 de 49



-ANEXOS





equipos u otros.


Código:

CPE-FO-02-03

Revisión: 1


38 de 49

PRACTICA 6. FLIP –FLOPS RS

-INTRODUCCIÓN

Los circuitos lógicos se clasifican en dos categorías. Los grupos de puertas

descritos hasta ahora, y los que se denominan circuitos lógicos secuénciales. Los bloques

básicos para construir los circuitos lógicos secuénciales son los flip -flops. La importancia

de los circuitos lógicos se debe a su característica de memoria

FLIP-FLOPS RS

Este es el flip-flop básico, su símbolo es el siguiente:

El flip-flop tiene dos entradas R (reset) y S (set), se encuentran a la izquierda del

símbolo. Este flip-flop tiene activas las entradas en el nivel BAJO, lo cual se indica por los

circulitos de las entradas R y S. Los flip-flop tienen dos salidas complementarias, que se

denominan Q y 1, la salida Q es la salida normal y 1 = 0. El flip-flop RS se puede construir

a partir de puertas lógicas. A continuación mostraremos un flip-flop construido a partir de

dos puertas NAND, y al lado veremos su tabla de verdad correspondiente.

http://www.cmelectronics.8m.com/puertas_logicas.html#NAND


Código:

CPE-FO-02-03

Revisión: 1


39 de 49

Observar la realimentación característica de una puerta NAND a la entrada de la

otra. En la tabla de la verdad se define la operación del flip-flop. Primero encontramos el

estado "prohibido" en donde ambas salidas están a 1, o nivel ALTO. Luego encontramos la

condición "set" del flip-flop. Aquí un nivel BAJO, o cero lógico, activa la entrada de set(S).

Esta pone la salida normal Q al nivel alto, o 1. Seguidamente encontramos la condición

"reset". El nivel BAJO, o 0, activa la entrada de reset, borrando (o poniendo en reset) la

salida normal Q. La cuarta línea muestra la condición de "inhabilitación" o

"mantenimiento", del flip-flop RS. Las salidas permanecen como estaban antes de que

existiese esta condición, es decir, no hay cambio en las salidas de sus estados anteriores.

Indicar la salida de set, significa poner la salida Q a 1, de igual forma, la condición reset

pone la salida Q a 0. La salida complementaria nos muestra lo opuesto. Estos flip-flop se

pueden conseguir a través de circuitos integrados.

-OBJETIVO

1. Estudiar la operación del cerrojo R-S implementado con compuertas NOR.

2. Estudiar la operación del cerrojo R-S implementado con compuertas NAND

-LUGAR



http://www.cmelectronics.8m.com/puertas_logicas.html#NAND


Código:

CPE-FO-02-03

Revisión: 1


40 de 49


La Práctica Flip Flop RS. Se realizara la 7 semana de la asignatura

- MATERIAL Y EQUIPO

Protoboard


2 Interruptores de botón normalmente cerrados

2 Interruptores de botón normalmente abiertos

Interruptores tipo DIP

Pinzas de corte

2 CI 7400

2 CI 7402

Fuente de voltaje 0 - 5 v

Multímetro

Osciloscopio

Generador de funciones



Código:

CPE-FO-02-03

Revisión: 1


41 de 49

Paso 1. Cerrojo R-S basado en compuertas NOR. Estudie cuidadosamente y construya el

circuito mostrado en la Figura 1. Conecte un interruptor de botón normalmente abierto a la

entrada R, y otro a la entrada S del circuito. Despliegue el estado de las salidas Q y Q

usando dos LEDs debidamente polarizados. Antes de alimentar su circuito con la fuente

regulada de voltaje, pida a su instructor verificar su diseño.

Paso 2. Encienda la fuente regulada de voltaje que alimenta a su circuito. Anote el estado

de ambos LEDs:

Es imposible predecir el estado de un cerrojo cuando se enciende, por lo tanto, los valores

que usted anotó son aleatorios. Limpie la salida Q presionando momentáneamente el botón

conectado a la entrada R. Este paso no tendrá ningún efecto en el circuito si la salida Q ya

se encuentra en ’0’ lógico.

Paso 3. Presione momentáneamente el botón conectado a S, observe y anote el cambio en

las salidas del circuito:

Note que el soltar el botón no hace que Q cambie de estado. ¿Porque sucede

esto?____________. Ahora pulse de nuevo el botón conectado a S. ¿Qué efecto provocó

en las salidas del circuito?

Paso 4. Pulse el botón conectado a R, y observe que Q vuelve a ser ’0’ y se mantiene en

este estado incluso tras haber soltado el botón.

Paso 5. Alterne el pulsar el botón conectado a S y R varias veces. Observe que las salidas

siempre se encuentran es estados opuestos.


Código:

CPE-FO-02-03

Revisión: 1


42 de 49

Paso 6. Mantenga presionados al mismo tiempo los botones de S y R. Observe que ambas

salidas se encuentran en ’0’ lógico. Suelte los botones y observe el estado de las salidas.

¿Se mantienen ambas en ’0’ lógico? ___________________

Ahora pulse simultáneamente ambos botones repetidamente y observe los efectos que esto

produce en las salidas. Si usted continúa por un tiempo prolongado, probablemente llegará

observar valores aleatorios a las salidas. Esto se debe a que la respuesta del circuito a esta

condición de entrada es impredecible.

Paso 7. Cerrojo R-S basado en compuertas NAND: Estudie cuidadosamente y construya el

circuito mostrado en la Figura 2. Conecte un interruptor de bot´on normalmente cerrado a

la entrada R, y otro a la entrada S del circuito. Despliegue el estado de las salidas

usando dos LEDs debidamente polarizados. Antes de alimentar su circuito con la fuente

regulada de voltaje, pida a su instructor verificar su diseñó.

Paso 8. Encienda la fuente regulada de voltaje que alimenta a su circuito. Pulse el botón

conectado a S y verifique que la salida Q cambia a ’1’ lógico y a ’0’ lógico. Ahora

pulse el botón conectado a R y observe que la salida del cerrojo es ’0’ lógico y se mantiene

en este estado incluso después de haber soltado el botón.


Código:

CPE-FO-02-03

Revisión: 1


43 de 49

Paso 9. Alterne el pulsar el botón conectado a S y R varias veces. Observe que las salidas

siempre se encuentran es estados opuestos.

Paso 10. Pulse simultáneamente los botones conectados a R y S y observe los cambios

producidos en las salidas.

Paso 11. Flip-flop J-K – CI 74LS76: Obtenga y estudie la hoja de especificaciones del CI

74LS76. Observe que la entrada correspondiente al reloj se caracteriza por una pequeña

punta de flecha dentro del bloque que representa el CI. También observe que existe una

burbuja a la entrada del reloj. La pequeña punta de flecha indica que el circuito es sensitivo

solo a las transiciones del reloj, y la burbuja indica inversión. Por lo tanto, el CI 74LS76 es

un dispositivo con captura en el flanco negativo del reloj. Dibuje la distribución de patillas

del 74LS76:

a) Conecte la patilla 5 (Vcc) y 2 (P) a +5V, y la patilla 13 a GND.

b) Conecte dos interruptores tipo DIP a las patillas 16 (K) y 4 (J).

c) Conecte un interruptor de botón normalmente abierto a la patilla 1 (Clk o Reloj).

d) Conecte un interruptor de botón normalmente cerrado a la patilla 3 (C).

e) Conecte dos LEDs debidamente polarizados a las patillas 15 (Q) y 14 ( ).

Encienda la fuente regulada de voltaje que alimenta a su circuito y observe el estado de las

salidas Q y . Si Q =’1’, pulse momentáneamente el bot´on conectado a C. Observe que

esta entrada es activa en bajo, y limpia el flip-flop inmediatamente sin necesidad de esperar

por el cambio de la señal de reloj.

Paso 12. Operación síncrona del 74LS76: En este paso, usted observará que las entradas J y

K pueden ser usadas para cambiar el estado de la salida del flip-flop. También observará

que para que estas entradas afecten el estado de la salida, se deberá aplicar un pulso en la


Código:

CPE-FO-02-03

Revisión: 1


44 de 49

entrada del reloj. Por esta razón, las entradas J, K, y Clk son llamadas entradas síncronas.

Realice los siguientes pasos para comprobar lo anteriormente expuesto:

a) Cambie el estado de los interruptores conectados a J y K. Observe que la salida Q

permanece sin cambios.

b) Cierre los interruptores conectados a J y K, y aplique un pulso de transición positiva a

Clk, presionando el botón conectado a la patilla 1. ¿Qué es lo que ocurre con la salida

Q?___________

c) Repita el inciso 12b usando un pulso de transición negativa. Este pulso se genera al

soltar el botón conectado a Clk. ¿Qué le ocurre a la salida Q? ____ Esto prueba que el flip-

flop solo responde a transiciones negativas. Aplique algunos pulsos adicionales a la entrada

de reloj. Anote sus observaciones.___________________

d) Si Q =’0’, pulse el botón conectado a Clk para obtener Q =’1’. Abra los dos

interruptores conectados a J y K, y observe que Q permanece en el mismo estado. Pulse el

botón conectado a Clk. ¿Qué le ocurre a Q? _____________

e) Cierre el interruptor asociado a K y observe que Q mantiene su estado. Pulse el botón

conectado a Clk. ¿Qué le ocurre a Q?________

Aplique pulsos adicionales a la entrada Clk, y observe que Q permanece en ’0’ lógico.

f) Cambie J a ’1’ y después a ’0’, y observe que Q no cambia. Pulse el botón conectado a

Clk. Deberá observar que Q permanece en ’0’. Esto prueba que el estado de las entradas J y

K presentes al momento de la transición del reloj son los que afectan la salida del flip-flop.

g) Abra el interruptor conectado a K y cierre el que está conectado a J. Observe que Q no

cambia. Aplique un pulso de reloj y observe que Q cambia a ’1’. Aplique pulsos

adicionales a la entrada de reloj. ¿Qué le sucede a Q?____________


Código:

CPE-FO-02-03

Revisión: 1


45 de 49

Paso 13. Remplace el interruptor de botón de la entrada de reloj con la salida del generador

de señales. Configure el generador de señales para obtener un pulso cuadrado de 1 MHz (o

la frecuencia más cercana). Conecte el osciloscopio para observar la señal de reloj y la

salida Q. Dibuje las formas de onda desplegadas en el osciloscopio en el espacio provisto

en la Figura 3. Verifique que el flip-flop cambia de estado solo en las transiciones

negativas. ¿Cuál es la frecuencia de la forma de onda en Q? ____________

14. Operación asíncrona del CI 74LS76: Las entradas P y C son entradas asíncronas que

operan independientemente de las entradas síncronas (J, K, y Clk). Estas entradas son

frecuentemente etiquetadas como PRE y CLR. Estos acrónimos vienen del inglés Preset y

Clear. La barra superior indica que estas entradas son activas en bajo. Las entradas

asíncronas tienen prioridad sobre las entradas síncronas. Verifique lo anterior manteniendo

presionado el bot´on conectado a la entrada C y observando que las salida del flip-flop deja

de conmutar aunque se sigan aplicando pulsos de reloj. La salida Q permanecerá en ’0’

lógico hasta el primer pulso de reloj emitido justo después de haber liberado el bot´on

conectado a la entrada C.


Código:

CPE-FO-02-03

Revisión: 1


46 de 49

Paso 15. Desconecte el cable que va de Vcc a una de las terminales del interruptor de

bot´on conectado a P, momentáneamente conecte este cable a GND. Usted deberá observar

que la salida del flip-flop deja de conmutar y permanece en ’1’ lógico mientras P

permanezca en ’0’ lógico.

Paso 16. Flip-flop D – CI 74LS74A: Obtenga la hoja de especificaciones del CI 74LS74A

y dibuje su diagrama de distribución de patillas.

El CI 74LS74A tiene dos flip-flops tipo D independientes con captura en el flanco-positivo

del reloj, y entradas independientes de reloj Clk, preset P y restablecimiento C. Monte el CI

74LS74A en su tablilla de prototipos, y realice las siguientes conexiones en uno de los flip-

flops:

a) Conecte las patillas 14 (Vcc) y 4 (S) a +5V, y la patilla 7 (GND) a tierra.

b) Conecte un interruptor del conjunto DIP a la patilla 2 (D).


Código:

CPE-FO-02-03

Revisión: 1


47 de 49

c) Conecte un interruptor de botón normalmente cerrado a la patilla 3 (Clk), y otro a la

patilla 1 (C).

d) Conecte LEDs debidamente polarizados a las patillas 5 (Q) y 6 ( ).

Paso 17. Operación asíncrona del 74LS74A: Alimente su circuito con la fuente de voltaje

regulada y observe el estado de la salida Q. Note que esta salida no cambia cuando conmuta

el estado de la entrada D. Esto se debe a que la entrada D es síncrona y opera solo en los

cambios de la entrada de reloj. Ponga la salida Q a ’0’ lógico pulsando el botón conectado a

C. Cambie el valor de la entrada D a ’1’ lógico, y aplique una transición negativa en la

entrada del reloj. La transición negativa en la entrada del reloj se genera manteniendo

presionado el botón conectado a Clk. ¿Qué es lo que sucede con Q?___________

Ahora aplique una transición positiva liberando el botón conectado a Clk. Anote sus

observaciones: ___________________________________________

. Esto prueba que el flip-flop solo responde a transiciones positivas de la entrada de reloj.

Cambie el estado de la entrada D a ’0’ lógico y pulse el botón conectado a Clk. Esto

deberá cambiar el estado de la salida Q a ’0’ lógico.

Paso 18. Operación asíncrona del CI 74LS74A: Verifique lo siguiente para ambas entradas

P y C:

a) Las entradas son activas en bajo y no requieren de un pulso de reloj para cambiar el

estado de las salidas.

b) Las entradas asíncronas tienen prioridad sobre las entradas síncronas.

Paso 19. Repaso: Aquí concluye esta práctica. Para probar su entendimiento de los

conceptos demostrados en esta práctica, complete las siguientes preguntas:

a) Las salida Q de la implementación del cerrojo R-S con compuertas NAND puede

cambiar de ’0’ a ’1’ solo cuando S = _____y R =______; la misma salida pero en la


Código:

CPE-FO-02-03

Revisión: 1


48 de 49

implementación con compuertas NOR puede cambiar de ’0’ a ’1’ solo cuando S =___ y

R = _____.

b) La condición para mandar la salida Q a ’0’, para el circuito de la Figura 2, es que S

=___y R = ____. La misma condición para el circuito de la Figura 1 se cumple cuando

S =____ y R =_______

c) Las entradas J y K en un CI 74LS76 afectan las salidas Q y en el_______ del

reloj.

d) Las entradas C y P en un CI 74LS76 son entradas activas y son [dependientes —

independientes] de la entrada de reloj.

e) La entrada D en un CI 74LS74A es transferida a la salida Q en el ______ de reloj.



Portada

Introducción

Justificación




Anexos


-REFERENCIAS


Código:

CPE-FO-02-03

Revisión: 1


49 de 49

Sistemas Binarios. Lógica Digital y Diseño de Computadores, M. Morris Mano, Prentice Hall.

Primera Edición.

Morris Mano, M y Kime, C (2005). Fundamentos de diseño lógico y de computadoras (2005).

México: Pearson Educación

Floyd, T. (2006). Fundamentos de sistemas digitales (9ª Ed.). Pearson Educación.



-ANEXOS





equipos u otros.

manual de prÁcticas de electrÓnica digital programa

Documents