1

Fundamentos de Lógica digital. Sesión 11. Multiplexores y demultiplexores

Multiplexar es transmitir datos de una de n fuentes a la salida del circuito combinacional.

El demultiplexor desempeña la función contraria.

Multiplexores (MUX)

Un multiplexor es un circuito combinacional que selecciona una de n líneas de entrada y

transmite su información binaria a la salida. La selección de la entrada es controlada por un

conjunto de líneas de selección. La relación de líneas de entrada y líneas de selección está

dada por la expresión 2n, donde n corresponde al número de líneas de selección y 2n al

número de líneas de entrada.

Multiplexor de 2 entradas

El multiplexor se caracteriza por tener dos líneas de entrada, una línea de selección y una

de salida. El símbolo lógico de un multiplexor de dos entradas se muestra en la figura 1:

Figura 1. Multiplexor de dos entradas

En el multiplexor, las entradas son I0 e I1 y la selección viene dada por el valor de la

entrada S. El valor de la salida Y depende de los valores lógicos ingresados en los cuadros

de texto para las variables I0, I1 y S. Por ejemplo, sí I0=0, I1=1 y S=0, entonces Y=I0=0. La

tabla de verdad se muestra en la tabla 1. Es decir, en la salida Y se coloca una de las señales

de entrada según cambie el valor de la entrada de selección S.

S Y

0 I0

1 I1

Tabla 1. Tabla de verdad de un multiplexor de dos entradas

2

El circuito lógico se muestra en la figura 2.

Figura 2. Multiplexor 2 a 1

Multiplexor de 4 entradas

El multiplexor de 4 entradas es un multiplexor de 4 líneas a 1. La figura 3. muestra el diagrama

de bloques del multiplexor. Las entradas son I0, I1, I2 e I3 y la selección viene dada por las entradas S0 y S1. El valor de la salida Y depende de los valores lógicos presentes en las entradas de datos y la selección.

Figura 3. Multiplexor 4 a 1

La tabla de verdad se muestra en la tabla 2. Por ejemplo,

sí I0=1, I1=1, I2=0, I3=1 y S1=1, S0=0 entonces Y=I2=0.

Entrada de Selección de datos Entrada Seleccionada

S1 S0 Y

0 0 I0

0 1 I1

1 0 I2

1 1 I3

Tabla 2. Tabla de verdad de un multiplexor de cuatro entradas.

El problema consiste en definir un conjunto de expresiones para construir el circuito lógico.

La ecuación en cada fila, se obtiene a partir del dato de entrada y la entrada de selección de

datos:

3

La salida es Y= I0, sí S1=0 y S0=0. Entonces Y = I0·S1’·S0’.

La salida es Y= I1, sí S1=0 y S0=1. Entonces Y = I1·S1’·S0.

La salida es Y= I2, sí S1=1 y S0=0. Entonces Y = I2·S1·S0’.

La salida es Y= I3, sí S1=1 y S0=1. Entonces Y = I3·S1·S0.

Sumando lógicamente las ecuaciones anteriores:

Y = I0·S1’·S0’ + I1·S1’·S0 + I2·S1·S0’ + I3·S1·S0

Siendo observador, cada salida es tomada como mintermino; de esta manera, al hacer el

producto con una compuerta AND se obtendrá efectivamente, el valor puesto a la entrada.

En consecuencia, el circuito asociado se implementa en la figura 4.

Figura 4. Circuito Lógico de un multiplexor 4 a 1

Demultiplexores (Distribuidores de datos)

Un demultiplexor es un circuito combinacional que recibe información en una sola línea y

la transmite a una de 2n líneas posibles de salida. La selección de una línea de salida

especifica se controla por medio de los valores de los bits de n líneas de selección. La

operación es contraria al multiplexor. La figura 5. muestra el diagrama de bloques del

demultiplexor.

Figura 5. Diagrama de Bloques del Demultiplexor.

La figura 6. muestra un demultiplexor de 1 a 4 líneas. Las líneas de selección de datos

activan una compuerta cada vez y los datos de la entrada pueden pasar por la compuerta

hasta la salida de datos determinada. La entrada de datos se encuentra en común a todas

las AND.

4

Figura 6. Circuito Lógico de un Demultiplexor de 1 a 4 líneas.

El decodificador de la figura 7. funciona como un demultiplexor si la línea E (que es la

entrada de activación) se toma como línea de entrada de datos y las líneas I0 e I1 como

líneas de selección. Observe que la variable de entrada E tiene un camino a todas las

salidas, pero la información de entrada se dirige solamente a una de las líneas de salida de

acuerdo al valor binario de las dos líneas de selección I0 e I1. Por ejemplo, si la selección de

las líneas I0I1 = 10 la salida Y2 tendrá el mismo valor que la entrada E, mientras que las

otras salidas se mantienen en nivel bajo. Note la aparente complejidad del circuito por el

agregado de los inversores a la entrada; Esto es útil dado que toda la configuración puede

convertirse a bloques NAND.

Figura 7. Circuito Lógico de un Decodificador/Demultiplexor.

En consecuencia, como las operaciones decodificador y demultiplexor se obtienen del

mismo circuito, un decodificador con una entrada de activación se denomina

decodificador/demultiplexor; siendo la entrada de activación la que hace al circuito un

demultiplexor.

La tabla de verdad se muestra en la tabla 3.

E I0 I1 Y0 Y1 Y2 Y3

1 X X 1 1 1 1

0 0 0 0 1 1 1

0 0 1 1 0 1 1

0 1 0 1 1 0 1

0 1 1 1 1 1 0

Tabla 3. Tabla de verdad de un decodificador/demultiplexor con salidas en activo bajo.

5

Problema resuelto: La siguiente unidad, conocida comúnmente como unidad multiplex

(MUX) permite únicamente la salida de uno de los cuatro canales de información de

entrada. El canal deseado es seleccionado usando la palabra binaria A1A0 como selector.

¿Cuál es su configuración interna considerando el uso de un decodificador?

La configuración interna debe ser algo como lo que se muestra a continuación:

Como sabemos, un decodificador elige una línea de salida para la información. A0 y A1

funcionan como selectoras para activar uno de los cuatro canales de salida que a su vez

permiten el paso de información de una de las compuertas AND.

Es frecuente representar un bloque MUX de la siguiente manera:

6

La unidad MUX es también conocida como Selector de Datos (en inglés, Data Selector).

El Selector de Datos está especificado por la salida (o salidas) disponible de un número n

de entradas. En el caso que acabamos de ver, tenemos un Selector de Datos 1-de-4, porque

en cualquier momento dado se puede seleccionar una de las cuatro entradas para ser

canalizada hacia afuera a través de la línea de salida (Output). Existen varios tipos de

circuitos integrados disponibles comercialmente para este propósito, como el circuito

integrado TTL 74150:

que contiene un Selector de Datos 1-de-16, o como el circuito integrado TTL 74157 que

contiene cuatro Selectores de Datos 1-de-2, con la siguiente relación de terminales "pins":

Funcionalmente, el Selector de Datos 1-de-2, como los cuatro que contiene el circuito

integrado 74157, puede considerarse constituido de la siguiente manera en su interior (el

circuito lógico de la izquierda y el circuito lógico de la derecha son equivalentes, la única

diferencia es que el circuito lógico de la derecha está constituido con bloques NAND que

son más fáciles de implementar directamente en la microelectrónica que los bloques OR y

AND):

7

Como lo indica la Tabla de Verdad, cuando la terminal selectora (S)elect tenga puesto un

"0" entonces dejará pasar el valor que tenga en la terminal D0, ya sea "0" ó "1", mientras

que cuando la terminal selectora tenga puesto un "1", entonces dejará pasar el valor que

tenga en la terminal D2. En el caso del circuito integrado 74157, sólo se requiere una

terminal selectora, que en este caso es la terminal SELECT A’B (en el "pin" 1 del circuito

integrado), la cual se usa para seleccionar un bit de la señal A (por ejemplo, 1A, en la

terminal 2 del circuito integrado) o de la señal B (1B, en la terminal 3 del circuito

integrado) canalizándolo hacia afuera a través de la terminal Y correspondiente del circuito

integrado (1Y, en el "pin" 4). La acción de la terminal selectora afecta a todos los cuatro

bits de las palabras A y B por igual. De este modo, este circuito es capaz de escoger entre

los cuatro bits de la palabra A o los cuatro bits de la palabra B enviándolos al mismo

tiempo (en forma paralela) hacia afuera.

Problema: Para construir un circuito lógico de tres entradas A, B y C, que tenga la

siguiente Tabla de Verdad:

8

en lugar de construirlo a partir de las tres funciones lógicas básicas se desea utilizar un

circuito integrado Selector de Datos (Mux) obtenible a bajo costo en el mercado, en el cual

las líneas selectoras S0, S1 y S2 se utilizarán como las entradas A, B y C, y las líneas de

datos se activarán de modo fijo con "unos" y "ceros". Resolver este problema usando:

1) Un Selector de Datos 1-de-8

2) Un Selector de Datos 1-de-4

1) Usando un selector de datos 1-de-8, la solución es directa:

Según se puede ver, al tomar la entrada ABC la condición "000", el primer valor en la lista

"1" pasa a la salida. Al tomar ABC la condición "001", el segundo valor "1" en la lista pasa

a la salida. Y así sucesivamente. Obsérvese que los valores sucesivos que deberá tener la

salida siguiendo un conteo binario ascendente en las entradas selectoras fueron tomados

directamente de la tabla de verdad (los datos en rojo son precisamente los que se

encuentran en la salida de la tabla).

2) Para llevar a cabo una simplificación con la cual podamos utilizar un Selector de Datos

más sencillo que tenga únicamente dos entradas selectoras, agrupamos primero pares

iguales sucesivos de B y C y comparamos la salida de cada par con los valores que debe

tomar A a la entrada según la Tabla de Verdad:

Primero y quinto renglón, donde B y C son iguales.

Aquí la salida siempre será "1" independientemente del valor que tome la entrada A.

9

Segundo y sexto renglón, donde B y C son iguales.

En este caso podemos ver que la salida es el complemento (el inverso lógico) de la entrada

A.

Tercero y séptimo renglón, donde B y C son iguales.

En este caso, la salida siempre será "0" no importando el valor que tome A.

Cuarto y octavo renglón, donde B y C son iguales.

Aquí la salida tomará el mismo valor que tome la entrada A.

Tomando en cuenta lo anterior, usando un Selector de Datos 1-de-4 el diseño tomará el

siguiente aspecto:

10

o más concretamente, en el diseño final:

Obsérvese lo sencillo y económico que resulta diseñar circuitos lógicos usando un Selector

de Datos. El procedimiento empleado en el presente problema se puede extender a más

variables sin dificultad alguna. Por otro lado, si se van a producir decenas de miles de

equipos que serán puestos a la venta en el mercado, entonces una diferencia de precio de

unos cuantos centavos entre un circuito integrado y otro puede traducirse en un ahorro

significativo.

Problema: La siguiente unidad, conocida comúnmente como unidad demultiplex (DMUX)

envía la información puesta a su entrada únicamente a uno de los cuatro canales de salida.

El canal deseado es seleccionado usando la palabra binaria A1A0 como selector. ¿Cuál es

su configuración interna? Extender el diseño para una unidad demultiplex que pueda ser

capaz de enviar su entrada a uno de ocho canales de salida.

La configuración interna es como la que se muestra a continuación:

11

La acción de "switcheo" requerida del bloque DMUX es esencialmente la siguiente:

Una forma de representar la configuración interna de la unidad DMUX en donde sigue existiendo la

presencia interna de un "decodificador" de S1S0 aunque de una manera no tan obvia es la siguiente:

En esta representación, se sigue llevando a cabo una decodificación de la palabra

binariaS1S0 convirtiéndola en una de cuatro líneas independientes para cada una de las

cuatro combinaciones de "unos" y "ceros" puesta en S1S0, con el propósito de permitir el

paso por solo uno de los cuatro bloques AND en un momento dado. Sin embargo, puesto

dentro de una "caja negra", este circuito es enteramente equivalente al anteriormente

mostrado. Este último diseño puede ser extendido para manejar ocho canales de salida con

la adición de una terminal selectora adicional S2 con la cual la palabra selectora será S2S1S0,

y la adición de cuatro bloques AND adicionales también de tres entradas cada uno:

12

Una forma de representar simbólicamente a un bloque demultiplex DMUX en los

diagramas esquemáticos que conlleva la idea de lo que está realizando (una función opuesta

a la función realizada por el bloque MUX) es de la siguiente manera:

Problema. El circuito de la figura utiliza dos CI 74HC151, un inversor y una compuerta

OR. Describa la operación de este circuito.

Solución.

Este circuito tiene un total de 16 entradas de datos, de las cuales 8 se aplican a cada

multiplexor. Las salidas de los dos multiplexores se combinan en la compuerta OR para

producir una sola salida X. El circuito funciona como un multiplexor de 16 entradas. Las

13

cuatro entradas de selección S3 S2 S1 S0 elegirán una de las 16 entradas para que pase hacia

X.

La entrada S3 determinará que multiplexor está habilitado. Cuando S3 = 0, el multiplexor

superior está habilitado (note la burbuja inversora) y las entradas S2 S1 S0 determinan cuál

de sus entradas de datos aparecerá en su salida y pasará a través de la compuerta OR, hacia

X. Cuando S3 = 1, se habilita el multiplexor inferior y las entradas S2 S1 S0 seleccionan una

de de sus entradas de datos para que pase a la salida X.

La figura b) muestra que puede obtenerse la misma funcionalidad si se tuviera disponible el

MUX de 16 entradas