FUNCIONAMIENTO Y SEGURIDAD DEFUNCIONAMIENTO Y SEGURIDAD DE

ÓÓLOS AUTÓMATAS LOS AUTÓMATAS PROGRAMABLESPROGRAMABLESPROGRAMABLESPROGRAMABLES

Ramón Piedrafita MorenoRamón Piedrafita MorenoÁrea de Ingeniería de Sistemas y AutomáticaÁrea de Ingeniería de Sistemas y Automática

Escuela Universitaria de Ingeniería Técnica IndustrialEscuela Universitaria de Ingeniería Técnica IndustrialU i id d d ZU i id d d ZUniversidad de ZaragozaUniversidad de Zaragoza

Estructura Autómata PremiumEstructura Autómata PremiumMemoria

FlashEEPROM

MemoriaRAM

RelojSistema PCMCIA

RAM oFlash EPROM

a M

oren

oa

Mor

eno

Nec V30P d

ProcesadorB l

Flash EPROM

PCMCIAComunicación

ón P

iedr

afita

ón P

iedr

afita Procesador

NuméricoBooleano

y Aritméticobásico Procesador

Entradas/Salidas

ProcesadorBus X

BusX

Ram

óR

amó

8054Timers

y tomascomunicación

Bus X

Procesador

X

comunicación ProcesadorFIP

BusFIPIO

44--22

Ciclo de programaCiclo de programaOperaciones de Gestión del Sistema

p gp g

Consiste en el tratamiento de las informaciones y de los bits de sistema. El tratamiento de las peticiones y las llamadas efectuadas por el terminal de programación y el envío de mensajes al terminal

a M

oren

oa

Mor

eno

programación y el envío de mensajes al terminal.Lectura del estado de las entradasLa lectura del estado de las entradas consiste en la lectura de los registros

ón P

iedr

afita

ón P

iedr

afita

gintermedios de los módulos de entrada y el volcado de estos valores en la memoria de imágenes de entrada. Esta memoria de imágenes de entrada no será actualizada hasta el siguiente ciclo de programa. La lectura de las entradas

Ram

óR

amó será actualizada hasta el siguiente ciclo de programa. La lectura de las entradas

no consiste en la conversión de la tensión 0..24 Voltios en una señal 0..1 binaria, ya que eso lo realiza el módulo de entradas de forma independiente de la Unidad Central del Autómata El módulo de entradas vuelca los valores enla Unidad Central del Autómata. El módulo de entradas vuelca los valores en su registro, de donde son leídos por la Unidad Central y volcados en la memoria de imágenes de entrada.

44--33

Ejecución del programa del autómataEmpezando por la primera instrucción y siguiendo linealmente hasta la últimaa menos que se efectúe un salto hacia atrás del programa. Durante estaejecución no se considera una posible variación en el estado de las entradas. Elestado de las entradas se toma de la memoria de imágenes de entrada y elestado de las salidas se toma de la memoria de imágenes de salida. El estado delos temporizadores, contadores etc. se toma de sus correspondientes registros

a M

oren

oa

Mor

eno internos. Una vez ejecutada la última instrucción se escriben los resultados

sobre los temporizadores, contadores, memoria de imágenes de salida.Escritura de las salidas

ón P

iedr

afita

ón P

iedr

afita Escritura de las salidas

Se transfiere la memoria de imágenes de salida a las salidas del autómata. Launidad central transfiere el valor de los objetos salida a los registros de los

Ram

óR

amó j g

módulos de salida del autómata programable. En los módulos de salida lasseñales binarias son convertidas en aperturas o cierres de relé, en presencia de0 ó 24 voltios en un tornillo del bornero del autómata. Las señales numéricas0 ó 24 voltios en un tornillo del bornero del autómata. Las señales numéricasson convertidas en tensión o intensidad. Si en un ciclo de programa se realizandos operaciones sobre un objeto salida, la única operación válida será la última.El último valor que tome el objeto salida será el escrito en el registro del

44--44

El último valor que tome el objeto salida será el escrito en el registro delmódulo de salidas. Durante el tratamiento del programa no se escriben losvalores de los objetos salida en los registros.

TRATAMIENTO DE LOS BITS E INFORMACIONESDEL SISTEMA

GESTIÓN DEL SISTEMADEL SISTEMA

COMPROBACIÓN DE LA MEMORIA (CHECKSUM)TRATAMIENTO DE LAS LLAMADAS DEL

TERMINALENVÍO DE MENSAJES

ma

ma

RECEPCIÓN DE LOS MENSAJES DE LOS MÓDULOSESPECIALIZADOS

ADQUISICIÓN DE LAS PALABRAS DE ENTRADAS

ADQUISICIÓN DE LASENTRADAS

gram

gram

a M

oren

oa

Mor

eno

Q(ANALÓGICOS)

ADQUISICIÓN DE LOS BITS DE ENTRADAS

prog

prog

ón P

iedr

afita

ón P

iedr

afita

TRATAMIENTO DEL PROGRAMA

de p

de p

Ram

óR

amó

ESCRITURA DE LASiclo

ic

lo

ESCRITURA DE LOS BITS DE SALIDASESCRITURA DE LAS PALABRAS DE SALIDAS

EMISIÓN DE MENSAJES A LOS MÓDULOS ESPECIALIZADOS

ESCRITURA DE LASSALIDASC

iC

i

44--55

Tarea MaestraTarea MaestraTarea MaestraTarea Maestra

La tarea maestra tiene la estructura siguiente:un programa principal

a M

oren

oa

Mor

eno subrutinas o subprogramas.

ón P

iedr

afita

ón P

iedr

afita

Ram

óR

amó

44--66

T MT MTarea MaestraTarea MaestraTratamiento Preliminar (Pre)Programado en lista de Instrucciones, lenguaje de contactos o literal

a M

oren

oa

Mor

eno estructurado. En este módulo se programan la gestión de la parada de

emergencia y del rearme, se efectúan los tratamientos de los bits de sistema y los preposicionamientos del grafcet

ón P

iedr

afita

ón P

iedr

afita sistema y los preposicionamientos del grafcet.

Módulo Grafcet (Chart) E t ód l l f t d l li ió

Ram

óR

amó En este módulo se programa el grafcet de la aplicación.

Tratamiento Posterior (Post)Programado en lista de Instrucciones, lenguaje de contactos o literal estructurado. En este módulo se programa la activación de las salidas del autómata

44--77

del autómata.

T MT MTarea MaestraTarea MaestraTarea Maestra CHART

SRSR

a M

oren

oa

Mor

eno

PRLSRSR

ón P

iedr

afita

ón P

iedr

afita

CHART

Ram

óR

amó

SRSRE.S. SR

44--88

T MT MTarea MaestraTarea MaestraTarea Maestra CHART

PRLMacro1

In

Macro4

InSRSR

a M

oren

oa

Mor

eno

CHART Out Out

ón P

iedr

afita

ón P

iedr

afita

ES

Macro2

In

SRSR

Ram

óR

amó E.S.

OutMacro3

In

44--99Out

T MT MTarea MaestraTarea Maestraj i liEjecución cíclica

Es el método de ejecución por defecto del ciclo de autómata. C i t d l i l d l t t t t

a M

oren

oa

Mor

eno

Consiste en encadenar los ciclos de la tarea maestra uno tras otro. Después de actualizar las salidas, el sistema realiza sus propios tratamientos y luego pasa a ejecutar otro ciclo de la tarea.

ón P

iedr

afita

ón P

iedr

afita

tratamientos y luego pasa a ejecutar otro ciclo de la tarea.Ejecución periódica La ejecución de la tarea maestra se efectúa cada cierto tiempo

Ram

óR

amó La ejecución de la tarea maestra se efectúa cada cierto tiempo

(periodo). En este tipo de funcionamiento, la adquisición de las entradas, el tratamiento del programa de aplicación y la actualización de las salidas se efectúan de forma periódica según el tiempo definido en la configuración (de 1 a 255 ms).

44--1010

T MT MTarea MaestraTarea Maestraa

Mor

eno

a M

oren

oón

Pie

draf

itaón

Pie

draf

itaR

amó

Ram

ó

44--1111

Ej ió í liEj ió í liEjecución cíclicaEjecución cíclicaa

Mor

eno

a M

oren

o

AdquisiciónE t d

Ejecuciónde programa

EscrituraSalidas

AdquisiciónE t d

Ejecuciónde programa

EscrituraSalidas

ón P

iedr

afita

ón P

iedr

afita

Tareas de Sistema

Entradas de programa Salidas

Tareas de Sistema

Entradas de programa Salidas

Ram

óR

amó

Ciclo K Ciclo K+1

44--1212

Ej ió iódiEj ió iódiEjecución periódicaEjecución periódicaa

Mor

eno

a M

oren

o Adquis iciónEntradas

Ejecuciónde programa

EscrituraSalidas

T.

Adquis iciónEntradas

Ejecuciónde programa

EscrituraSalidas

T. T.

Adquis iciónEntradas

ón P

iedr

afita

ón P

iedr

afita

Periodo

S.S. S.

Periodo

Ram

óR

amó

44--1313

L d dL d dLectura de entradasLectura de entradasa

Mor

eno

a M

oren

oón

Pie

draf

itaón

Pie

draf

itaR

amó

Ram

ó

44--1414

L d dL d dLectura de entradasLectura de entradasa

Mor

eno

a M

oren

o

Tareas de Sistema

AdquisiciónEntradas

Ejecuciónde programa

EscrituraSalidas

Tareas de Sistema

AdquisiciónEntradas

Ejecuciónde programa

EscrituraSalidas

ón P

iedr

afita

ón P

iedr

afita

Ciclo K Ciclo K+1

Tensión en la entrada

24 V

Ram

óR

amó entrada

digital 0 V

0

1Valor del objetoentrada digital

44--1515

L d dL d dLectura de entradasLectura de entradas

Adquisición Ejecución Escritura Adquisición Ejecución Escritura

a M

oren

oa

Mor

eno

Tareas de Sistema

qEntradas de programa Salidas

Tareas de Sistema

qEntradas de programa Salidas

ón P

iedr

afita

ón P

iedr

afita

Ciclo K Ciclo K+1

Tensión en la entrada

0 V

24 V

Ram

óR

amó digital 0 V

0

1Valor del objetoentrada digital

Almacenamiento estado cero

44--1616

E M l iE M l iEstructura MultitareaEstructura Multitareaa

Mor

eno

a M

oren

oón

Pie

draf

itaón

Pie

draf

itaR

amó

Ram

ó

44--1717

E M l iE M l iEstructura MultitareaEstructura MultitareaTarea MaestraLa tarea maestra siempre está presente y puede ser cíclica o

iódi E ll f ú l i d l d l

a M

oren

oa

Mor

eno

periódica. En ella se efectúa el tratamiento de la mayor parte delprograma de aplicación. La tarea Maestra está organizada según lodescrito anteriormente: lectura de entradas ejecución del programa

ón P

iedr

afita

ón P

iedr

afita

descrito anteriormente: lectura de entradas, ejecución del programade aplicación y escritura de las salidas.Tarea Rápida

Ram

óR

amó a ea áp da

La tarea rápida se programa opcionalmente. Su ejecución es másprioritaria que la tarea maestra, y es periódica, dado que si fuerap q , y p , qcíclica impediría la ejecución de la tarea maestra de menorprioridad. Los programas asociados a esta tarea deben ser de cortad ió t d l j ió d l t t

44--1818

duración para no retardar la ejecución de la tarea maestra.

E M l iE M l iEstructura MultitareaEstructura MultitareaTareas de EventosTratamientos de eventos, ejecutados por el sistema al aparecer unevento en un módulo de entradas, en un contaje rápido… Estos

a M

oren

oa

Mor

eno tratamientos se programan opcionalmente y son utilizados en

aplicaciones que necesitan tiempos de respuestas muy cortos paraactuar sobre las salidas

ón P

iedr

afita

ón P

iedr

afita actuar sobre las salidas.

La tarea maestra está siempre activa, la tarea rápida está activa siestá programada La tarea de evento se activa cuando aparece el

Ram

óR

amó está programada. La tarea de evento se activa cuando aparece el

evento asociado.Si se activa la tarea rápida se interrumpe la ejecución de la tareaSi se activa la tarea rápida se interrumpe la ejecución de la tareamaestra. Al aparecer un evento se interrumpe la ejecución de lastareas menos prioritarias, tanto la rápida como la maestra. La

44--1919ejecución de la tarea interrumpida se reanuda cuando termina lamás prioritaria.

E M l iE M l iTarea Maestra

Estructura MultitareaEstructura Multitarea

Principal G f t

Tarea Rápida

a M

oren

oa

Mor

eno PRL

SRSR

GrafcetAlarma 1

LDSRSR

Evento 1 LD

ón P

iedr

afita

ón P

iedr

afita

CHART

Ram

óR

amó

E.S.

SRSR

Evento 2 ST

44--2020

Estructura Multitarea de un Autómata PremiumEstructura Multitarea de un Autómata Premiuma

Mor

eno

a M

oren

oón

Pie

draf

itaón

Pie

draf

itaR

amó

Ram

ó

44--2121

Ej ió M l iEj ió M l iEjecución MultitareaEjecución Multitarea

A.E.

E.P.

E.S.

Eve

nto

s

+

a M

oren

oa

Mor

eno

E EA.

E.E.

P.

E.S.

E EE.

A.E.

E.P.

E.S.

E.S.

E.S.

a traTa

rea

Ráp

ida

ón P

iedr

afita

ón P

iedr

afita A.

E.E.P.

E.S.

T. S.

E.P.A. E. E. P. E. S.E. P. A.

E.E.S.

E.P.A.

E. E.P. E. S.E. P.

T. S. ea

sem

aTa

rea

Ma

est

Prio

rida

d

Ram

óR

amó

Perio

do

Perio

do

Perio

do

Tare

Sist

e

-

P

44--2222

P i id d d j ióP i id d d j ióPrioridad de ejecuciónPrioridad de ejecución

TareaMaestra

a M

oren

oa

Mor

eno

A.E.E.P.

A.E.

E

A.E.E.P.

TareaRápida

A E

EventosA.E.

EventosA.E.E P

EventosTareasSistema

ón P

iedr

afita

ón P

iedr

afita

ES

E.P.

E.

E.P.

E.S.E.S.E.S.

A.E.E.P.E.S.

E.P.E.S.

E.P.E.S.

Ram

óR

amó ..

S.

- +Prioridad de EjecuciónPrioridad de Ejecución

44--2323

TRATAMIENTO DE LOS BITS E INFORMACIONESDEL SISTEMA

GESTIÓN DEL SISTEMA

TAREA RÁPIDA

COMPROBACIÓ N DE LA MEMORIA (CHECKSUM)TRATAMIENTO DE LAS LLAMADAS DEL

TERMINALENVÍO DE MENSA JES

aa

LECTURA DE ENTRADASASIGNADAS

A LA TAREA RÁPIDA

activaciónde la

tarea rápidaa partir de la

tar ea

RECEPCIÓN DE LOS MENSAJES DE LOS MÓDULO SESPECIALIZADOS

ADQUISICIÓN DE LAS PALABRAS D E ENTRADAS( ANALÓGICOS)

ADQUISICIÓN DE LOSBITS D E ENTRADAS

ADQUISICIÓN DE LASENTRADAS

ea rá

pid

ea rá

pid

a M

oren

oa

Mor

eno

EJECUCIÓNDEL PROGRAMA DE LA

TAREA RÁPIDA

TAREAMAESTRA

maes traADQUISICIÓN DE LOS BITS D E ENTRADAS

TRATAMIENTO DEL PROGRAMAe la

tare

e la

tare

ón P

iedr

afita

ón P

iedr

afita

ESCRITURA DE LASSALIDA S AFECTADAS POR

retorno a latar ea

maestradespués

d l

TRATAMIENTO DEL PROGRAMA

ució

n de

ució

n de

Ram

óR

amó SALIDA S AFECTADAS POR

LA TAREA RÁPIDAde la

ejecución dela tarearápida

ESCRITU RA DE LOS BITS DE SA LIDASESCRITURA DE LAS PALABRAS DE SALIDAS

EMISIÓN DE MENSAJES A LOS MÓDULOS ESPECIALIZADO S

ESCRITURA DE LASSALIDASEjec

uEj

ecu

44--2424TAREA MAE STRA TAREA RÁPIDA

aaa

rápi

daa

rápi

dala

tare

ala

tare

aa

Mor

eno

a M

oren

o

rada

s a

rada

s a

ón P

iedr

afita

ón P

iedr

afita

de e

ntr

de e

ntr

Ram

óR

amó

gnac

ión

gnac

ión

Asi

gA

sig

44--2525

rápi

dará

pida

a ta

rea

a ta

rea

a M

oren

oa

Mor

eno

idas

a l

idas

a l

ón P

iedr

afita

ón P

iedr

afita

n de

sali

n de

sali

Ram

óR

amó

gnac

ión

gnac

ión

Asi

gA

sig

44--2626

Tarea Maestra

SR

Principal Grafcet

EmergenciaLD

EmergenciaLDSección 1

Tarea RápidaEvento 1 LD

a M

oren

oa

Mor

eno

cion

esci

ones PRL

CHART

SRSR

Sección 2Alarma 1

LDSección 1

Telegramas

SRSR

ón P

iedr

afita

ón P

iedr

afita

Secc

Secc

E.S.

CHART

SRSR

Sección 2

Sección 3

SR

e eg a asST

Alarma 2ST

SRSR Evento 2 ST

Ram

óR

amó

Sección 3Comunicación

ST Sección 4Alarma 3

ST SRSR

RegulaciónSTSección 4

44--2727

a M

oren

oa

Mor

eno

cion

esci

ones

ón P

iedr

afita

ón P

iedr

afita

Secc

Secc

Ram

óR

amó

44--2828

Tareas AuxiliaresTareas AuxiliaresTarea

Maestra

a M

oren

oa

Mor

eno A.E.

EP

A.E.

A.E.E P

TareaRápida

EventosA E

EventosA.E.

EventosTareasSistema

TareasAuxiliares

ón P

iedr

afita

ón P

iedr

afita

E.P.

E.P.

E.

E.P.

E.S.E.S.E.S.

A.E.E.P.E.S.

A.E.E.P.E.S.

E.P.E.S.

Ram

óR

amó E.S. E.

S.

- +Prioridad de Ejecución +Prioridad de Ejecución

44--2929

E A ó MiE A ó MiEstructura Autómata MicroEstructura Autómata MicroMemoria

FlashEEPROM

MemoriaRAM PCMCIA

RAM o

a M

oren

oa

Mor

eno Flash EPROM

PCMCIA

ón P

iedr

afita

ón P

iedr

afita Nec V30

ProcesadorNumérico

ProcesadorBooleano

P d

PCMCIAComunicación

Ram

óR

amó Procesador

EntradasSalidas

44--3030

Estructura Autómata PremiumEstructura Autómata PremiumMemoria

FlashEEPROM

MemoriaRAM

RelojSistema PCMCIA

RAM oFlash EPROM

a M

oren

oa

Mor

eno

Nec V30P d

ProcesadorB l

Flash EPROM

PCMCIAComunicación

ón P

iedr

afita

ón P

iedr

afita Procesador

NuméricoBooleano

y Aritméticobásico Procesador

Entradas/Salidas

ProcesadorBus X

BusX

Ram

óR

amó

8054Timers

y tomascomunicación

Bus X

Procesador

X

comunicación ProcesadorFIP

BusFIPIO

44--3131

Estructura Autómata Siemens 135Estructura Autómata Siemens 135--UUProcesadorProcesadormemor ia

I

d

memor ia I I

d

memoria II I

d i

E/S ana lógicas

Procesador de

comunicacion 1

Procesador de

comunicac ión 5

i

... ..E/S digita les

a M

oren

oa

Mor

eno

procesador I

procesador I I

procesador II I

memor ia g

memor ia

ón P

iedr

afita

ón P

iedr

afita

BUS SIST EMA S5

Ram

óR

amó

procesadorprocesadorprocesador

memoria

procesador I

memoria

procesador I I

memoria

procesador II I

memor ia

procesador I

memor ia

procesador I I

memor ia

procesador II Iprocesador

de coordinación

44--3232

II III Imemor ia

Imemor ia

I Imemor ia

II I

Tratamiento de cortes de corrienteTratamiento de cortes de corrienteR A li ióR A li ióRun AplicaciónRun Aplicación

a M

oren

oa

Mor

eno

Run AplicaciónCorte de Corriente

ón P

iedr

afita

ón P

iedr

afita Run AplicaciónRetorno Alimentación

SI NO

Ram

óR

amó

Corte >7msSI

NO

Contexto Guardado

SI

NO

NOTarjeta Memoria

Idéntica

SI

NO

44--3333

Continua la ejecucióndel programa

Rearranqueen Caliente

Arranqueen Frio

Run AplicaciónAdquisición de las STOP CPU

nte

nte

entradasSTOP CPU

y salvaguarda contextoAplicación

calie

nca

lien Run AplicaciónEjecución programa

Si %S1 tratar rearranqueen caliente

Retorno Alimentación

a M

oren

oa

Mor

eno

e en

ce

en c

SI

en calienteContexto Salvaguardado

= Contexto Actual

ón P

iedr

afita

ón P

iedr

afita

anqu

ean

que

Corte >7msSI Rearranque en caliente

Fin ejecución

Ram

óR

amó

Rea

rra

Rea

rra Autotest parcial

Fin ejecucióntarea Mast

Sin actualizar salidas

RR Run AplicaciónPuesta a cero bit %S1Puesta a 1 del bit %S1

44--3434

Actualización de Salidas

Run AplicaciónAdquis ición de las STOP CPUpqentradas STOP CPU

y salvaguarda contextoAplicac ión

frío

fr

ío Run Apl icaciónEjecución programa

Si %S0 tratar arranqueen frio

Retorno Alimentació n

a M

oren

oa

Mor

eno

ue e

n ue

en

NO

en frioContexto Salvaguardado

= Conte xto Actual

ón P

iedr

afita

ón P

iedr

afita

ranq

ura

nqu

Corte >7msSI Arranque en frío

Ram

óR

amó

Arr

Arr Autotest completo

Inicial ización AplicaciónG f t t i i i l

Run Apl icaciónPue sta a cero bit %S0

Grafcet en etapas inicialesinicialización

bloques funcionales

44--3535Pue sta a 1 del bit %S0

Actualización de Salidas

Bit Función EstadoInicial

Gestión

%S0 1 f í ( d ió d li t ió 0 S U >S%S0 1 = arranque en frío (reanudación de alimentacióncon pérdida de los datos)

0 S o U->S

%S1 1 = rearranque en caliente (reanudación dealimentación sin pérdida de los datos)

0 S o U->Sem

aem

a %S4,%S5,%S6,%S7

Base de tiempo 10 ms, 100 ms, 1 s, 1 mn - S

%S8 Prueba del cableado (utilizable en un autómata nofi d )

1 U

a M

oren

oa

Mor

eno

sist

esi

ste configurado)

%S9 1 = paso a retorno de las salidas 0 U

%S10 0 = falla entradas/salidas 1 S

ón P

iedr

afita

ón P

iedr

afita

ts d

e ts

de %S11 1 = rebasamiento watchdog 0 S

%S13 1 = primer ciclo después de puesta a RUN - S

%S15 1 = falla cadena de caracteres 0 S->U

Ram

óR

amó

Bit

Bit

%S16 0 = falla E/S tarea 1 S->U

%S17 estado del bit de salida, durante desplazamiento 0 S->U

%S18 1 =rebasamiento o error aritmético 0 S->U%S18 1 =rebasamiento o error aritmético 0 S->U

%S19 1 =rebasamiento de periodo de tarea 0 S->U

%S20 1 =rebasamiento de índice 0 S->U

44--3636

%S21 1=inicialización Grafcet 0 S

%S22 1= desactivación Grafcet 0 S

%S23 1= Grafcet fijo 0 S

%S24 1 = puesta en 0 de macroetapas en función de%SW22 a25

0 U->S

%S26 1= Rebasamiento de capacidad de la tabla de las 0 Setapas activas con STOP autómata- (véase %SW20

y %SW21)

%S30 1 = activación de la tarea maestra 1 U

%S31 1 = activación de la tarea rápida 1 U

%S38 1 = validación de los sucesos 1 U

%S39 1 = saturación en el tratamiento de los sucesos 0 Uaaa

Mor

eno

a M

oren

o %S40 a%S47

0= falla de los racks 0 a 7 (%S40 rack 0); falla rack= O lógica de fallas de módulos rack

1 S

%S49 1= reactivación de salidas estáticas disyuntadas 0stem

ast

ema

ón P

iedr

afita

ón P

iedr

afita %S50 1 = ajuste de la hora del reloj-calendario 0 U

%S59 1 = validación del ajuste de la fecha actual 0 U

%S66 1 = indicador de la batería siempre apagado 0 Ude si

sde

sis

Ram

óR

amó

%S67 0 = batería tarjeta de memoria en servicio - S

%S68 0 = batería de respaldo (procesador) en servicio - S

%S69 1 = validación del modo visualización memoria 0 UBits

dB

its d

%S69 1 = validación del modo visualización memoria“WORD" en los indicadores

0 U

%S70 1 = actualización de datos en bus AS-i o enlace TSXNano

0 U->S

BB

44--3737%S73 (1) Paso al modo protegido en el bus AS-i 0 U

%S74 (1) Guardar la configuración presente en el bus AS-i 0 U

a a %S80 1 = puesta a 0 de contadores de mensajes 0 U->Sst

ema

stem

a%S90 1 = actualización de palabras comunes 0 S->U

%S94 1 = guardar los valores de ajuste de los bloquesDBF

0 U->S

a M

oren

oa

Mor

eno

de si

sde

sis

%S95 1 = restauración los valores de ajuste de los bloquesDBF

0 U->S

%S96 (1) Validez de la acción de guardar del programa deaplicación

- S

ón P

iedr

afita

ón P

iedr

afita

bras

dbr

as d p

%S97 (1) Validez de la acción de guardar %MW - S

%S98 (1) Desviación del botón del acoplador TSX SAZ 10 0 U

%S99 (1) Desviación del botón del bloque de visualización 0 U

Ram

óR

amó

Pala

bPa

lab %S99 (1) Desviación del botón del bloque de visualización 0 U

%S100 1 = restauración de los valores de ajuste de losbloques DBF

- S

%S118 0 = falla entradas/salidas FIPIO 1 S%S118 0 falla entradas/salidas FIPIO 1 S

%S119 0 = falla entradas/salidas en rack 1 S

44--3838

Palabra función Gestión

%SW0 Valor del periodo de la tarea maestra (en periódico) Up ( p )

%SW1 Valor del periodo de la tarea rápida U

%SW8 Control de la adquisición de entradas de cada tarea U

%SW9 C t l d l t li ió d lid d d t Ua a %SW9 Control de la actualización de salidas de cada tarea U

%SW10 Primer ciclo después de un arranque en frío%SW10:X0: tareaMAST, %SW10:X1: tarea FAST,bit=0 primer turno de ciclo bit=1

fin de ejecución

S

stem

ast

ema

a M

oren

oa

Mor

eno %SW11 Duración del watchdog S

%SW13 Dirección principal de la estación S

%SW17 Tipo de falla de ejecución para las operaciones flotantesde si

sde

sis

ón P

iedr

afita

ón P

iedr

afita

%SW17 Tipo de falla de ejecución para las operaciones flotantes

%SD18 Contador de tiempo absoluto S y U

%SW20 Número de etapas activas (250 máx) S

%SW21 Nú d t i i álid (400 á ) Sbras

dbr

as d

Ram

óR

amó %SW21 Número de transiciones válidas (400 máx) S

%SW22 a%SW25(2)

Cuadro de 4 palabras que permiten designar las macroetapas quese desean poner a 0 por puesta a 1 del bit %S24.

U

%SW30 Tiempo de ejecución del último ciclo de la tarea maestra SPala

bPa

lab

%SW30 Tiempo de ejecución del último ciclo de la tarea maestra S

%SW31 Tiempo de ciclo máximo de la tarea maestra S

%SW32 Tiempo de ciclo mínimo de la tarea maestra S

44--3939

%SW33 Tiempo de ejecución del último ciclo de la tarea rápida S

%SW34 Tiempo de ciclo máximo de la tarea rápida S

%SW35 Tiempo de ciclo mínimo de la tarea rápida Sa a %SW35 Tiempo de ciclo mínimo de la tarea rápida S

%SW48 Número de sucesos tratados S

%SW49 (1)%SW50 (1)

Función Reloj-calendario: palabras que contienen los valoresactuales de fecha y hora (en BCD): %SW49=día de la semana (tipo

S y Ustem

ast

ema

a M

oren

oa

Mor

eno

( )%SW51 (1)%SW52 (1)%SW53 (1)

y ( ) ( pde día), %SW50=segundos, %SW51=horas y minutos,

%SW52=mes y día %SW53=siglo y año

%SW54 (1) Función Reloj-calendario: palabras que contienen la fecha y la Sde si

sde

sis

ón P

iedr

afita

ón P

iedr

afita

%SW54 (1)%SW55 (1)%SW56 (1)%SW57 (1)

Función Reloj calendario: palabras que contienen la fecha y lahora de la última falla de alimentación o parada autómata (enBCD): %SW54=segundos y código de falla, %SW55=hora y

minuto, %SW56=mes y día, %SW57= siglo y año

S

%SW58 Código de identificación de la última parada y día de la semana Sbras

dbr

as d

Ram

óR

amó %SW58 Código de identificación de la última parada y día de la semana S

%SW59 Ajuste incremental de la fecha y hora actuales U

%SW67(1)%SW68

Gestión del modo de presentación "Display": %SW67: lectura delos botones pulsadores, %SW68: índices actual y máximo de los

S y UPala

bPa

lab

(1)%SW68(1)%SW69 (1)

los botones pulsadores, %SW68: índices actual y máximo de los"objetos visualizados", %SW69: número del primer objeto del

área visualizada

44--4040

%SW80 Nº de mensajes emitidos por el sistema hacia conector terminal S y U

%SW81 Nº de mensajes recibidos por el sistema hacia conector terminal S y U%SW81 N de mensajes recibidos por el sistema hacia conector terminal S y U

%SW82 Número de mensajes emitidos por el sistema hacia el móduloPCMCIA

S y U

%SW83 Número de mensajes recibidos por el sistema desde el módulo S y Ua a %SW83 Número de mensajes recibidos por el sistema desde el móduloPCMCIA

S y U

%SW84 Número de telegramas emitidos por el sistema S y U

%SW85 Número de telegramas recibidos por el sistema S y Ustem

ast

ema

a M

oren

oa

Mor

eno

g p y

%SW86 Número de mensaje rechazados por el sistema S y U

%SW96 (2) Comando/diagnóstico de la función guardar/restaurar S y U

%SW97 (2) Nú d %MW d Ude si

sde

sis

ón P

iedr

afita

ón P

iedr

afita %SW97 (2) Número de %MW que se va a guardar U

%SW98 (2) Dirección de la entrada TON (acoplador SAZ 10) U

%SW99 (2) Dirección de la entrada TON (Bloqueo de visualizacióncentralizada)

Ubras

dbr

as d

Ram

óR

amó centralizada)

%SW108 Número de bits forzados S

%SW109 Contador del número analógico de vía forzada a 0 SPala

bPa

lab

%SW124 Tipo de la última falla UC encontrada S

%SW125 Tipo de falla de bloqueo S

%SW126 Dirección de la instrucción de la falla de bloqueo S

44--4141%SW127 Dirección de la instrucción de la falla de bloqueo S

%SW128à%SW143

Punto de conexión FIPIO que contiene una falla Sa a

%SW144 Modo de marcha de la función árbitro de bus, productor/consumidor de variable y supervisión del bus FIPIO

U

%SW145 Modificación de los parámetros del árbitro de bus U y Sstem

ast

ema

a M

oren

oa

Mor

eno %SW146 Visualización de la función de árbitro de bus y

productor/consumidor en el bus FIPIOS

%SW147 Valor del tiempo de ciclo bus de la tarea en modo LIBRE Sde si

sde

sis

ón P

iedr

afita

ón P

iedr

afita %SW148 Valor del tiempo de ciclo bus de la tarea en modo CONTROLADO S

%SW149 Valor del tiempo de ciclo bus de la 2ª tarea en modoCONTROLADO

S

bras

dbr

as d

Ram

óR

amó

%SW150 Número de tramas FIPIO emitidas S

%SW151 Número de tramas FIPIO recibidas S

%SW152 Número de tramas FIPIO de reanudación SPala

bPa

lab

%SW155 Número de intercambios explícitos en curso de tratamiento S

44--4242

los

los

a M

oren

oa

Mor

eno

e fa

lle

fall

ón P

iedr

afita

ón P

iedr

afita

Bits

de

Bits

de

Ram

óR

amó BB

44--4343

los

los

a M

oren

oa

Mor

eno

e fa

lle

fall

ón P

iedr

afita

ón P

iedr

afita

Bits

de

Bits

de

Ram

óR

amó BB

44--4444

a M

oren

oa

Mor

eno

ón P

iedr

afita

ón P

iedr

afita

Ram

óR

amó

44--4545