INGENIERIA EN MECATRONICA

ASIGNATURA

ELCTRONICA DIGITAL

TEMA

FLIP-FLOP

CATEDRATICO

M. en C. MA. NATIVIDAD ROMANO RODRIGUEZ

ALUMNO

OSCAR JOSE CORTE

GRUPO

3º F

TEPEYANCO, TLAXCALA A 19 DE JULIO DE 2011

UNIVERSIDAD POLITECNICA

DE TLAXCALA

UNIVERSIDAD POLITECNICA DE TLAXCALA

ELECTRONICA DIGITAL

OSCAR JOSE CORTE

FLIP-FLOP

El elemento de memoria más importante es el flip-flop, que está formado por un ensamble de compuertas

lógicas. Aunque una compuerta lógica, por si misma, no tiene capacidad de almacenamiento, pueden

conectarse varias de ellas de manera que permiten almacenar información. Existen varias maneras de

configuraciones de compuertas que se utilizan para producir estos flip-flops (FF).

Conexión Serie-Serie

Sólo la entrada del primer flip-flop y la salida del último son accesibles externamente. Se emplean como

líneas de retardo digitales y en tareas de sincronización.

Conexión Paralelo-Serie

Son accesibles las entradas de todos los flip-flop, pero sólo la salida del último. Normalmente también existe

una entrada serie, que sólo altera el contenido del primer flip-flop, pudiendo funcionar como los del grupo

anterior.

Conexión Serie-Paralelo

Son accesibles las salidas de todos los flip-flop, pero sólo la entrada del primero. Este tipo y el anterior se

emplean para convertir datos serie en paralelo y viceversa, por ejemplo para conexiones serie.

Conexión Paralelo -Paralelo

Tanto las entradas como las salidas son accesibles. Se usan para cálculos aritméticos.

FLIP FLOP TIPO S-R

La operación del FF S R disparado por flanco es similar a la operación analizada anteriormente, con la

diferencia de que el cambio de estado se efectúa en el flanco de bajada del pulso de reloj. El estado S=R=1

sigue siendo un estado prohibido.

La tabla característica resume el comportamiento del FF tipo S R disparado por flanco negativo.

UNIVERSIDAD POLITECNICA DE TLAXCALA

ELECTRONICA DIGITAL

OSCAR JOSE CORTE

Se puede construir uno fácilmente utilizando dos compuertas NAND o NOR conectadas de tal forma

de realimentar la entrada de una con la salida de la otra, quedando libre una entrada de cada compuerta, las

cuales serán utilizadas para control Set y Reset.

FLIP-FLOP MAESTRO-ESCLAVO

Un flip flop maestro-esclavo se construye con dos FF, uno sirve de maestro y otro de esclavo. Durante la

subida del pulso de reloj se habilita el maestro y se deshabilita el esclavo. La información de entrada es

transmitida hacia el FF maestro. Cuando el pulso baja nuevamente a cero se deshabilita el maestro lo cual

evita que lo afecten las entradas externas y se habilita el esclavo. Entonces el esclavo pasa al el mismo

estado del maestro. El comportamiento del flip-flop maestro-esclavo que acaba de describirse hace que los

cambios de estado coincidan con la transición del flanco negativo del pulso.

UNIVERSIDAD POLITECNICA DE TLAXCALA

ELECTRONICA DIGITAL

OSCAR JOSE CORTE

FLIP-FLOP J-K

Este FLIP-FLOP es una versión modificada del FLIP-FLOP D, y su aplicación es muy difundida en el Análisis y

Diseño de Circuitos Secuenciales. El funcionamiento de este dispositivo es similar al FLIP-FLOP S-R, excepto

que en este no se presentan indeterminaciones cuando sus dos entradas se encuentran en 1 lógico, si no

que el FLIP-FLOP entra en un modo de funcionamiento llamado modo complemento, en el cual, la salida Q

cambia a su estado complementario después de cada pulso de reloj.

FLIP-FLOP D

En este circuito no existe la posibilidad de que las dos entradas estén a nivel alto ya que posee un inversor

entre la una y la otra de tal modo que R = ~S, aquí se supone la entrada Dato a nivel 0.

Veamos que ocurre cuando la entrada Dato, pasa a 1 y CK cambia de estado pasando también a 1, según

como se van transmitiendo los datos por las compuertas resulta Q = 1 y Q’ = 0.

Para que el FLIP-FLOP retorne a su estado inicial, la entrada Dato D deberá pasar a 0 y sólo se transferirá a la

salida si CK es 1. Nuevamente se repite el caso que para leer el datos debe ser CK = 1. En forma general se

representa el FLIP-FLOPD con el siguiente símbolo.

Símbolo FLIP-FLOP D

UNIVERSIDAD POLITECNICA DE TLAXCALA

ELECTRONICA DIGITAL

OSCAR JOSE CORTE

CIRCUITO INTEGRADO 555

Es un temporizador es tan versátil que se puede, incluso utilizar para modular una señal en

frecuencia modulada (F.M.) Está constituido por una combinación de comparadores lineales, Flip-Flops

(básculas digitales), transistor de descarga y excitador de salida. Es muy popular para hacer osciladores que

sirven como reloj (base de tiempo) para el resto del circuito. A continuación se explicara la configuración de

sus pines:

Pin 1 - Tierra o masa

Pin 2 - Disparo: Es en esta patilla, donde se establece el inicio del tiempo de retardo, si el 555 es configurado

como monostable. Este proceso de disparo ocurre cuando este pin va por debajo del nivel de 1/3 del voltaje

de alimentación. Este pulso debe ser de corta duración, pues si se mantiene bajo por mucho tiempo la salida

se quedará en alto hasta que la entrada de disparo pase a alto otra vez.

Pin 3 - Salida: Aquí veremos el resultado de la operación del temporizador, ya sea que esté conectado como

monostable, astable u otro. Cuando la salida es alta, el voltaje será el voltaje de aplicación (Vcc) menos 1.7

Voltios. Esta salida se puede obligar a estar en casi 0 voltios con la ayuda de la patilla reset (Pin 4)

Pin 4 - Reset: Si se pone a un nivel por debajo de 0.7 Voltios, pone la patilla de salida 3 a nivel bajo. Si por

algún motivo esta patilla no se utiliza hay que conectarla a Vcc para evitar que el 555 se "reinicie".

Pin 5 - Control de voltaje: Cuando el temporizador se utiliza en el modo de controlador de voltaje, el voltaje

en esta patilla puede variar casi desde Vcc (en la práctica como Vcc-1 voltio) hasta casi 0 V (aprox. 2 Voltios).

Así es posible modificar los tiempos en que la patilla 3 está en alto o en bajo independiente del diseño

(establecido por las resistencias y condensadores conectados externamente al 555). El voltaje aplicado a la

patilla 5 puede variar entre un 45 y un 90 % de Vcc en la configuración monoestable. Cuando se utiliza la

configuración astable, el voltaje puede variar desde 1.7 voltios hasta Vcc. Modificando el voltaje en esta

patilla en la configuración astable causará la frecuencia original del astable sea modulada en frecuencia

(FM). Si esta patilla no se utiliza, se recomienda ponerle un condensador de 0.01uF para evitar las

interferencias.

Pin 6 - Umbral: Es una entrada a un comparador interno que tiene el 555 y se utiliza para poner la salida (Pin

3) a nivel bajo.

Pin 7 - Descarga: Utilizado para descargar con efectividad el condensador externo utilizado por el

temporizador para su funcionamiento.

Pin 8 - V+: También llamado Vcc, es el pin donde se conecta el voltaje de alimentación que va de 4.5 voltios

hasta 16 voltios (máximo). Hay versiones militares de este integrado que llegan hasta 18 Voltios.