Familias de circuitos integrados lgicos digitales

Los circuitos integrados son la base fundamental deldesarrollode laelectrnicaen la actualidad, debido a la tendencia a facilitar y economizar las tareas delhombre.Por esto es fundamental el manejo delconceptode circuito integrado, no slo por aquellos que estn encontactohabitual con este, sino tambin por las personas en general, debido a que este concepto debe de quedar inmerso dentro de los conocimientos mnimos de unapersona.Un circuito integrado es una pieza o cpsula que generalmente es de silicio o de algn otro material semiconductor, que utilizando las propiedades de lossemiconductores, es capaz de hacer lasfuncionesrealizadas por la unin en un circuito, de varios elementos electrnicos, como:resistencias,condensadores,transistores, etc.

Clasificacin De Los Circuitos IntegradosExisten dos clasificaciones fundamentales de circuitos integrados(CI): los anlogos y los digitales; los de operacin fija y los programables; en este caso nos encargaremos de loscircuitos integradosdigitales de operacin fija. Estos circuitosintegralesfuncionan con base en lalgicadigitalolgebrade Boole, donde cada operacin de esta lgica, es representada en electrnica digital por una compuerta.La complejidad de un CI puede medirse por el nmero de puertas lgicas que contiene. Losmtodosde fabricacin actuales de fabricacin permiten construir Cis cuya complejidad est en el rango de una a 105 o ms puertas por pastilla.Segn esto los Cis se clasifican en los siguientes niveles o escalas deintegracin:SSI ( pequeaescala) : menor de 10 puertas.MSI ( media escala ) : entre 10 y 100 puertas.LSI ( alta escala ) : entre 100 y 10.000 puertas.VLSI ( muy alta escala ) : a partir de 10.000 puertas.La capacidad de integracin depende fundamentalmente de dos factores :

El REA ocupada por cada puerta, que depende a su vez del tipo y del nmero de transistores utilizados para realizarla. Cuanto menor sea esta rea mayor ser la capacidad de integracin a gran escala. ElCONSUMOdepotencia. En un circuito integrado se realizan muchas puertas en un espacio reducido. El consumo total del chip es igual al consumo de cada puerta por el nmero de puertas. Si el consumo de cada puerta es elevado se generar muchocaloren el chip debido al efecto Joule, de forma que si este calor no es disipado convenientemente se producir un aumento detemperaturaque puede provocar un funcionamiento anmalo de los circuitos.Familias LogicasLos circuitos digitales emplean componentes encapsulados, los cuales pueden albergar puertas lgicas o circuitos lgicos ms complejos.

Estos componentes estn estandarizados, para que haya una compatibilidad entre fabricantes, de forma que las caractersticas ms importantes sean comunes. De forma global los componentes lgicos se engloban dentro de una de las dos familias siguientes:

TTL: diseada para una altavelocidad.CMOS: diseada para un bajo consumo.Actualmente dentro de estas dos familias se han creado otras, que intentan conseguir lo mejor de ambas: un bajo consumo y una alta velocidad.La familialgica ECL se encuentra a caballo entre la TTL y la CMOS. Estafamilianaci como un intento de conseguir la rapidez de TTL y el bajo consumo de CMOS, pero en raras ocasiones se emplea.

Cuadro Comparativo De Las Familias

(*) O lo que permita eltiempode propagacin admisible

Dentro de la familia TTL encontramos las siguiente sub-familias:

L: Low power = dsipacin de potencia muy baja

LS: Low power Schottky = disipacin y tiempo de propagacin pequeo.

S: Schottky = disipacin normal y tiempo de propagacin pequeo.

AS: Advanced Schottky = disipacin normal y tiempo de propagacin extremadamente pequeo.

Tension De AlimentacionCMOS: 5 a 15 V (dependiendo de la tensin tendremos un tiempo de propagacin).TTL : 5 V.

Parmetros de puertaLas puertas lgicas no son dispositivos ideales, por lo que vamos a tener una serie de limitaciones impuestas por el propiodiseointerno de los dispositivos lgicos. Internamente la familia TTL empleatransistores bipolares(de aqu su alto consumo), mientras que la familia CMOS emplea transistores MOS (a lo que debe su bajo consumo).

Margen Del CeroEs el rango de tensiones de entrada en que se considera un cero lgico:VIL mx: tensin mxima que se admite como cero lgico.VIL mn: tensin mnima que se admite como cero lgico.

Es el rango de tensiones de entrada en que se considera un uno lgico:VIH mx: tensin mxima que se admite como uno lgico.VIHmn: tensin mnima que se admite como uno lgico.

Margen Del Uno

Se corresponde con el rango de tensiones en que la entrada es indeterminada y puede ser tomada como un uno o un cero. Esta zona no debe ser empleada nunca, ya que la puerta se comporta de forma incorrecta.

MT = VIH mn - VIL mx

Margen De Transicion

Debido a que dos puertas de la misma familia no suelen tener las mismas caractersticas debemos emplear losvaloresextremos que tengamos, utilizando elvalorde VIL mx ms bajo y el valor de VIH mn ms alto.

AL mx: VH mx - VL mnAL mn : VH mn - VL mx

Amplitud Logica

El ruido es el elemento ms comn que puede hacer que nuestro circuito no funcione habiendo sido diseado perfectamente. El ruido puede ser inherente al propio circuito (como consecuencia de proximidad entre pistas o capacidades internas) o tambin como consecuencia de ruido exterior (el propio de unambienteindustrial).Si trabajamos muy cerca de loslmitesimpuestospor VIH y VIL puede que el ruido impida el correcto funcionamiento del circuito. Por ello debemos trabajar teniendo en cuenta un margen de ruido:

VMH (margen de ruido a nivel alto) = VOH mn - VIH mnVML (margen de ruido a nivel bajo) = VIL mx - VOL mxVOH y VOL son los niveles de tensin del uno y el cero respectivamente para la salida de la puerta lgica.Supongamos que trabajamos a un nivel bajo de VOL = 0'4 V con VIL mx = 0'8 V. En estas condiciones tendremos un margen de ruido para nivel bajo de: VML = 0'8 - 0'4 = 0'4 V

Ruido

Es el mximo nmero de puertas que podemos excitar sin salirnos de los mrgenes garantizados por el fabricante. Nos asegura que en la entrada de las puertas excitadas:VOH es mayor que VOH mnVOL es menor que VOL mnPara el caso en que el FAN OUT sea diferente a nivel bajo y a nivel alto, escogeremos el FAN OUT ms bajo para nuestros diseos.Si adems nos encontramos con que el fabricante no nos proporciona el FAN OUT podemos calcularlo como:FAN OUT = IOL mx / IIL mxDonde IOL e IIL son las corrientes de salida y entrada mnimas de puerta.

Fan Out

Es la media de potencia disipada a nivel alto y bajo. Se traduce en la potencia media que la puerta va a consumir.

Potencia Disipada

Definimos como tiempo de propagacin el tiempo transcurrido desde que la seal de entrada pasa por un determinado valor hasta que la salida reacciona a dicho valor.vamos a tener dos tiempos de propagacin:Tphl = tiempo de paso de nivel alto a bajo.Tplh = tiempo de paso de nivel bajo a alto.Como norma se suele emplear el tiempo medio de propagacin, que se calcula como:Tpd = (Tphl + Tplh)/2

Tiempos de Propagacion

Frecuencia Maxima de Funcionamiento

Se define como:Fmx = 1 / (4 * Tpd)Familias Lgicas Del Ti

La familia del megabus-interfaz de ABT es manufacturada con unprocesode 0,8 micrones BiCMOS y proporciona al alto mecanismo impulsor hasta 64 mA y retardos de la propagacin debajo del rango de 5 ns, mientras que mantiene el consumo de energa muy bajo. Losproductosde ABT se satisfacen bien para las aplicaciones de la vivir-insercin con un I de la especificacin de 0,1 mA. Para reducir efectos de la transmisin-lnea, la familia de ABT tiene opciones serie-series-damping del resistor. Adems, hay las piezas especiales de ABT que proporcionan al mecanismo impulsor extremadamente de gran intensidad (180 mA) para transmitir abajo a las lneas de la transmisin de 25 ohmios. Las funciones avanzadas del megabus, tales como transmisores-receptores universales del megabus (UBT) emulan una variedad amplia de funciones del megabus-interfaz. Las opciones de la multiplexacin para la interpolacin y el megabus dela memoriaupsizing odownsizingtambin se proporcionan. Adems, los dispositivos de Widebus tienen megabus-sostienen el trazado de circuito en las entradas deinformacinpara eliminar la necesidad de los resistores externos del pullup para flotar entradas de informacin. ABTE/ETLAdvanced BiCMOS Technology / Enhanced Transceiver Logic (La Tecnologa Avanzada De BiCMOS / Realz Lgica Del Transmisor-receptor )mecanismo impulsor de alta velocidad, alto, 5 V VCC ABTE tiene mrgenes ms anchos del ruido y es al revs compatible con lgica existente de la TTL. Los dispositivos de ABTE utilizan la especificacin de VME64-ETL con tolerancias apretadas el tiempos de la posicin oblicua y de la transicin. ABTE es manufacturado con un proceso de 0,8 micrones BiCMOS proporcionando al alto mecanismo impulsor hasta 90 mA. Otras caractersticas incluyen un contacto diagonal y los resistores internos del pullup en los contactos delcontrolpara el mximo viven proteccin de la insercin. Megabus-sostenga el trazado de circuito elimina los resistores externos del pullup en las entradas de informacin y los resistores serie-series-damping en las salidas para humedecer reflexiones. AC/ACTAdvanced CMOS Logic (Lgica Avanzada Del Cmos)velocidad media, mecanismo impulsor medio, 5 V VCCLa familia del ACL de dispositivos se fabrica en 1 m Cmos y tiene ms de 70 funciones incluyendo las puertas, los flip-flop, losprogramaspilotos, los contadores, y los transmisores-receptores. La familia del ACL es una familia confiable, de baja potencia de la lgica con 24 mecanismos impulsores de la salida de mA. Se incluyen en la familia los productos estndares del extremo-contacto y el centro-contacto VCC y los productos de la configuracin dela tierracon el salida-borde controlan el trazado de circuito (OEC). El trazado de circuito de OEC, disponible solamente con los productos del centro-contacto, ayuda a reducir el ruido simultneo de la conmutacin asociado a alta lgica de la velocidad. Se incluyen en los productos del centro-contacto 16 -, 18 -, y las funciones del megabus-interfaz 20-bit. Los dispositivos de la CA ofrecen entradas de informacin de MCOcS-compatible y los dispositivos del ACTO ofrecen entradas de informacin de TTL-compatible. AHC/AHCTAdvanced High-Speed CMOS Logic (Lgica De alta velocidad Avanzada Del Cmos)velocidad media, mecanismo impulsor bajo, 5 V VCC

La familia de la lgica de AHC/AHCT proporciona a unamigracinnatural para los utilizadores de HCMOS que necesitan ms velocidad para de baja potencia, de poco ruido, y bajo-conducen aplicaciones. La familia de la lgica de AHC consiste en las puertas bsicas, los circuitos integrados a escala media, y las funciones octales fabricadas usando el proceso de EPIC1-S que produce alto rendimiento en el bajocosto. Las caractersticas de funcionamiento de la familia de AHC son:1.Velocidad: Con retardos tpicos de la propagacin de 5,2 ns (octals), que es cerca de tres veces ms rpidamente que los dispositivos de HC, los dispositivos de AHC son la solucin rpida y reservada para la operacin de la alto-velocidad.2.Ruido bajo:La familia de AHC permite que los diseadores combinen las caractersticas de poco ruido de los dispositivos de HCMOS con los niveles de funcionamiento de hoy sin losproblemasde overshoot/undershoot tpicos de alto-conduce los dispositivos requeridos generalmente para conseguir velocidades de AHC.3.Potencia baja:La familia de AHC, usando tecnologa del Cmos, exhibe el consumo de energa bajo (corrienteestticamxima, mitad de 40 A el de HCMOS).4.Mecanismo impulsor:Salida-conduzca la corriente es 8 mA en 5 V VCC y 4 mA en 3,3 V VCC. ALBAdvanced Low-Voltage BiCMOS (Low-Voltage Avanzado BiCMOS)mecanismo impulsor de alta velocidad, alto, 3,3 V VCC

La familia especial-diseada de la ALB de 3,3 V utiliza las 0,6 tecnologas del m BiCMOS para las funciones del megabus-interfaz. Adems, la ALB proporciona al mecanismo impulsor de 25 mA en 3,3 V de retardos mximos de la propagacin de 2,2 ns. Las entradas de informacin tienen afianzardiodoscon abrazadera para eliminar llegan ms all y aterrizaje corto.

ALSAdvanced Low-Power Schottky Logic (Lgica Avanzada De Low-Power Schottky) velocidad baja, alto mecanismo impulsor, 5 V VCCLa familia de ALS proporciona a un espectro completo concluido de 130 funciones bipolares de la lgica. Esta familia, combinada con la familia AS, puede ser utilizada para optimizarsistemascon elpresupuestodel funcionamiento. Usando AS en caminos speed-critical y ALS donde est menoscrticala velocidad, los diseadores pueden optimizar funcionamiento de la velocidad y de la potencia. La familia de ALS incluye las puertas, los flip-flop, los contadores, los programas pilotos, los transmisores-receptores, los transmisores-receptores registrados, los cierres del repaso, los programas pilotos del reloj, los ficheros delregistro, y losmultiplexores. ASAdvanced Schottky Logic (Lgica Avanzada De Schottky) velocidad media, alto mecanismo impulsor, 5 V VCCMientras que la familia de la lgica bipolar de alto rendimiento incluye concluido 90 funciones que ofrezcan altas capacidades de mecanismo impulsor. Esta familia, combinada con la familia de ALS, puede ser utilizada para optimizar velocidad y potencia delsistemacon el presupuesto del funcionamiento. Usando AS en caminos velocidad-crticos y ALS donde est menos crtica la velocidad, los diseadores pueden optimizar funcionamiento de la velocidad y de la potencia. AS la familia incluye las puertas, los flip-flop, los contadores, los programas pilotos, los transmisores-receptores, los transmisores-receptores registrados, los cierres del repaso, los programas pilotos del reloj, los ficheros del registro, y los multiplexores. ALVCAdvanced Low-Voltage CMOS Technology (Tecnologa Avanzada De Low-Voltage Cmos )velocidad, mecanismo impulsor medio, 3,3 V VCCALVC es una familia del megabus-interfaz del alto rendimiento 3.3-V. Estos productos especialmente diseados 3-V se procesan en 0,6 tecnologas del m Cmos, dando los retardos tpicos menos de 3 ns de la propagacin junto con mecanismo impulsor actual de 24 mA y del consumo de energa esttico de 40 A para las funciones del megabus-interfaz. Los dispositivos de ALVC tienen megabus-sostienen lasclulasen entradas de informacin para eliminar la necesidad de los resistores externos del pullup para flotar entradas de informacin. La familia tambin incluye las funciones innovadoras para la interpolacin de lamemoria, multiplexando, e interconectando a DRAMs sncrono. ALVTAdvanced Low-Voltage BiCMOS Technology (Tecnologa Avanzada De Low-Voltage BiCMOS ) mecanismo impulsor de alta velocidad, alto, 3,3 V VCCALVT es una familia del megabus-interfaz del alto rendimiento 3.3-V. stos disearon especialmente 5-V tolerante, productos 3.3-V utilizan las 0,6 m tecnologas del BiCMOS para las funciones del megabus-interfaz. ALVT proporciona al funcionamiento superior, entregando 2,4 retardos de la propagacin del ns, el mecanismo impulsor actual de 64 mA, y el consumo de energa esttico de 90 A. Los dispositivos de ALVT tienen megabus-sostienen las clulas en entradas de informacin para eliminar la necesidad de los resistores externos del pullup para flotar entradas de informacin. La familia de ALVT tambin proporciona a caractersticas innovadoras, tales como resistores serie-series-damping para reducir efectos de la transmisin-lnea, y a 3-state de ciclo inicial para eliminar el cargamento megabus-actual. Los productos de ALVT tambin se satisfacen bien para las aplicaciones de la vivir-insercin con un I apagado de 0,1 mA. Mirando al futuro, especifican a la familia de ALVT ya para la operacin 2.5-V.

BCTBiCMOSBus-Interface Technology (Tecnologa De BiCMOS Bus-Interface) mecanismo impulsor de alta velocidad, alto, 5 V VCCBCT es una familia de 8 -, 9 -, y los programas pilotos 10-bit, los cierres, los transmisores-receptores, y los transmisores-receptores registrados. Diseado especficamente para las aplicaciones del megabus-interfaz, BCT ofrece la entrada-salida de la TTL con el alto mecanismo impulsor de las velocidades, de la salida 64-mA, y potencia muy baja en el modo lisiado. Una familia de rpido, alto-conduce funciones del megabus-interfaz que proporcione a incidente-agite la conmutacin requerida por aplicaciones grandes de la placa madre se ha incorporado en el ofrecimiento de BCT. Diseado especficamente asegurarse incidente-agite cambiar abajo a 25 ohmios, los dispositivos en la familia delprogramapiloto de la bajo-impedancia de BiCMOS pueden maximizar la velocidad y la confiabilidad de sistemas pesadamente cargados. Cada dispositivo en esta serie entrega 188 mA de la corriente de mecanismo impulsor de I OL. Tambin en nuestra familia de BCT incluyen a una serie de programas pilotos de la memoria. Estos dispositivos incorporan un resistor serie-series-damping para reducir llegan ms all y el aterrizaje corto que puede ocurrir en aplicaciones memoria-memory-driving. 64BCT64-Series BiCMOS Technology (tecnologa de 64-Series BiCMOS) mecanismo impulsor de alta velocidad, alto, 5 V VCCLa familia 64BCT ofrece todas las caractersticas encontradas en familia estndar de Ts BCT. Adems, especifican de -40C a 85C e incorpora a la familia el trazado de circuito para proteger el dispositivo en aplicaciones de la live-insertion. BTABus-Termination Arrays (MatricesDe Bus-Termination)La familia de BTA del TI ofrece un space-saving, eficiente, y la solucin eficaz a los requisitos del bus-termination. En sistemas digitales de la alta velocidad con las lneas largas de la transmisin, lasondasde reflejo en la lnea pueden causar los aterrizajes cortos del voltaje y llegan ms all que conducen al mal funcionamiento de la entrada manejada. Un BTA es una serie de diodos que las alertas un signo en un Bus o cualquier otro rastro sealado que usa lgica de alta frecuencia elimina, rebasa problemas del undershoot. CBTCrossbar TechnologyInterfaces de bus de velocidad altasEn elmercadode lainformticade hoy, elpodery velocidad son dos de las preocupaciones principales. CBT puede dirigirse los dos de estos problemas en aplicaciones de la bus-interface. CBT permite a un dispositivo de la bus-interface funcione como un mismo interruptor del bus rpido y aisla buses eficazmente cuando el interruptor est cerrado y ofreciendo retraso de la propagacin muy pequeo cuando el interruptor est abierto. Estos dispositivos pueden funcionar como bus de gran velocidad une entre los componentes delcomputadora-sistema como la unidad del proceso central (CPU) y memoria. Tambin pueden usarse dispositivos de CBT como 5-V a 3.3-V traductores y pueden permitirse diseadores para mezclar 5-V o 3.3-V componentes en el mismo sistema.

CDCClock-Distribution Circuits (Circuitos reloj-distribucin)Los CDCs de TI proporcionan principio de circuitera de reloj-generacin exacto a cada sistema digital y producen cronometrandosignosque se usan para sincronizar actividad del sistema. Encontrarse el reloj-signo severo que cronometra requisitos de los sistemas de hoy, TI ofrece a una serie de retraso de la propagacin bajo y sesga, alto-entusiasta-fuera chferes del reloj manejar sistemas del clocking alto rendimiento eficazmente disearon. Las funciones del reloj-driver especiales estn disponibles en el ACL, ABT, y COMO tecnologas, as como 3 V y 5 V. Los drivers del reloj entran buffered (4341funcin), flip-flop (4304 funcin), y phase-locked con llave loop-based (PLL 4586 funcin) los elementos. 74FFast Logic (Lgica rpida) velocidad elemento, paseo alto, 5 V VCC,74F lgica es una familia del general-propsito de lgica bipolar avanzada de gran velocidad. TI proporciona ms de 60 funciones incluso las verjas, buffer/drivers, transrecibidores del autobs, flip-flop, latches, contadores, multiplexores, y demultiplexers en la 74F familia de la lgica. FB+/BTLBackplane Transceiver Logicvelocidad alta, paseo alto, 5 V VCC,Los FB serie dispositivos se usan para las aplicaciones del autobs de gran velocidad y son totalmente compatible con el IEEE 1194.1-1991 (BTL) y IEEE 896-1991 (Futurebus+) lasnormas. Estos transrecibidores estn disponibles en 7 -, 8 -, 9 -, y 18-bit versiones con TTL ytraduccinde BTL en baje que 5-ns actuacin. Otros rasgos incluyen paseo a a 100 MA y alfileres delprejuiciopara las aplicaciones de la vivir-insercin. FIFOFirst-In, First-Out MemoriesTI ha extendido suproductode FIFO que ofrece de CMOS Avanzado (ACTO) y BiCMOS Avanzado (ABT) FIFOs. La FIFO producto familia incluye clocked que FIFOs unidireccional y bidireccional ofreci en 64 a 8K profundidades de memoria y 1-bit a 36-bit anchuras. Strobed que se ofrecen FIFOs unidireccionales y bidireccionales en 16 a 4K profundidades de memoria y 4-bit a 18-bit anchuras. Los FIFOs aplicacin-especficos de TI se disean especialmente para el uso entelecomunicaciones, DSP, sistemas del internetworking, y alto-bandwidth computando. Estos dispositivos incluyen rasgos como paridad genere y verifique, retransmit, autobs emparejando, el byte cambalacheando, modo de desviacin, ymicroprocesador-como la interface del mando. FIFOs aplicacin-especfico, adems del Widebus de TI los productos de FIFO,ofertasuperficie-montaa espacio-salvadora que empaqueta y clases de la mltiple-velocidad para la facilidad deplan. GTLGunning-Transceiver-Logic TechnologyLa tecnologa de GTL es un nuevo reduced-voltage que cambia norma que proporciona de gran velocidad,comunicacionesdel punto-a-punto con dispersin de poder baja. TI les ofrece a GTL / TTL traductores unir con los subsistemas TTL-basado. Esto les permite a diseadores usar las normas GTL-switching para los subsistemas velocidad-sensibles y usar a los traductores para unir con el resto del sistema. Los dispositivos de GTL tienen circuitera innovadora, como sostenimiento del bus en las entradas eliminar la necesidad por las resistencias externas para entradas flotantes que reducen poder costo, y tiempo del board-layout. Mando de edge-rate de rendimiento (OEC) se ofrece en los rendimientos para reducir interferencia electromagntica (EMI) causado por las frecuencias altas de GTL. HC/ HCTHigh-Speed CMOS Logic (Lgica de CMOS de gran velocidad) velocidad baja, paseo bajo, 5 V VCC,Para los requisitos de lgica de bajo-poder, TI ofrece a una familia llena de lgica de HC/HCT. Ms de 100 tipos del dispositivo estn disponibles, incluso las verjas, pestillos, flip-flops, buffer/drivers, contadores, multiplexores, transrecibidores, y los transrecibidores registrado. El HC familiar ofrece entradas CMOS-compatibles y los HCT familiar ofrece entradas TTL-compatibles. IEEE 1149.1 (JTAG)Boundary-Scan Logic DevicesEl IEEE 1149.1 (JTAG) boundary-scan la familia de la lgica de octal, Widebus, y examinar-apoyo funciones corporaciones circuitera que permiten estos dispositivos y los sistemas electrnicos en los que ellos se usan para ser probados sin confianza entcnicassondeando tradicionales. Los dispositivos de lgica de Bus-interface estn disponibles en BCT, ABT, y tecnologas de LVT, en 8 -, 18 -, y 20-bit opciones de los pulidores normales, pestillos, y transrecibidores. Las funciones de examinar-apoyo incluyen dispositivos por controlar el autobs de la prueba, realizando a-velocidad la comprobacin funcional, y dividir el examine camino en los segmentos ms pequeos, ms manejables. Ms de 40 dispositivos, compuestos de unaseleccinancha de BCT y octals de ABT, ABT y LVT Widebus, y cada uno de las funciones de examinar-apoyo, est disponible. El autobs-sostenimiento de LVTH y los rasgos de laresistenciaserie-humedeciendo tambin estn disponibles. LSLow-Power Schottky Logic velocidad baja, paseo bajo, 5 V VCC, LVLow-Voltage CMOS Technology velocidad baja, paseo bajo, 3.3 V VCC,Los LV de TI que se disean CMOS tecnologa productos especialmente a las partes para 3 V impulsan uso del suministro. La familia de LV entera tambin ha sido recaracterizada para operar a 5 V.. La familia de LV es 2 m en un proceso CMOS que proporciona a 8 MA de paseo y propagacin tarda de 18 mximo del ns, mientras teniendo un consumo de poder esttico de slo 20 A para los dos la bus-interface y funciones de la verja. LVCLow-Voltage CMOS Technology velocidad elemento, los meduim manejan, 3.3 V VCCLos LVC lgica productos de TI se disean especialmente para 3 V impulse suministros. La familia de LVC es una versin alto rendimiento con 0.8 m CMOS procese tecnologa, 24 MA el paseo actual, y 6.5 propagacin de mximo de ns tarda para los funcionamientos del driver. Todos los dispositivos de LVC estn disponibles con 5 V las entradas tolerantes y rendimientos. LVTLow-Voltage BiCMOS Technologyvelocidad alta, paseo alto, 3.3 V VCC,Los especialmente disearon 3 V LVT los usos familiares la 0.8 m BiCMOS-proceso tecnologa para las funciones de la bus-interface. Como sus 5 V el colega de ABT, LVT puede proporcionar a a 64 MA de paseo, 4-ns propagacin tarda, y adems, consume menos de 100 A de poder de reserva. Las entradas tienen el rasgo del bus-hold para eliminar las resistencias del pullup externas y I/Os que pueden manejar a a 7 V que les permiten actuar como 5-V/3-V traductores.

LVTZLow-Voltage BiCMOS Technologyvelocidad alta, paseo alto, 3.3 V VCC,El LVTZ familiar ofrece todos los rasgos encontrados en la familia de LVT normal de TI. Adems, LVTZ incorpora circuitera para proteger los dispositivos en aplicaciones de la live-insertion. El dispositivo sube alestadode powered-up durante poder y impulsa abajo que se llama impulsar-a 3 estado (PU3S). SSchottky Logic (Lgica de Schottky) velocidad baja, paseo bajo, 5 V VCC,

SSTLSeries-Stub Terminated LogicLgica De Resistor-Transistor(RTL)El circuito mostrado aqu es una puerta de NOR/OR. Es decir, la puerta bsica es la compuerta NOR.La disipacin de potencia de la compuerta RTL es alrededor de 12 mW y el retardo de propagacin promedia 25ns.Lgica Diodo-Transistor (DTL)El problema bsico con compuertas DL es que ellos deterioran el signo lgico rpidamente. Sin embargo, ellos trabajan para una fase en un momento, si el signo se re-amplifica entre las compuertas. Lgica del diodo-transistor (DTL) logra esa meta.VENTAJA de este circuito encima de su RTL equivalente es que la lgica de OR habida realizada por los diodos, no son resistencias. No hay ningunainteraccinpor consiguiente entre las entradas diferentes, y cualquier nmero de diodos puede usarse. Una desventaja de este circuito es la resistencia de la entrada al transistor. Su presencia tiende a reducir la velocidad el circuito y limita la velocidad en la que el transistor est cambiar estados as.El circuito bsico de la familia lgica digital DTL es la compuerta AND.Compuerta DTL bsica NANDLa disipacin de potencia de una compuerta DTL es aproximadamente 12 mW y el retardo de propagacin promedia 30 ns. El margen de ruido es de alrededor de 1 V y es posible un abanico de salida tan alto como 8. El abanico de salida de la compuerta DTL esta limitado con la corriente mxima que puede fluir en el colector del transistor saturado.