electrónica

5/28/2018 Electrnica

1/4

Electrnica

1. Ttulo:OrCAD Capture. Introduccin de esquemas IAutor: Mir Orozco, IgnacioResumen y/o nota de contenido:

Primera parte de la introduccin de esquemas en el Orcad Capture 15.7

Fuente:Universidad Politcnica de Valencia - Espaa2. Ttulo:OrCAD Layout. Colocando componentesAutor: Mir Orozco, IgnacioResumen y/o nota de contenido:

En este mdulo se explica cmo colcar componentes de forma sencilla

Fuente:Universidad Politcnica de Valencia - Espaa3. Ttulo:Diseo e implementacin de un prototipo de un SSPCAutor: Hernndez Morgado, Roberto CarlosResumen y/o nota de contenido:

En este Proyecto Fin de Carrera se presenta un estudio del estado de la tcnica de las protecciones elctricasen las Aeronaves. En este estudio se presenta el Controlador de Potencia de Estado Slido o SSPC como laltima y ms moderna proteccin que se est implantando actualmente en los aviones, sustituyendo a lostradicionales Circuit Breakers. Pero debido a que el desarrollo de estos dispositivos es bastante reciente, elSSPC no tiene implantado an algunas caractersticas que pueden ser desarrolladas gracias a la tecnologa deestado slido, la electrnica de potencia y los microcontroladores. Adems en el poco tiempo que llevan enfuncionamiento ya han mostrado algunos problemas. Una caracterstica que no ha sido desarrollada todava esel funcionamiento con altas cargas capacitivas las cuales podran provocar sobrecorrientes que podran daar alos equipos y al cableado, adems del propio SSPC. Es por ello por lo que uno de los objetivos de este proyectoha sido el diseo y desarrollo de un SSPC que pueda conectar cargas altamente capacitivas. Adems, debido aque las nuevas arquitecturas de los Sistemas de Distribucin de Potencia en las aeronaves estn cambiando anuevos valores de voltaje, especialmente a 270VCC, este SSPC ha sido diseado para este nivel de tensin.Finalmente, se ha diseado y fabricado un prototipo de un SSPC que implementa estas funcionalidades,adems de las que ya presentan los SSPCs actuales, y se ha comprobado que funciona correctamente tantocon cargas resistivas como capacitivas, y tambin bajo cortocircuitos y sobrecorrientes que pudieran provocar

un arco elctrico o fuego debido a la sobretemperatura en el cableado que esta aguas abajo del SSPC._________________________________________________________________________

Fuente:Universidad Carlos III de Madrid - Espaa4. Ttulo:Electronic developments for the HADES RPC WallAutor: Gil Ortiz, AlejandroResumen y/o nota de contenido:

Este trabajo se enmarca dentro del proyecto HADES (Espectrmetro de Di-Electrones de Alta Aceptancia), queest actualmente instalado en el GSI (centro de investigacin para el estudio de iones pesados), ubicado cercade la ciudad de Darmstadt (Alemania). HADES consta de varios subdetectores que proveen seales de disparoy capacidad para la deteccin e identificacin de partculas. Entre todos sus subdetectores existe un sistema dedeteccin de tiempo de vuelo (TOF) construido de barras de plstico centelleador ledas por tubosfotomultiplicadores.

Fuente:Consejo Superior de Investigaciones Cientficas - Espaa5. Ttulo:Localizacin de robots mviles en espacios inteligentes utilizando cmaras externas y marcasnaturalesAutor: Pizarro Prez, DanielResumen y/o nota de contenido:

En el presente trabajo de tesis se aborda el problema de la obtencin de la pose de un robot mvil mediantecmaras estticas ubicadas en el entorno. El enfoque presentado se basa en el concepto de ?EspacioInteligente?, en el que un sistema distribuido de procesamiento controla las cmaras y el robot. Losantecedentes de posicionamiento de robots mediante cmaras inciden en el uso de balizamiento artificial de losrobots. En esta tesis se propone un enfoque que minimiza el conocimiento previo necesario del robot y hace usode su apariencia natural para obtener la pose. Se propone en esta tesis un algoritmo de localizacin basado enla obtencin de marcas naturales, detectadas en el plano imagen del conjunto de cmaras, las cuales secorresponden con un modelo tridimensional del robot. El sistema de localizacin planteado se divide en dosfases. Primero se obtiene el modelo tridimensional del robot y su pose inicial mediante una fase de inicializacin.En segundo lugar, se obtiene la pose del robot en cada instante de tiempo mediante una fase de localizacinsecuencial. La inicializacin es resuelta en esta tesis para cualquier nmero de cmaras, aplicando un enfoque
http://bibliodar.mppeu.gob.ve/?q=node/134361&backtocateg=doc_categoria/Electr%C3%B3nicahttp://bibliodar.mppeu.gob.ve/?q=node/134361&backtocateg=doc_categoria/Electr%C3%B3nicahttp://bibliodar.mppeu.gob.ve/?q=node/134361&backtocateg=doc_categoria/Electr%C3%B3nicahttp://bibliodar.mppeu.gob.ve/index.php?q=repo/Universidad%20Polit%C3%A9cnica%20de%20Valencia%20-%20Espa%C3%B1ahttp://bibliodar.mppeu.gob.ve/index.php?q=repo/Universidad%20Polit%C3%A9cnica%20de%20Valencia%20-%20Espa%C3%B1ahttp://bibliodar.mppeu.gob.ve/index.php?q=repo/Universidad%20Polit%C3%A9cnica%20de%20Valencia%20-%20Espa%C3%B1ahttp://bibliodar.mppeu.gob.ve/?q=node/134359&backtocateg=doc_categoria/Electr%C3%B3nicahttp://bibliodar.mppeu.gob.ve/?q=node/134359&backtocateg=doc_categoria/Electr%C3%B3nicahttp://bibliodar.mppeu.gob.ve/?q=node/134359&backtocateg=doc_categoria/Electr%C3%B3nicahttp://bibliodar.mppeu.gob.ve/index.php?q=repo/Universidad%20Polit%C3%A9cnica%20de%20Valencia%20-%20Espa%C3%B1ahttp://bibliodar.mppeu.gob.ve/index.php?q=repo/Universidad%20Polit%C3%A9cnica%20de%20Valencia%20-%20Espa%C3%B1ahttp://bibliodar.mppeu.gob.ve/index.php?q=repo/Universidad%20Polit%C3%A9cnica%20de%20Valencia%20-%20Espa%C3%B1ahttp://bibliodar.mppeu.gob.ve/?q=node/153428&backtocateg=doc_categoria/Electr%C3%B3nicahttp://bibliodar.mppeu.gob.ve/?q=node/153428&backtocateg=doc_categoria/Electr%C3%B3nicahttp://bibliodar.mppeu.gob.ve/?q=node/153428&backtocateg=doc_categoria/Electr%C3%B3nicahttp://bibliodar.mppeu.gob.ve/index.php?q=repo/Universidad%20Carlos%20III%20de%20Madrid%20-%20Espa%C3%B1ahttp://bibliodar.mppeu.gob.ve/index.php?q=repo/Universidad%20Carlos%20III%20de%20Madrid%20-%20Espa%C3%B1ahttp://bibliodar.mppeu.gob.ve/index.php?q=repo/Universidad%20Carlos%20III%20de%20Madrid%20-%20Espa%C3%B1ahttp://bibliodar.mppeu.gob.ve/?q=node/194305&backtocateg=doc_categoria/Electr%C3%B3nicahttp://bibliodar.mppeu.gob.ve/?q=node/194305&backtocateg=doc_categoria/Electr%C3%B3nicahttp://bibliodar.mppeu.gob.ve/?q=node/194305&backtocateg=doc_categoria/Electr%C3%B3nicahttp://bibliodar.mppeu.gob.ve/index.php?q=repo/Consejo%20Superior%20de%20Investigaciones%20Cient%C3%ADficas%20-%20Espa%C3%B1ahttp://bibliodar.mppeu.gob.ve/index.php?q=repo/Consejo%20Superior%20de%20Investigaciones%20Cient%C3%ADficas%20-%20Espa%C3%B1ahttp://bibliodar.mppeu.gob.ve/index.php?q=repo/Consejo%20Superior%20de%20Investigaciones%20Cient%C3%ADficas%20-%20Espa%C3%B1ahttp://bibliodar.mppeu.gob.ve/?q=node/128982&backtocateg=doc_categoria/Electr%C3%B3nicahttp://bibliodar.mppeu.gob.ve/?q=node/128982&backtocateg=doc_categoria/Electr%C3%B3nicahttp://bibliodar.mppeu.gob.ve/?q=node/128982&backtocateg=doc_categoria/Electr%C3%B3nicahttp://bibliodar.mppeu.gob.ve/?q=node/128982&backtocateg=doc_categoria/Electr%C3%B3nicahttp://bibliodar.mppeu.gob.ve/?q=node/128982&backtocateg=doc_categoria/Electr%C3%B3nicahttp://bibliodar.mppeu.gob.ve/?q=node/128982&backtocateg=doc_categoria/Electr%C3%B3nicahttp://bibliodar.mppeu.gob.ve/index.php?q=repo/Consejo%20Superior%20de%20Investigaciones%20Cient%C3%ADficas%20-%20Espa%C3%B1ahttp://bibliodar.mppeu.gob.ve/?q=node/194305&backtocateg=doc_categoria/Electr%C3%B3nicahttp://bibliodar.mppeu.gob.ve/index.php?q=repo/Universidad%20Carlos%20III%20de%20Madrid%20-%20Espa%C3%B1ahttp://bibliodar.mppeu.gob.ve/?q=node/153428&backtocateg=doc_categoria/Electr%C3%B3nicahttp://bibliodar.mppeu.gob.ve/index.php?q=repo/Universidad%20Polit%C3%A9cnica%20de%20Valencia%20-%20Espa%C3%B1ahttp://bibliodar.mppeu.gob.ve/?q=node/134359&backtocateg=doc_categoria/Electr%C3%B3nicahttp://bibliodar.mppeu.gob.ve/index.php?q=repo/Universidad%20Polit%C3%A9cnica%20de%20Valencia%20-%20Espa%C3%B1ahttp://bibliodar.mppeu.gob.ve/?q=node/134361&backtocateg=doc_categoria/Electr%C3%B3nica


2/4

de reconstruccin a partir del movimiento del robot. Este enfoque requiere el uso de odometra en su versinpara una cmara y permite que las correspondencias entre cmaras no sean necesarias. El algoritmosecuencial de posicionamiento hace uso del modelo tridimensional obtenido en la inicializacin, para determinarla pose del robot mediante un esquema probabilstico de estimacin-correccin. El algoritmo incluye tcnicasrobustas de eliminacin de medidas errneas en el plano imagen y una solucin no iterativa y de bajacomplejidad para el problema del clculo de la pose utilizando mltiples cmaras, denominado el problemamPnP (?multiple Perspective n Point?) en la literatura anglosajona. El uso de un enfoque probabilstico permite

realizar la fusin de toda la informacin disponible en el entorno, modelando la incertidumbre resultado de lapose del robot. La solucin presentada en esta tesis se ha validado experimentalmente en todas sus fases,utilizando para ello tanto datos simulados como un entorno real con cmaras, robots y obstculos. El resultadoes un mtodo de localizacin estable y aplicable a entornos reales, en los que existen oclusiones y cambios deiluminacin

Fuente:Biblioteca Digital de la Universidad de Alcal6. Ttulo:Diseo de un software para el clculo de prdidas AC-DC-ACAutor:Antn Lpez, AntonioResumen y/o nota de contenido:

El presente proyecto ha sido realizado dentro del Grupo de Sistemas Electrnicos de Potencia, perteneciente alDepartamento de Tecnologa Electrnica, de la Universidad Carlos III de Madrid. El objetivo principal de estetrabajo, es el anlisis comparativo de los programas que actualmente existen en el mercado para el clculo delas prdidas que se producen en los inversores trifsicos PWM. Un inversor es un equipo electrnico capaz deconvertir la corriente continua en corriente alterna. stos estn formados por una etapa de control, un driver yuna etapa de potencia. El control por ancho de pulso PWM es una tcnica de modulacin en la que se modificael ciclo de trabajo del convertidor conmutado para controlar la seal de salida del inversor. En concreto, elanlisis se centra en el clculo de las prdidas en la etapa de potencia, formada por un mdulo trifsico deIGBT's. Este mdulo est formado en total por seis IGBT's. Debido a la gran variedad de programas para elclculo de prdidas, se han seleccionado los tres ms importantes desde el punto de vista del volumen deventas de los fabricantes que los han . diseado. A continuacin se detallan los empleados: -Melcosim, quepertenece al fabricante Mitsubishi-Electric. -Semisel, que pertenece al fabricante Semikron. -Iposim, quepertenece al fabricante Eupec. Se ha determinado emplear Semisel e Iposim, para llevar acabo el anlisiscomparativo objeto de este proyecto, desechando Melcosim por razones que se describen a lo largo deldocumento. Para llevar a cabo dicho anlisis se ha creado un programa, basado en un libro de Excel, en el quese han introducido las expresiones para el clculo de las prdidas en los IGBT's, que proporcionan losfabricantes anteriormente citados. Como resultado del programa diseado, se realiza una comparacin de lasaproximaciones que realiza cada uno de los fabricantes a partir de sus respectivas Application Note (Notas deaplicacin) y los resultados que se obtienen de sus programas, que debido a mltiples simplificaciones que

consideran pueden variar de manera significativa. Una vez conseguido el estudio individual de cada uno de losprogramas, se realiza una comparacin entre ambos. Con el fin de comprobar las diferencias entre ellos yestudiar los diferentes mtodos de clculo que emplean y posteriormente se compara cada uno de ellos con elprograma diseado en el presente proyecto, con el fin de validar dicho programa y comprobar las mejorasintroducidas en el mismo. Como consecuencia al estudio citado anteriormente, se consigue un objetivo aadido,que consiste en el diseo de un programa, capaz de calcular las prdidas en los IGBT's de los inversorestrifsicos PWM. Con el fin de ampliar los resultados proporcionados por los programas comerciales y conseguirun elemento ms funcional, se ha introducido una estructura rectificador-inversor trifsica tipo AC-DC-AC para elclculo de las prdidas generadas en la misma. Esta tipologa se compone de: -Un rectificador trifsico de dobleonda no controlado AC-DC. -Un filtro basado en un condensador electroltico, encargado de filtrar la salidarectificada que proviene del rectificador. -Un inversor trifsico PWM DC-AC, con el fin de volver a convertir latensin continua que procede del rectificador, una vez filtrada por el condensador, a tensin alterna a lafrecuencia deseada. Adems tambin se ha contemplado un cuarto apartado, en el que se calcula el disipadornecesario para evacuar el calor que producen los componentes que forman la estructura AC-DCAC, con el finque estos no se destruyan. Las prdidas que se producen en esta estructura se dividen en las producidas en el:

-Rectificador, que se producen por la conduccin de sus diodos. -Inversor, que se producen por la conduccinde sus IGBT's y por las prdidas que estos producen por su paso de estado de conduccin a su estado de corte.Este programa servir para calcular de una manera fcil y sencilla las prdidas que se producen en loselementos necesarios para implementar un rectificador-inversor, con lo que se logra una seleccin rpida de losmdulos que mejor se comportan ante las diferentes condiciones de prueba a las que se les somete, es decirlos que menos prdidas generan. El programa ser capaz de calcular las prdidas de todos los componentes deforma aislada, o bien, agrupando todos los componentes en un mismo sistema utilizando un solo disipador. Parala validacin de las prdidas producidas en el rectificador y en el inversor trifsico del programa diseado, serealizan mltiples comparaciones con diferentes mdulos de potencia y en diferentes condiciones de prueba conlos programas comerciales escogidos. Y para la validacin del clculo del condensador, se emplea un programade simulacin de circuitos electrnicos, llamado Psim.

Fuente:Universidad Carlos III de Madrid - Espaa7. Ttulo:Implementacin hardware de algoritmos criptogrficos para RFIDAutor: Rosell Garca, Carlos

Resumen y/o nota de contenido:
http://bibliodar.mppeu.gob.ve/index.php?q=repo/Biblioteca%20Digital%20de%20la%20Universidad%20de%20Alcal%C3%A1http://bibliodar.mppeu.gob.ve/index.php?q=repo/Biblioteca%20Digital%20de%20la%20Universidad%20de%20Alcal%C3%A1http://bibliodar.mppeu.gob.ve/index.php?q=repo/Biblioteca%20Digital%20de%20la%20Universidad%20de%20Alcal%C3%A1http://bibliodar.mppeu.gob.ve/?q=node/153977&backtocateg=doc_categoria/Electr%C3%B3nicahttp://bibliodar.mppeu.gob.ve/?q=node/153977&backtocateg=doc_categoria/Electr%C3%B3nicahttp://bibliodar.mppeu.gob.ve/?q=node/153977&backtocateg=doc_categoria/Electr%C3%B3nicahttp://bibliodar.mppeu.gob.ve/index.php?q=repo/Universidad%20Carlos%20III%20de%20Madrid%20-%20Espa%C3%B1ahttp://bibliodar.mppeu.gob.ve/index.php?q=repo/Universidad%20Carlos%20III%20de%20Madrid%20-%20Espa%C3%B1ahttp://bibliodar.mppeu.gob.ve/index.php?q=repo/Universidad%20Carlos%20III%20de%20Madrid%20-%20Espa%C3%B1ahttp://bibliodar.mppeu.gob.ve/?q=node/154323&backtocateg=doc_categoria/Electr%C3%B3nicahttp://bibliodar.mppeu.gob.ve/?q=node/154323&backtocateg=doc_categoria/Electr%C3%B3nicahttp://bibliodar.mppeu.gob.ve/?q=node/154323&backtocateg=doc_categoria/Electr%C3%B3nicahttp://bibliodar.mppeu.gob.ve/?q=node/154323&backtocateg=doc_categoria/Electr%C3%B3nicahttp://bibliodar.mppeu.gob.ve/index.php?q=repo/Universidad%20Carlos%20III%20de%20Madrid%20-%20Espa%C3%B1ahttp://bibliodar.mppeu.gob.ve/?q=node/153977&backtocateg=doc_categoria/Electr%C3%B3nicahttp://bibliodar.mppeu.gob.ve/index.php?q=repo/Biblioteca%20Digital%20de%20la%20Universidad%20de%20Alcal%C3%A1


3/4

El primer objetivo de nuestro proyecto es realizar una seleccin de distintos algoritmos matemticos utilizadosen los protocolos de seguridad que utiliza la tecnologa RFID. En nuestro caso estudiaremos las distintasmaneras de realizar estas operaciones mediante distintos algoritmos, con el objeto de obtener una estimacinen cuanto al espacio que podra ocupar el algoritmo y cul sera su tiempo de ejecucin, y poder realizarcomparaciones para poder obtener las mejores propiedades de los algoritmos seleccionados. Para implementarnuestros algoritmos, utilizaremos el lenguaje de programacin de Hardware VHDL. Con lo que el segundoobjetivo de nuestro proyecto, es implementar en el lenguaje de programacin de Hardware, VHDL, los distintos

algoritmos seleccionados para realizar las diferentes operaciones matemticas. Una vez implementado losalgoritmos en el lenguaje de programacin VHDL, debemos realizar las diferentes pruebas para poder ver lasdiferentes caractersticas que da cada algoritmo. Para ello hemos decidido trabajar sobre hardwarereprogramable, especficamente sobre la tecnologa FPGA. Hemos decidido realizar el proyecto de esta forma yno sobre los propios simuladores y sintetizadores de estas etiquetas RFID y sus circuitos integrados. Esto sedebe a que el objeto de nuestro proyecto es realizar una estimacin cualitativa, con lo que un sistemareprogramable en hardware del tipo FPGA nos dara los suficientes datos para en un futuro poder realizar unaimplementacin real en sus propios circuitos integrados especficos para las etiquetas RFID, sabiendo deantemano que algoritmos han de ser utilizados segn se busquen las distintas especificaciones necesarias , yasean requerimientos de tiempo de ejecucin, o requerimientos de espacio. De esta manera de trabajar sacamosotro dos objetivos de nuestro proyecto, en primer lugar, ver que es posible crear estos algoritmos sobre unsistema de FPGA, es decir, que realmente son sintetizables. Como cuarto objetivo comparar las distintascaractersticas que arrojan cada uno de estos algoritmos. Una vez analizado todos los datos pasamos al ltimoobjetivo de nuestro proyecto, ver cul de los algoritmos seleccionados es ms adecuado para poder realizar enel futuro un sistema RFID real, comparando su rea y su tiempo de ejecucin.

Fuente:Universidad Carlos III de Madrid - Espaa8. Ttulo:OrCAD Layout. Acabando el diseoAutor: Mir Orozco, IgnacioResumen y/o nota de contenido:

En este mdulo se explica cmo imprimir las caras adecuadas para generar los fotolitos

Fuente:Universidad Politcnica de Valencia - Espaa9. Ttulo:Sistema de control de temperatura modular para ensayos con led blancosAutor: Mayoral Tvar, CarlosResumen y/o nota de contenido:

Este proyecto recoge el conjunto de las actividades de estudio, diseo y ejecucin de un sistema de control de

temperatura, destinado a la realizacin de ensayos a temperatura constante con LED blancos. En el diseo, seha tenido en cuenta la necesidad de adaptarse al amplio rango de potencias en el que trabajan los LED blancos,teniendo en cuenta adems, que ste es un parmetro en constante evolucin. Como ejemplo, basta sealarque, al inicio de los trabajos en este proyecto los dispositivos ms grandes disponibles eran de 5 a 10W y en laactualidad ya se comercializan dispositivos de 50W. Por ello, se ha optado por un diseo modular, capaz decrecer en paralelo a los dispositivos cuya temperatura se quiere controlar. A la par del desarrollo terico delsistema se han realizado los correspondientes ensayos empricos, describiendo de forma detallada yexperimental el funcionamiento del sistema._________________________________________________________________________________________________________________

Fuente:Universidad Carlos III de Madrid - Espaa10. Ttulo:Addresing schemes generation for multiplexed AFLC displays with color, gray scale and video ratecapabilityAutor: Santos, J.I.

Resumen y/o nota de contenido:

In the last years, fiat liquid crystal displays (LCD) have experienced a great spreading, both in its applications asin its manufacturing technology. Ferroelectric Liquid Crystals (FLCs) is the technology on which the research hasbeen mainly focused.

Fuente:Universidad Carlos III de Madrid - Espaa11. Ttulo:Contribution to the design of continuous -time Sigma - Delta Modulators based on time delayelementsAutor: Prefasi Sen, EnriqueResumen y/o nota de contenido:

The research carried out in this thesis is focused in the development of a new class of data converters for digitalradio. There are two main architectures for communication receivers which perform a digital demodulation. Oneof them is based on analog demodulation to the base band and digitization of the I/Q components. Anotheroption is to digitize the band pass signal at the output of the IF stage using a bandpass Sigma-Delta modulator.Bandpass Sigma- Delta modulators can be implemented with discrete-time circuits, using switched capacitors or
http://bibliodar.mppeu.gob.ve/index.php?q=repo/Universidad%20Carlos%20III%20de%20Madrid%20-%20Espa%C3%B1ahttp://bibliodar.mppeu.gob.ve/index.php?q=repo/Universidad%20Carlos%20III%20de%20Madrid%20-%20Espa%C3%B1ahttp://bibliodar.mppeu.gob.ve/index.php?q=repo/Universidad%20Carlos%20III%20de%20Madrid%20-%20Espa%C3%B1ahttp://bibliodar.mppeu.gob.ve/?q=node/134364&backtocateg=doc_categoria/Electr%C3%B3nicahttp://bibliodar.mppeu.gob.ve/?q=node/134364&backtocateg=doc_categoria/Electr%C3%B3nicahttp://bibliodar.mppeu.gob.ve/?q=node/134364&backtocateg=doc_categoria/Electr%C3%B3nicahttp://bibliodar.mppeu.gob.ve/index.php?q=repo/Universidad%20Polit%C3%A9cnica%20de%20Valencia%20-%20Espa%C3%B1ahttp://bibliodar.mppeu.gob.ve/index.php?q=repo/Universidad%20Polit%C3%A9cnica%20de%20Valencia%20-%20Espa%C3%B1ahttp://bibliodar.mppeu.gob.ve/index.php?q=repo/Universidad%20Polit%C3%A9cnica%20de%20Valencia%20-%20Espa%C3%B1ahttp://bibliodar.mppeu.gob.ve/?q=node/154597&backtocateg=doc_categoria/Electr%C3%B3nicahttp://bibliodar.mppeu.gob.ve/?q=node/154597&backtocateg=doc_categoria/Electr%C3%B3nicahttp://bibliodar.mppeu.gob.ve/?q=node/154597&backtocateg=doc_categoria/Electr%C3%B3nicahttp://bibliodar.mppeu.gob.ve/index.php?q=repo/Universidad%20Carlos%20III%20de%20Madrid%20-%20Espa%C3%B1ahttp://bibliodar.mppeu.gob.ve/index.php?q=repo/Universidad%20Carlos%20III%20de%20Madrid%20-%20Espa%C3%B1ahttp://bibliodar.mppeu.gob.ve/index.php?q=repo/Universidad%20Carlos%20III%20de%20Madrid%20-%20Espa%C3%B1ahttp://bibliodar.mppeu.gob.ve/?q=node/150743&backtocateg=doc_categoria/Electr%C3%B3nicahttp://bibliodar.mppeu.gob.ve/?q=node/150743&backtocateg=doc_categoria/Electr%C3%B3nicahttp://bibliodar.mppeu.gob.ve/?q=node/150743&backtocateg=doc_categoria/Electr%C3%B3nicahttp://bibliodar.mppeu.gob.ve/?q=node/150743&backtocateg=doc_categoria/Electr%C3%B3nicahttp://bibliodar.mppeu.gob.ve/index.php?q=repo/Universidad%20Carlos%20III%20de%20Madrid%20-%20Espa%C3%B1ahttp://bibliodar.mppeu.gob.ve/index.php?q=repo/Universidad%20Carlos%20III%20de%20Madrid%20-%20Espa%C3%B1ahttp://bibliodar.mppeu.gob.ve/index.php?q=repo/Universidad%20Carlos%20III%20de%20Madrid%20-%20Espa%C3%B1ahttp://bibliodar.mppeu.gob.ve/?q=node/149175&backtocateg=doc_categoria/Electr%C3%B3nicahttp://bibliodar.mppeu.gob.ve/?q=node/149175&backtocateg=doc_categoria/Electr%C3%B3nicahttp://bibliodar.mppeu.gob.ve/?q=node/149175&backtocateg=doc_categoria/Electr%C3%B3nicahttp://bibliodar.mppeu.gob.ve/?q=node/149175&backtocateg=doc_categoria/Electr%C3%B3nicahttp://bibliodar.mppeu.gob.ve/?q=node/149175&backtocateg=doc_categoria/Electr%C3%B3nicahttp://bibliodar.mppeu.gob.ve/?q=node/149175&backtocateg=doc_categoria/Electr%C3%B3nicahttp://bibliodar.mppeu.gob.ve/index.php?q=repo/Universidad%20Carlos%20III%20de%20Madrid%20-%20Espa%C3%B1ahttp://bibliodar.mppeu.gob.ve/?q=node/150743&backtocateg=doc_categoria/Electr%C3%B3nicahttp://bibliodar.mppeu.gob.ve/?q=node/150743&backtocateg=doc_categoria/Electr%C3%B3nicahttp://bibliodar.mppeu.gob.ve/index.php?q=repo/Universidad%20Carlos%20III%20de%20Madrid%20-%20Espa%C3%B1ahttp://bibliodar.mppeu.gob.ve/?q=node/154597&backtocateg=doc_categoria/Electr%C3%B3nicahttp://bibliodar.mppeu.gob.ve/index.php?q=repo/Universidad%20Polit%C3%A9cnica%20de%20Valencia%20-%20Espa%C3%B1ahttp://bibliodar.mppeu.gob.ve/?q=node/134364&backtocateg=doc_categoria/Electr%C3%B3nicahttp://bibliodar.mppeu.gob.ve/index.php?q=repo/Universidad%20Carlos%20III%20de%20Madrid%20-%20Espa%C3%B1a


4/4

continuous-time circuits. The main innovation introduced in this work is the use of passive transmission lines inthe loop filter of a bandpass continuous-time Sigma-Delta modulator instead of the conventional solution withgm-C or LC resonators. As long as transmission lines are used as replacement of a LC resonator in RFtechnology, it seems compelling that transmission lines could improve bandpass continuous-time Sigma-Deltamodulators. The analysis of a Sigma- Delta modulator using distributed resonators has led to a completely newfamily of Sigma- Delta modulators which possess properties inherited both from continuous-time anddiscretetime Sigma-Delta modulators. In this thesis we present the basic theory and the practical design trade-

offs of this new family of Sigma-Delta modulators. Three demonstration chips have been implemented to validatethe theoretical developments. The first two are a proof of concept of the application of transmission lines to buildlowpass and bandpass modulators. The third chip summarizes all the contributions of the thesis. It consists of atransmission line Sigma-Delta modulator which combines subsampling techniques, a mismatch insensitivecircuitry and a quadrature architecture to implement the IF to digital stage of a receiver.

Fuente:Universidad Carlos III de Madrid - Espaa12. Ttulo:Sintonizacin de estabilizadores de potencia (P
http://bibliodar.mppeu.gob.ve/index.php?q=repo/Universidad%20Carlos%20III%20de%20Madrid%20-%20Espa%C3%B1ahttp://bibliodar.mppeu.gob.ve/index.php?q=repo/Universidad%20Carlos%20III%20de%20Madrid%20-%20Espa%C3%B1ahttp://bibliodar.mppeu.gob.ve/index.php?q=repo/Universidad%20Carlos%20III%20de%20Madrid%20-%20Espa%C3%B1ahttp://bibliodar.mppeu.gob.ve/?q=node/153774&backtocateg=doc_categoria/Electr%C3%B3nicahttp://bibliodar.mppeu.gob.ve/?q=node/153774&backtocateg=doc_categoria/Electr%C3%B3nicahttp://bibliodar.mppeu.gob.ve/?q=node/153774&backtocateg=doc_categoria/Electr%C3%B3nicahttp://bibliodar.mppeu.gob.ve/?q=node/153774&backtocateg=doc_categoria/Electr%C3%B3nicahttp://bibliodar.mppeu.gob.ve/index.php?q=repo/Universidad%20Carlos%20III%20de%20Madrid%20-%20Espa%C3%B1a

electrónica

Documents