ConversoresAnalgico/digital

Por Dr. Ing. Ariel Lutenberg

011100110011100110

ConversoresAnalgico/digital

Organizacin de la clase:1. Repaso de conversin A-D2. Conversores A-D3. Conversores D-A

1. Repaso de conversin A-D

1. Introduccin a conversin A-DSeal analgica y seal digital

La amplitud de una seal analgica puede tomar cualquier valor real.

Una seal digital toma valores discretos de un conjunto predeterminado.

1. Introduccin a conversin A-DVentajas de la seal digital

La seal puede replicarse sin perdida de calidad (CD, repetidores, etc).Pueden detectarse y corregirse errores en la seal (ej. CD/DVD, CRC, etc.)Procesamiento digital y compresin de la seal (MP3, JPG, etc.)

Desventajas de la seal digital

1. Se necesita una conversin analgica-digital y un conversin digital analgica. 2. La discretizacin introduce errores de cuantizacin.

1. Introduccin a conversin A-DIntroduccin

Un conversor AD tiene como salida un valor digital que indica la proporcin entre la seal analgica de entrada y la tensin de referencia:

- El conversor discretiza la seal en n bits:

La cantidad posible de valores de salida depende de la cantidad de bits:

#valores de salida: 2n

La resolucin depende del nmero de bits usado para cuantizar:

Quantum = LSB = FS/2n El error de cuantizacin depende del nmero de bits usados:

Error cuantizacin = 1/2 LSB

1. Introduccin a conversin A-DErrores de conversin

- Errores lineales: Son corregibles mediante ajustes sencillos:

- Errores no lineales: Son difciles de corregir:

Error de offset Error de ganancia Error de alinealidad Error de alinealidad

1. Introduccin a conversin A-DTerminologa

Resolucin del conversorEs la mnima variacin en la seal de entrada que puede detectar el ADC.

Exactitud del conversorEs la suma de todos los errores del ADC, incluyendo el error de cuantizacin.

Tiempo de conversin (tc)Es el tiempo que requiere el ADC para convertir la seal de entrada.

Throughput rateEs la cantidad mxima de conversiones que puede realizar el ADC (=1/tc)

1. Introduccin a conversin A-DCircuito sample and hold (muestreo y retencin)

Durante la conversin la seal de entrada debe permanecer estable:

EjemploPara un ADC de 8 bits, con tc = 100s (10KHz) y FS = 2A, y con resulta:

- Para salvar este problema se utilizan circuitos Sample and Hold que muestran la seal y retienen su valor durante el tiempo de conversin (memoria analgica).

Esto es muy bajo!

1. Introduccin a conversin A-DAcondicionamiento de la seal de entrada

La seal a convertir debe aprovechar todo el rango de entrada del ADC:

Se aprovecha mejor la resolucin del ADC Se minimiza el efecto de los errores del ADC

EjemploSe tiene una seal con rango -10 a 10 Volts y un conversor con rango 0-5Volts.

Los circuitos con operacionales son muy adecuados para escalar seales. - Hoy en da esto viene muchas veces integrado en los ADCs.

1. Introduccin a conversin A-DCaractersticas de los ADCs

Caractersticas de las entradas analgicas de los conversores A-D:

Tipo de seal (tensin o corriente) Polaridad (Unipolar, bipolar) Nmero de canales Rango de seal Tensin de referencia (interna, externa) Clock del conversor (interno, externo) Deriva de la tensin de referencia

Caractersticas de las salidas digitales de los conversores A-D:

Nmero de bitsFormato de la salida (paralelo, serie)Conexin a busNiveles elctricos de la seal digital (5Volts, 3.3V, etc.)Codificacin binaria (natural,2C,BCD)

2. Conversores A-D

2. Conversores A-DComparacin de tecnologas de ADC

La tecnologa a utilizar depende de los requisitos de la aplicacin.

Veamos las caractersticas de cada una de ellas

TECNOLOGAVELOCIDADRESOLUCININMUN. RIUDOCOSTOTime InterleavingMuy rpido4-10 bitsNoAltoFlashRpido4-10 bitsNoMedioPipelined SubragingRpido10-16 bitsNoAltoSuccesive ApproximationMedio10-16 bitsEscasaBajoIntegratingLento12-18 bitsBuenaBajoSigma-DeltaLento12-24 bitsMuy buenaBajo

2. Conversores A-DComparacin de tecnologas de ADC

2. Conversores A-DComparacin de tecnologas de ADC

Los conversores Slope ADCs son cada vez menos convenientes.

2. Conversores A-DComparacin de tecnologas de ADC

Adems el precio de los conversores se reduce ao tras ao

Veamos en detalle cada una de las tecnologas de conversores A-D

2. Conversores A-Da. ADC Flash converters

Realiza la conversin de manera inmediata en una nica operacin.

La salida de la cadena de comparadores es inherentemente digital.

La cadena de resistores imposibilita ms de ~8 bits de resolucin (255 resistores)y/o impone un costo muy elevado.

2. Conversores A-Da. ADC Flash converters (ejemplo)

2. Conversores A-Da. ADC Flash converters (importancia del layout en la velocidad)

2. Conversores A-Db. ADC Time Interleaved

La idea de estos conversores (TI-ADC) es usar un sistema de M canales en paralelo, que convierten alternativamente a la seal y alimentan a un MUX.

El resultado es un conversor M veces ms rpido que cada conversor individual.

2. Conversores A-Db. ADC Time Interleaved

2. Conversores A-Db. ADC Time Interleaved

Es fundamental ecualizar los M canales y hay varias alternativas:

Los resultadosson muyimpresionantes

(ejemplo del AdvancedFilter Bank delAD12400):

2. Conversores A-Dc. ADC Succesive Aproximation

- Es apto para aplicaciones de baja resolucin y velocidad. - Por su bajo costo se suele integrar en la mayora de microcontroladores

Su algoritmo interno es el siguiente:

2. Conversores A-Dc. ADC Succesive Aproximation (ejemplo)

2. Conversores A-Dd. ADC Pipelined subraging

Utilizan una estructura en cascada, tipo tubera (pipeline), donde la conversin se realiza sucesivamente sobre fracciones cada vez menores de Vin (subraging).

Por ejemplo, en un ADC subraging de 4 etapas de rango 0-1 Volts y una seal de entrada de 0.7 Volts el funcionamiento sera el siguiente:

Ejercicio: repitan ustedes para el caso Vin = 0.4 Volts.1011

2. Conversores A-Dd. ADC Pipelined subraging (ejemplo)

Para un ADC subraging de 4 etapas de 1 bits y de rango 0-1 Volts, y una seal de entrada de 0.4 Volts indique las tensiones y conversiones en cada etapa.

Resolucin

0.4V-0.10.8V0.30.6V0.10.2V-0.3 0 1 1 0 Output = 01101011

2. Conversores A-Dd.ADC Pipelined subraging

Implementacin para ms bits:

Los ADC pipelined subranging dominan actualmente las aplicaciones de alta velocidad (>5 MSPS) en video, procesamiento de imgenes, comunicaciones, etc.

2. Conversores A-Dd.ADC Pipelined subraging (ejemplo)

2. Conversores A-De. ADC - integracin

La seal de entrada se integra por un tiempo T (que se controla con R y C) Luego el integrador se descarga con una tensin VREF conocida y se mide tx. La conversin resulta de VREF,T y tx.

La resolucin depende de la cantidad de pulsos ck contabilizados durante tx. Hay una relacin inversa entre resolucin y velocidad de conversin.

2. Conversores A-De. ADC - integracin

Ventaja: el ruido de frecuencia n/T es filtrado durante el proceso de integracin Detalle: el valor de T depende de R y C, que varan con la temperatura y tienen alta dispersin (sobre todo el capacitor)

2. Conversores A-De. ADC integracin (ejemplo)

2. Conversores A-Df. ADC - Sigma Delta

Ver Simulacin InteractivaADCTutorial.jar

El lazo cerrado fuerza a que el valor medio de B sea igual a VIN: = VIN

La tensin es controlada por la densidad de unos y ceros del BIT DATA STREAM en C :

VIN C : 1 - 0 VIN C : 0 - 1

A partir de se obtienen en D los N-bits de salida mediante el filtro digital y el decimador: DOUT

2. Conversores A-Df. ADC - Sigma Delta

Una resolucin de 24 bits implica medir una parte en 16.777.216 ( 0,059 ppm)

Para alcanzar esta resolucin es imprescindible reducir el ruido de cuantizacin.

Qu es el ruido de cuantizacin?

2. Conversores A-Df. ADC - Sigma Delta

El error mximo de cuantizacin de un conversor A/D ideal es de LSBConsiderando una distribucin uniforme de la probabilidad de error:

Para una seal de entrada sinusoidal de amplitud mxima:

Siendo la relacin seal/ruido cuantizacin:Para una resolucin de N BitsSeal auxiliar propuesta para el error

2. Conversores A-Df. ADC - Sigma Delta

El proceso de conversin consta de:

Sobre-muestreo Filtrado digital Decimacin

Muestreando a la frecuencia de Nyquist:

Sobre-muestreando K veces, filtrando y decimando:

Se consigue mejorar la SNR en un factor de K Y esto no es igual que promediar K muestras?La seal est mezclada con el ruido:

2. Conversores A-Df. ADC - Sigma Delta

La ecuacin del lazo resulta:

Despejando la seal de salida:

f Y X (Q 0) f Y Q (X 0)

Modelo del ruido de cuantizacin:

Se reduce notablemente el ruido de cuantizacin!!

2. Conversores A-Df. ADC - Sigma Delta

Aumentando el orden del modulador se obtienen mejores SNR:

Effective Number of BitsConversor - de segundo ordenPara comparar la SNR obtenida con la de un conversor ideal se define:

2. Conversores A-Df. ADC - Sigma Delta (ejemplo de diseo)

Digitalizar una seal de audio de20Hz - 20kHz con una resolucin de 16bits y una SNR de 80dB Solucin:

Existen dos alternativas:

Utilizar un - de tercer orden. Esto implica un K de 26: fs = 20kHz x 2 x 26 = 1.04MHz

Utilizar un - de segundo orden. Esto implica un K de 85: fs = 20kHz x 2 x 84 = 3.36MHz

El ENOB ser de: (80dB 1.76dB)/6.02 = 13bits

- Slo 13bits de los 16bits contendrn informacin libre de ruido.

Importante: El - de 3 orden requiere complejos sistemas de estabilizacin del lazo.

2685

2. Conversores A-Df. ADC - Sigma Delta

Ventajas:La mayor parte del sistema es digital:- Posibilidad de alta integracin en C, DSP, etc.- No existen derivas trmicas ni temporales.- Bajo costo.La alta tasa de sobre-muestreo y la baja precisin de la conversin analgica implica: - No se requiere circuitos externos de sample & hold - No se requieren filtros antialiasing (Ej. RC pasa-bajos)El filtro digital permite obtener:- Excelente figura de ruido - Minimizacin del ruido en puntos crticos (Ej. 50/60 Hz)- Nivel de ruido independiente de la amplitud de la sealEs un diseo inherentemente monotnico y lineal- Ideal para lazos cerrados de control

Desventajas: Limitacin en la velocidad de conversin debido a la necesidad de sobremuestreo. Problemas en sistemas multiplexados debido a la latencia del filtro digital: - Sin embargo, en estos casos la solucin ms econmica y conveniente es colocar un circuito integrado con varios Sigma-Delta incorporados.

2. Conversores A-Df. ADC - Sigma Delta (ejemplo)

Figure 6. Schematic of the AD7793

2. Conversores A-Df. ADC - Sigma Delta (ejemplo)

Figure 6. Schematic of the AD7793

2. Conversores A-Df. ADC - Sigma Delta (simulacin en LTspice)

Figure 6. Schematic of the AD7793

3. Conversores D-A

3. Conversores D-AIntroduccin

Un DAC convierte una entrada digital a una seal analgica de salida (generalmente voltaje).

3. Conversores D-Aa. DAC - Red de resistencias ponderadas

El siguiente circuito permite convertir una seal digital en una analgica:

El problema es que para lograr mucha resolucin se requiere resistencias de mucha exactitud que cubran un rango muy amplio de valores.

3. Conversores D-Ab. DAC - Red de resistencias R-2R

El siguiente circuito slo utiliza resistores de valor R y 2R:

De esta manera ya no se requieren resistencias de mucha exactitud que cubran un rango muy grande de valores, como el DAC de resistencias ponderadas.

3. Conversores D-ACaracterizacin de DACs

Se ingresa con una seal sinusoidal y se analiza el resultado:

FIN.