capitulo 3 libro shaum circuitos digitales

CAPITULO 3lmplementación de funcionesbooleanas

3.1. OPERADORESLOGICOS

Estos operadores son pequeños circuitos digitales integrados cuyo funcionamiento se adapta a las

operaciones y postulados del álgebra de Boole. Los operadores o puertas lógicas más importantes

aparecen en la Tabla 3.1, junto a su nombre, símbolo más extendido y ecuación.

Tabla 3.1 . Principales puertas lógicas

Slmbolo Funcién Ecuacién lógica Tipos comerciales

abc

s Sumadorao (oR)

,S:4+ó+r Se fabrican en

dos entradas

abc

s MultiplicadoraY (AND)

S:a'b'c Se fabrican en

dos, tres o cuatro entradas

a s InversoraNO (NOT)

s:a Se fabrican enuna entrada

a

bc

s Sumadora negadoraNo O (NOR)

S:a*b-fc Se fabrican en dos, tres,cuatro o cinco entradas

abc

s Multiplicadora negadoraNo Y (NAND) s:a.-6.c

Se fabrican en dos, tres,

cuatro, ocho, doceo trece entradas

s Suma exclusivaOR EXCLUSIVA

S:¿@b:A'b+a'b Se fabrican en

dos entradas

s Suma exclusiva negadaNOR EXCLUSIVA

s:A@T:a'b+a'6 Se fabrican en

dos entradas

63

64 ELEcrRoNtcA DtGtrAL

Tabla 3.1 . Principales puertas lógicas (continuación)

Símbolo Funcién Ecuación lógica Tipos comerciales

a s IgualdadBUFFER

s:a Se fabrican en

una entrada

a

b s Inhibit S : a'b' No se fabrica, solamentese emplea en esquemas

a

b

:

s Imply S:a+6+ No se fabrica, solamentese emplea en esquemas

Por su parte, en la Tabla 3.2 se exponen diferentes simbologías de representación de los

operadores lógicos que aparecen en la Tabla 3.1.

Tabla 3.2. Diferentes simbologías de puertas lógicas

FunciónSimbologia

más extendidaSímbolos DIN Símbolos IEC

NO

AND

OR

NAND

NOR

OR EXCLUSIVA

NOR EXCLIJSIVA

IMPLEMENTACION DE FUNCIONES BOOLEANAS

3.2. CARACTERISTICAS COMERCIALES DE UNA PUERTALOGICA INTEGRADA

En los catálogos del fabricante de puertas lógicas se indica un elevado número de parámetros y

características de cada puerta integrada, necesarios pata realizar los diseños de circuitos prácticos.

Seguidamente enunciaremos, de forma resumida, los más importantes:

. Niveles lógicos de funcionamiento: Son los márgenes de valores de tensión que el fabricantepermite o garantiza para cada uno de los dos estados lógicos entre los que puede funcionarun circuito digital

Nivel 1 : Nivel H (high-alto)

Nivel 0: Nivel L(low-ba1o)

o Característica de transferencia (voltage transfer function): Es una gráfica que relacion la

tensión de entrada con la de salida en una puerta lógica. La Figura 3.1 nos muestra

la característica de una puerta inversora en función de la temperatura. En esta gráfica hay que

destacar los rangos y márgenes de tensión admisibles en la entrada para los niveles 0 y 1,

así como los garantizados en la salida para dichos niveles.

Al¡mentaciónV66=5V

2,4 V

't¡ii,l'

0.6 0.8 1,2

65

Salida

otDl'ol5-t-l.!rl 4cl

-l8J 3

uo

G.NcGo

coE

^oGCD

f;o:o8.9gECG

Eii

c'I \0'\zo'c

25'C\

2

1

v.0

55'C

Rango permisiblede entrada para

0 lógico

Rango permisiblede entrada para

1 lógico

Figura 3.1 . Característica de transferencia de un inversor'

. Inmunidad al ruido (noise matginr): Se define como el margen de ruido electrónico que es

capazde soportar la puerta sirique se produzcan alteraciones en su funcionamiento. Se mide

en voltios.o Tiempo de propagaci6n Qtropagation detay)z Es el tiempo que transcurre entre el momento de

introáucir uniinfo.-ucfun en la entrada de una puerta lógica y el instante en que se produce

2,0 2,4 2,8

66 ELEcrRoNtcA DtGrrAL

la respuesta en la salida de ésta. La inversa de esta importante característica define lafrecuencia máxima de trabajo de la puerta.

. Cargabilidad de salida (fan out): Es un número entero que nos indica la cantidad de entradas

de puertas lógicas de la misma familia que se pueden conectar a la salida de una puerta.

3.3. FAMILIAS LOGICAS

Es conveniente comenzar por el establecimiento de la diferencia entre dos términos que suelen

producir confusión: tecnología de fabricación y familia lógica.

r Tecnología de fabricación: Es la forma de construir un circuito integrado digital desde el

punto de vista de sus principios de funcionamiento o fabricación. Como ejemplos de diferen-

tes tecnologías están el empleo de transistores bipolares, el hecho de que los transistores delcircuito trabajen entre corte y saturación, o que el circuito se fabrique sobre una base de

zaltro.. Familia lógica: Es el conjunto de circuitos integrados digitales que, dentro de una misma

tecnología, emplean el mismo tipo de componentes y de circuito base en su estructura.

En el siguiente esquema se expone la clasificación general de las tecnologías de fabricación y de

sus correspondientes familias lógicas:

Tecnologías de base I Tecnología MOS { Familia: PMOS, CMOS

Tecnología BICMOS

Tecnología CCD

(l'L para tecnologías bipolaresTecnología de apoyo{

I SOS, Implantación iónica para MOS

3.4. IMPLEMENTACION DE FUNCIONES LOGICAS

Se denomina implementar una función a realizar el circuito digital de puertas lógicas que cumple

la ecuación de dicha función. La implementación práctica de una función requeriría la dispo-

nibilidad en almacén de toda la serie de circuitos integrados digitales; dado que esto es imposible,

suele ser necesaria la implementación de una determinada operación de la función, empleando

combinaciones de puertas lógicas cuyo conjunto realice la operación deseada.

Es, por tanto, preciso definir las equivalencias entre las puertas más .importantes; éstas aparecen

en la Tabla 3.3.

IMPLEMENTACION DE FUNCIONES BOOLEANAS 67

Tabla 3.3. Equivalencias entre puertas lógicas

FunciónImplementación

con NANDImplementación

con NOR

3.5. CRONOGRAMAS DE CIRCUITOS LOGICOS

Las puertas y circuitos lógicos, en general, reciben señales digitales que varían en el tiempo' Se

denomina cronograma a la represenfación grafita, con respecto al tiempo, de las señales de enÍrada

y salida de un circuito digitil. Un ejempl,o b. .rotog.u-a puede observarse en la Figura 3'2'

Figura 3.2. Cronograma.

En el anterior cronograma, para simpliñcar la representación de las transiciones de 0 a 1 y

de 1 a 0 (también llamadás flanc-o cte subiiay flunco de bajada, respectivamente), éstas se represen-

68 ELECTRONICA DIGITAL

taban como si se produjeran en tiempo cero, aunque en realidad no sea así. El convenio anterior-mente citado se expone en la Figura 3.3.

Realidad

Convenio

Figura 3.3. Convenio de transiciones para cronogramas.

Otra cuestión a tener en cuenta en ciertos casos es el hecho de que habitualmente no se

representan en los cronogramas los tiempos de retardo o de propagación de las puerfas. Este conveniono ocasiona errores cuando se trabaja en frecuencias bajas y medias, pero puede variar en granmedida el cronograma en frecuencias altas.

3.6. DISEÑO DE CIRCUITOS DIGITALES

El proceso de diseño de un circuito digital que ha de cumplir una serie de condiciones defuncionamiento es el siguiente:

1. Obtener la tabla de verdad que representa la función lógica a implementar a partir de lascondiciones fisicas de funcionamiento del circuito.

2. Deducir la ecuación de la función que se realizará,, partiendo de la tabla de verdad.3. Simplificar la ecuación obtenida de la tabla de verdad.4. Implementar el circuito con puertas lógicas, buscando la obtención de alguno o varios

de los siguientes objetivos:

- lmplementar con el menor número de puertai posibles.

- Implementar con un solo tipo de puertas.

- Implementar con el menor número de pastillas integradas.Implementar el circuito más económico.

3.7" SIMBOLOGIA PARA LA REPRESENTACIONDE PUERTAS INTEGRADAS

En la Figura 3.4 se indica el significado de cada uno de los elementos que componen estasimbología.


Número de pinen la pastilla

69

cvD

1011121314vc,

Número de serie de la Pastillaque define el tipo de Puertay el número de puertas en la pastilla

Figura 3.4. Simbología de puertas integradas

Cada puerta de una mismapastilla se denomina A, B,

PROBLEMAS RESUELTOS

3.1. Implementar los circuitos correspondientes a las siguientes funciones lógicas:

a) S:(a'b+c'd)'ab),s : (c' 6 + c' d)'(a' b + c)

Solución:

a) para implementar el circuito lógico correspondiente a una función debe comenzarse su represen-

tación sóbre el papel desde el laáo derecho, colocando en él la salida de la función' Seguidamente,

observaremos en 1a función la ú1tima operación a realizar, dibujando la puerta lógica que corres-

ponda a dicha operación. Con cada una de las entradas de la puerta dibujada procederemos de

igual forma, representando, siempre hacia la izquierda, las nuevas puertas que vayamos incluyen-

do. Cuando todas las operaciones de la función estén representadas sólo restará efectuar la

conexión a cada una de las variables o entradas de la función, lo que realizaremos representando

en el lado izquierdo una borna por cada una de las entradas, e interconectando estas bornas a

las entradas de las puertas 1ógicas que correspondan'


En nuestro problema las fases de la implementación están reflejadas en la Figura 3.5.

a)

a

b

c

d

c)

Figura 3.5. Fases de implementación de la función del Problema 3.1a.

b) El circuito correspondiente a la implementación de la función de este apartado se encuentrarepresentado en la Figura 3.6.

d ú---

Figura 3.6. lmplementación del circuito del Problema 3.1ó

'-f


3.2. Realizar la implementación con puertas lógicas de las funciones que se exponen seguidamente:

a) F:(x'y+zl'(x'i'Zlb) r : @'y)'(r * z)'t(x + t) + @ + z)l

Solución:

a) De la implementación de la función resulta el circuito de la Figura 3.7.

Figura 3.7. lmplementación del circuito del Problema 3.2a'

b) El resultado de la implementación de la función aparece en la Figura 3.8.

Figura 3.8. lmplementación del circuito del Problema 3'2b'

3.3. Implcmentar los circuitos correspondientes a las siguientes funciones lógicas:

a) S : (d' b + a'6)' c'(a' c t a' c\

b)s:ffi

71

xY

z

Solución:

a) Aplicando los procedimientos de problemas ante¡iores se obtiene el circuito de la Figura 3'9'


Figura 3.9. lmplementación del circuito del Problema 3.3a.

b) El resultado de la implementación es el circuito de la Figura 3.10.

Figura 3.10. lmplementación del circuito del Problema 3.3ó.

Analizar el circuito de la Figura 3.11 para obtencr: la ecuación de la función que representa,la tabla de verdad y la implementación de la función simplihcada.

7402 7432

Cuatro Pastillas

Figura 3.11. Circuito del Problema 3.4.

Solución: El proceso de obtención de 1a ecuación de una función implementada con puertas lógicasconsiste en ir rcalizando la ecuación de salida de cada puerta del circuito partiendo desde el extremoizquierdo, donde habitualmente se localizan las entradas, hasta llegar al extremo derecho, donde se

encontrarán colocadas las salidas.En el circuito de nuestro problema, las ecuaciones en los puntos X e Y serán

3.4.

X:a4: Y:l-T-b

y el valor de la ecuación de salida será

A continuación procederemos a

corresponde con la Tabla 3.4.


F: X + y: (a.b) + (a + 6\

realizar la tabla de verdad que representa a la función, y que se

Tabla 3.4. Tabla de verdaddel Problema 3.4

Tras ello, nos dispondremos a simplificar la función aplicando el álgebra de Boole, con lo que se

obtiene

F : la' b) + O-+-bl : a * 6 + a' 6 : a + 5 : A4

Por tanto, la implementación con puertas de la ecuación simplificada será la que aparece en la Fi-

gua 3.12.

a

b

7400Una pastilla

Figura 3.12. Resultado del Problema 3.4.

3.5. Obtener la ecuación y tabla de verdad del circuito de la Figura 3.13. Asimismo,serealizarala implementación con el menor número posible de puertas lógicas.

VUna pastilla

Figura 3.13. Circuito del Problema 3.5

ab a--6 a+b F

000l1011

1

II0

001

0

II1

0

74 ELEcTRoNIcA DIGITAL

Solución: Las ecuaciones del circuito en los puntos X, Y y V serán

X :g'n¡.o : ) : ti'¡* : t':a'b

La ecuación de la salida será, por tanto,

F : x' y : l(a' b\' a]' l(a' b)' bl

En la Tabla 3.5 aparece representada la tabla de verdad de la función anterior


ab (a' b)' a (". 6) b F

00011011

1

I01

I01

1

0

1

I0

Esta tabla de verdad.nos indica que el circuito se comporta como una puerta OR EXCLUSIVA; es

decir, responde con 1 cuando sus dos entradas son diferentes y responde con 0 cuando sus dos entradas

son iguales. La anterior ahrmación se puede comprobar fácilmente simplificando simplemente lafunción por la aplicación del álgebra de Boole:

r - l\u . 6l ol . KA nt . bl : lru bt. al + i6-:6t' hf :: [t¿ + 6)' a] + l(a + 6)' ttl :./o * a' 6 + a' b + t'b --

:a.6+a.b--a@b

El circuito resultante de esta última función simplificada está representado en la Figura 3.14.

,6-|f-\ 3-- | r--Q ,n H L--'/7486

Una pastilla


3.6. Partiendo del circuito de la Figura 3.15, obtener la ecuación de la función implementada,simplificarla e implementarla de nuevo para que tenga el menor número posible de puertaslógicas.

a

bc


tfi*-*,7410

Tres Pastillas


Solución: A la vista del circuito de la Figura 3.15

X e Y son las siguientes:

x:14 ;

Por tanto, la ecuación de la función de salida será

se puede altrmar que las ecuaciones en los puntos

V:a'c

F : Gt4t. ,¡ . ¡-¡' F

procederemos seguidamente a su simplihcación, aplicando en primer lugar las leyes de De Morgan,

enunciadas en el Capítulo 1, al producto hnal; obtendremos

F:a'b+a'c+b

A continuación aplicaremos los mapas de Karnaugh para simplificar la función resultante, tal y como

aparecen en la Figura 3.16.

e.c

Figura 3.16.

mapa anterior se deduce que

Mapa simplificativo del Problema 3.6.

la función simplihcada es

"{¿ 00 o1 11 0

0

1

C 1

(r t) :)

Del

F: a'c + b

76 ELEcrRoNrcA DtctrAL

Implementando, por último, esta función, se obtiene el circuito de la Figura 3.17.

Tres pastillas


3.7. Analizar el circuito de la Figura 3.18 obteniendo su ecuación, tabla de verdad e implemen-tación simplificada con el menor número de puertas lógicas.

c

b

1A

137404


Solución: Las ecuaciones en los puntos X e Y serán

X--a.6-c: y:1ai-bl-c

con lo que la ecuación de la salida será

F:X+Y:a.6'c+1a-+n¡.c

Si aplicamos seguidamente el teorema de De Morgan, tendremos

,/',b

c

7432

Cinco pastillas

F:a'6'c+a'6'c:a.6.c


La Tabla 3.6 representa la tabla de verdad de la función, en este caso obtenida de la funciÓn

simplilicada, por ser ésta más sencilla.


por último, la implementación de la función simplihcada con el menor número de puertas es la

representación en la Figura 3.19.

,L,fu,7 411

Figura 3.19. Resultado del Problema 3.7

3.g. Analizar el circuito de la Figura 3.20, obtener la ecuación simplihcada de la función repre-

sentada e implementar el circuito con puertas lógicas. Se obtendrá, asimismo, su tabla de

verdad.

Solución: Las ecrraciones en los puntos de1 circuito X e ). son las siguientes

(a+b)+(a+c)X:(a@ó).(ó,Oc) ; Y:

Por tanto, la ecuación de la función en la saiida será

abc F

000001010011100101110111

01

000000

Dos pastillas

F--x Y:l@Oó)'(Ó@c)l .[(¿+6)+(a+c)]


a.b

Figura 3.21 . Mapa de Karnaugh del Problema 3.8.

De donde, por fin, obtenemos la ecuación de la función

7402

Cinco pastillas

Figura 3.20. Circuito del Problema 3.8

Simplihcando la ecuación, obtendremos

F - l@ + b)- (b + c)l + ltu + b-¡ + (a + c)l

P : lla + b)'(b + c)l + Lla + Ft {a + c)l

F : (a' 6 + a' b)' (b' a + 6' c) + GL'-¿r * a' c * 6' a t- 6' c)

f : sr-f6 ('+ a'6 I;'c I a-b'h'¿ + qr-fÉ c - a'c + F'a * 6'cF : a'6' t' + a' b' c I a' c + 6' a * 6' c

Aplicando Karnaugh a la anterior ecuación, se obtiene 1a Figura 3.21.

00 01 11 10

0

1

r-n oú- o rJ

á'c

a'6

F:a.b+a.6+A.c


La ecuación obtenida precisa de seis puertas lógicas para su implementación; sin embargo, se puede

conseguir reducir el número de puertas si tenemos en cuenta que los dos primeros sumandos repre-

sentan la ecuación de una puerta OR EXCLUSIVA. De esta forma, la ecuación se transforma en la

que se muestra a continuación:

F:(a@U+a.c

Esta función precisa solamente de cuatro puertas para ser implementada. Hay que tener muy en cuenta

este caso para próximos problemas, ya que los mapas de Karnaugh no dan siempre el menor número

rle puertai porlblrt. La implementación del circuito que cumple esta función se representa en la

Figura 3.22.

Figura 3.22. Circuito con el resultado del Problema 3.8.

La tabla de verdad que refleja esta función es la Tabla 3'7.

3.9. Obtener las ecuaciones de salida en el circuito de ia Figura 3.23 y simplificarlas.

a

b

c

Tabla 3.7. Tabla de verdad del Problema 3 8

abc a@b c'g F

000001010011100101110111

001

1

1

1

00

01

01

000

0

01

1

1

1

1

00

Tres pastillas

Figura 3.23, Circuito del Problema 3.9


Solución: Los circuitos digitales poseen, en la práctica, más de una salida, el circuito de la Fi-gara 3.23 es un ejemplo de ello. Para analizar estos circuitos se obtiene una ecuación por cada salidaque posea; el proceso es similar al detallado en problemas anteriores (partiendo desde cada entradahacia las salidas).

Las ecuaciones y su simplihcación serán, en este caso

X - a' b + a' b : a' b' r' b -- @ + A'@ + A : a' a * a' 6 + a' 6 + 6' 6 : 6

Y : a'@' b + a' b) : a' a' b * a' a' b : a' b

3.10. Analizar el circuito de la Figura 3.24 y obtener sus ecuaciones lógicas simplificadas.

lmplementar con 7402 y 7404Cuatro Pastillas


Solución: Las ecuaciones de ambas salidas del circuito son

X : (A-+-b -t a. b : a. 6 -t a. b : -a

@ b

Y : (a + b) + a. b : a'5 + a. b : a@ b

3.11. Implementar la función del circuito de la Figura 3.25 empleando:

a) Puertas NAND de dos entradas

b) Puertas NAND de tres entradas

c

d

7408 + 7404

.v 74041A

i-|--."-l-----?-+---. 1

Figura 3.25. Circuito del Problema 3.1 1.


Solución: Comenzaremos por obtener la ecuación de la función representada por la Figura 3.25;

esta es

F : (a + a' b) + [(6+ c) + (c + d)]

simplificando la ecuación, se obtiene

F : @ + a' b)+ t(á + c) + k + d)l

F:a+a'b+b'a+a'd

Después de esto, pasaremos a implementar la función con un solo tipo de puertas. Cuando se desea

implementar una función sólo con puertas NAND, el procedimiento consiste en aplicar sucesivas veces

el teorema de De Morgan hasta que todas las sumas se conviertan en producto.

a) En este apartado deberemos implementar la función de la Figura 3.25 con puertas NAND de dos

entradas. Una forma habitual consiste en negar dos veces toda la ecuación y aplicar De Morgan,

luego

F :m : o.1u o¡.10-u o¡.10-. ,¡ 1-r.a¡

Partiendo de esta expresión y teniendo en cuenta la equivalencia entre un inversor y puertas

NAND -indicada

anteriormente en la Tabla 3.3 podemos dibujar ya el circuito de la Figu-

ra 3.26 con puertas NAND de dos entradas.

b) Si simplificamos la expresión resultante del Apartado (a), aplicando el teorema de De Morgan y

operando, se obtiene

p : o' 1a' t¡ (ü 4 @ n) : " :

(a + U)' (6 + c)' (c + d) : @/a + a' Ü' (6' c + 5' d + c' c + c' d) :

: a' -b' c + a' 6' d+ a' 5' c + a' 6' c' d : a' 6' c + a' b-' d

, F:ia.54 \*6¿l

Por último, negando de nuevo dos veces la función, queda

5 7+óo

Figura 3.26. Circuito con NAND de dos entradas del Problema 3'11.


El circuito con puertas NAND de tres entradas será, por tanto, como el que se ve en laFigwa 3.27.

7 410

a

b

c

d

Figura 3.27. Circuito con NAND de tres entradas del Problema 3.11.

En el anterior circuito hav que destacar que en la puerta NAND, donde se realiza el productohnal de los dos factores, al sobrar una entrada ésta ha sido conectada a nivel 1. La razón de elloestá en que es obligalorio que todas las enfradas de una puerta lógica TTL estén conectadas, yaque de no estarlo se producen errores en su funcionamiento. Por tanto, como el único nivel queno afecta al funcionamiento de una puerta NAND es el 1, se conectará la entrada libre a dichonivel.

3,12. Implementar la siguiente función:

F:a'b+a'c+A'6.c+a.F

a) Só1o con puertas NOR de dos entradas

b) Só1o con puertas NAND de dos entradas

Solución: Aplicando Karnaugh para simplihcar la función, obtenemos e1 mapa de la Figura 3.28

Figura 3.28. Mapa del Problema 3.12

De donde se obtiene la ecuación de la función simplificada:

00 0 10

o I -¡

l f_ g

F:at6'c

a

b

c


a) Aplicando el teorema de Morgan en sentido inverso al segundo sumando, obtenemos

F: a * 6'c: a + (-b + c)

y negando seguidamente dos veces la función' resulta

n:f,ffi.Si implementamos esta función, obtenemos el circuito de la Figura 3.29'

83

Figura 3.29' lmplementación con puertas NOR de dos entradas'

b) Negando dos veces la función que hemos obtenido del mapa de Karnaugh y aplicando el teorema

de De Morgan, se obtiene

r : "i-fi :;GÁImplementando este circuito con puertas NAND de dos entradas, se obtiene e1 circuito de la

Figura 3.30.

4P

12DsJ+óo

s9r5 74oo 1

7400

Una pastilla

Figura 3.30. lmplementación con puertas NAND de dos entradas'

3.13. Implementar la siguiente función:

F:i.d+(a*a.b.c)

a) Só1o con puertas NORb) Sólo con puertas NAND

Una pastilla


Solución:

a) Si aplicamos el teorema de De Morgan a la anterior expresión, quedará

F : c. d + (a _t a. b. c) : (c + d) + la + @ + 6 + cll : (c + ü + (a + 6 + .)

y negando cada operación de suma dos veces para implementarla sólo con puertas NOR,tendremos

:r:@+A+@+6+c)

porque el circuito implementado con puertas NOR es el de la Figura 3.31.

2A

1A

t¿ 7402Tres pastillas

Figura 3.31 . lmplementación con puertas NOR del Problema 3.13.

b) Si a la expresión inicial aplicamos el teorema de De Morgan al segundo sumando, se obtiene

F : a' d + (a * a' b' c) : e' d + (a' a' b' c) : E' d + a' b' c

y negando la función dos veces para transformarla en productos negados, queda

F : (c. d) + (a. b. c) : (.. d).(a. b. c) : (. . d)'(a. b. c)

El circuito correspondiente a esta función es el que aparece en la Figura 3.32.

7400Dos pastillas

Figura 3.32. lmplementación con puertas NAND del problema 3.13


3.14. Simplihcar utilizando los mapas de Karnaugh e implementar la siguiente función:

F : a' b' e * 6' d' ¿ + 6' e + 6'd' e

Solución: Comenzaremos por simplihcar la función, empleando para ello el mapa de cinco variables.

Se obtiene así el mapa de la Figura 3.33.

E.é a'e

: \'. 111 rc1 A

\

a,1 ft

ta- 1 1 _:)1 1

6.d

Figura 3.33. Mapa de cinco variables.

Por tanto, la función resultante simplihcada será

F:a'e+6'd+6'e

De donde deducimos que el circuito correspondiente a la implementación de esta función es el de la

Figura 3.34.

7404

4B2b"-:2--e,

7408 7427

9c

7408Tres pastillas

Figura3.34.lmplementacióncorrespondientealProblema3.l4'

3.15. Si en el circuito de la Figura 3.35 introducimos las señales a, b y c del cronograma de la

Figura 3.36, ¿qué se obtádrá en la salida si suponemos nulos los tiempos de retardo de

las puertas?

85


7486A

1

7404

Cuatrc pastillas


Figura 3.36. Cronograma de entrada del Problema 3'1 5'

Solución: La ecuación de la función representada es la siguiente:

P:(a@b)+@'c)

Calculando la tabla de verdad de esta función tal y como se explicó en el Capítulo 1, obtendremos

la Tabla 3.3.

Tabla 3.8. Tabla de verdad del Problema 3.15

abc X:{e@b, Y : G'c) F

000001010011,100101110111

001

1

1

1

00

0I01

000

0

0I1

1

1

1

00


Si aplicamos la Tabla 3.8 a cada una de las entradas, se obtiene el cronograma representado en laFigura 3.37.

Figura 3.37. Cronograma de salida del Problema 3.15

Figura 3.38, que corresponde a un circuito lógico, diseñar dicho

a

b

3.16. Dado el cronograma de lacircuito.

Figura 3.38. Cronograma del Problema 3.16.

Solución: A la vista del cronograma de la Figura 3.38 se puede obtener fácilmente la Tabla 3.9, que

corresponde a la tabla de verdad del circuito.



Obteniendo la ecuación de la función de la Tabla 3.9 y simplihcando por el método de Karnaugh,resulta la Figura 3.39.

a'c

Figura 3.39. Mapa del Problema 3.16.

Del anterior mapa se llega, por hn, a la siguiente ecuación:

F:a.b+a.c*b.c

Por tanto, el circuito capaz de realizar el cronograma de la Figura 3.38 es el que se muestra en laFigura 3.40.

7408 Dos pastillas

Figura 3.4O. Circuito con el resultado del problema 3.16.

obe F

000001010011100101110111

000L

01

1

1

a'b

7408

4B

Dos pastillas

IMPLEMENTACION DE FUNCIONES EOOLEANAS 89

3.17. Partiendo del cronograma de la Figura 3.41, diseñar el circuito lógico que lo cumple.

Figura 3.41 . Cronograma de entradas/salidas del Problema 3.17.

Solución: Observando el diagrama de tiempos podemos sacar fácilmente la Tabla 3.10, que consti-tuye la tabla de verdad del circuito que se debe diseñar.


Si simplificamos por el método de Karnaugh, obtenemos el mapa de la Figura 3.42.

a

b

r0110100

abc F

000001010011100101110111

00II1

1

II

C

0

1

I T-n ,lI' !_l j



De este mapa se obtiene la ecuación del circuito

F:a*b

El circuito correspondiente a esta función es el de la Figura 3.43,en el que se puede observar que

la entrada c se puede eliminar ya que el resultado es independiente de sus variaciones.

Una Pastilla


a

b

c

3.18. Utilizando puertas lógicas desencillo posible que cumpla la

dos entradas e inversores,Tabla de verdad 3.11.

implementar un circuito lo más


ó-7a32

abcd F

0000000100100011010001010110011110001001101010111100110111101111

I1

II01

1

00I1

00000

Solución: Aplicando los mapas de Karnaugh para simplificar esta función, obtenemos la Figura 3.44

a\Dd

00

1

0


á.5 e.E.d

6.e.d

5'c'd

á'c'iIFigura 3.44. Mapa del Problema 3.18.

Del mapa anterior resulta la siguiente ecuación simplihcada:

F : a'6 + a' a' d + a' c'd + 6' a' d + 6' c'd

sacando factor común a y 6 et los cuatro últimos sumandos, queda

F:a.6+a'G@d)+6'\c@d\

Tras ello sacaremos también factor común (c @ d), resultando

F:a.6+(a+D.k@d)

Por último, aplicando De Morgan, tendremos

F:a.6+ta.tl.G@d)

El circuito resultante es, por tanto, el de la Figura 3.45.

7400

A

7486

7408

Cinco pastillascó-4d ó-------1



3.19. Implementar la función que dehne la Tabla de verdad 3.12.


Solución:

F : a. 6' ¿' d + a. b' c' d + a' 6' c'd + a' b' c' d

Utilizando 1os mapas de Karnaugh para simplihcar la función, se obtiene la Figura 3.46.


En principio, y a la vista de este mapa, la función no puede simplihcarse. En estos casos se emplea, si

es posible, una variante específica del mapa de Karnaugh para funciones OR exclusiva. Dicho mapase obtiene intercambiando entre sí las dos últimas columnas y las dos últimas hlas, resultando de este

modo un mapa como el que aparece en la Figura 3.47.

abcd F

0000000100100011010001010110011110001001101010111100110111101111

1

00000I000I001

00


c@d

Figura 3.47. Mapa de Karnaugh para OR exclusiva.

En este mapa las casillas de las columnas y filas centrales poseen la siguiente propiedad simplificativa

A'b + a'6: a@b ; a.d+ c.d:c@d

Asimismo, las casillas de las columnas y filas de los extremos cumplen

a. 6 + a. b : a @-b ; o. a * c. d :-c, @ d

Si utilizamos en nuestro problema el mapa de OR exclusivo, se obtiene el mapa de la Figura 3.48.

----------* (a @ b) ' é' d

(a @ b)' c'd

Figura 3.48. Mapa de OR exclusiva del problema 3.19.

De tal mapa resulta la siguiente ecuación:

P:(a@b).c.4+@@b).¿.dF:4.Í[email protected]

10

11


y, por último

F: A.[(a @ ó) @ c-]

Por tanto, el circuito quedará tal y como se muestra en la Figura 3.49

Figura 3.49. Circuito correspondiente al Problema 3.19.

3.20. Utilizando los mapas de Karnaugh para OR exclusiva, implementar la función que cumplela Tabla de verdad 3.13.


Solución: Representando la ecuación minterms en el mapa de OR exclusiva, se obtiene el rrde la Figura 3.50.

a

b

c

Tres pastillas

abcd F

0000000100100011010001010110011110001001101010111100110111101111

000001

1

001

I00000


(a@ó) (cOd)

Figura 3.b0. Mapa de OR exclusiva del problema 3.20.

De este último mapa se obtiene la siguiente ecuación:

P:(aOó) .(c@/)

La implementación del circuito aparece en la Figura 3.51.

Dos pastillas

Figura 3.51 . Circuito del problema 3.20.

3'21' Utilizando los mapa-s de Karnaugh para OR exclusiva, implementar la función que cumplela Tabla de verdad 3.14.

7486

Tabla 3.14. Tabla de verdad del problema 3.21

abcd F ab e d F

0000000100100011010001010r 100111

I001

0000

1000100110101011110 011011110111r

0o

001

001

1-¡ \oo 01 10 11


Solución: Si se representa la ecuación minterms en el mapa de OR exclusiva, se obtiene el mapa de

la Figura 3.52.

(r-o-t) (; @ d)

Figura 3.52. Mapa de OR exclusiva del Problema 3 21

Del mapa anterior se obtiene la siguiente ecuación:

F : tA @-bt '(c O d)

La implementación del circuito aparece en la Figura 3'53'

3.22.

Figura 3'53. Circuito del Problema 3'21 '

Dado el cronograma de 1a Figura 3.54, que corresponde a las entradas y salidas de un

circuito combinacional, implem-entar el circuito con puertas lógicas de la forma más simpli-

ficada posible.

404

Figura 3.54. Cronograma del Problema 3'22'


Solución: Del cronograma resulta la ecuación de la función a implementar

F : a. 6. ¿ + a. b. a : .. (a. 6 + a. b) : ¿. (a @ b)

En la Figura 3.55 aparece implementado el circuito que cumple el cronograma del enunciado


3.23. Utilizando los mapas de Karnaugh, implementar, con el menor número posible de puertaslógicas, el circuito que cumple la Tabla de verdad 3.15.


Solución: Cuando hay que utilizar el método de Karnaugh para simplihcar una función de cincovariables existen dos formas de aplicar los mapas:

a) Podemos emplear un mapa de Karnaugh de cuatro variables para aquellos valores en eue a : 0y otro para aquellos en que a : l, tal y como aparece en los mapas de la Figura 3.56.

97

7404Tres pastillas

altcde F abcde F

00000000010001000011001000010100110001110100001001010100101101100011010111001111

001

01

0I00I01

0I0I

0000000100100011010001010110011110001001101010111100110111101111

001

01

01

001

01

0I01


b'eb'e

6'd e

rraa=O Mapaparaa=1

Figura 3.56. Mapas de Karnaugh del Problema 3.23.

De tales mapas se obtienen las ecuaciones

4 : a'(b' e + 6' c' é + 6' d' é)

F, : a'lb' e + 6' c' e + 6' d' ¿l

Teniendo en cuenta que la ecuación de la función es la suma de ambas ecuaciones, resultará

F : Ft + F2 : a'(b' e 1- 6' c' ¿ + 6' d' ¿\ + a'(b' e + 6' c' ¿ + 6' d' ¿)

Sacando factor común, quedará

F : (a + al'lb' e + 6' c' é * 6' d' ¿l : b' e + 6' c' é + 6' d' e

b) Otra forma de simplihcar ecuaciones de cinco variables con los mapas de Karnaugh consiste en

el empleo del mapa de cinco entradas, como el que aparece en la Figura 3.57.

,/1

6d

c 000 001 011 010 110

6.c.é

111 \101 100

b'e

___----> It d' é

1

1

0

0

1

1

6'c'é

11 10

Mapaparaa=0

Figura 3.57. Mapa de Karnaugh de cinco variables del Problema 3.23.


Por tanto, directamente del mapa de la Figura 3.57 podemos obtener 1a función simplificada

F:e.b+6.c.ét6.d.¿

El circuito, por tanto, es el que aparece en la Figura 3.58.

3zB7404

4 9

- 1'l

7 411

A1

7432

7411

B7432

7411Tres pastillas


3.24. Diseñar un circuito constituido por tres pulsadores, a, b, c, y una lámpara que funcione deforma que ésta se encienda cuando se pulsen los tres pulsadores a la vez o uno cualquierasolamente.

Solución: LaTabla 3.16 representa la tabla de verdad que cumple el enunciado del problema dondese considera 0 a la lámpara apagada y 1 a la lámpara encendida.


ahc F

00000 r

010011100101110111

01

1

0I00I

De la tabla anterior se deduce la siguiente ecuación:

a'6'¿*a'b'c


Simplificando quedará

F -- a'(6'c + b'd + a'(6'c + b'c): a'(b @ c) + a'(5-@ c)

c_-6b@c

La implementación de la función anterior aparece en la Figura 3.59.

7486

Una Pastilla

Figura 3.59. Circuito con el resultado del Problema 3.24.

3.25. Diseñar un circuito que, estando constituido por cuatro pulsadores, a, b, c y d, y dos lámparas,L, y Lz, cumpla las siguientes condiciones de funcionamiento:

. Zr Se encenderá si se pulsan tres pulsadores cualesquiera.

. Lz sa encenderá si se pulsan los cuatro pulsadores.

. Si se pulsa un solo pulsador, sea éste el que sea,. se encenderán Lt y Lz.


abcd LL L2

0000000100100011010001010110011110001001101010111100110111101111

01

1

0I00II00I0I1

0

01

1

01

0001

0000001


solución: De acuerdo con las condiciones de funcionamiento expresadas en el enunciado, se puedeobtener la Tabla 3.17, o tabla de verdad del circuito a implementa.. o. lu citada Tabla 3.17 se obtienenlas siguientes ecuaciones:

Lt : a. 6. ¿. d + a.6. c. d + a. b. e. A + a. b. c. d +* a.6. c.A + a.6. c. d + a. b. a. d + a. b. c.d

Lz : a.,6. ¿. d + a. 6. c. d + a. b. ¿. A + a. 6. ¿. V + a. b. c. d

Sacando factores comunes en las ecuaciones, obtenemos

Lt : a-5.(r. d + c.d) + a. b.(c. d + c.d) + ¿.d.(a. b + a.D +* c' d. (a. b + a. 6) : (a @ b)€) (c €) d)

Lz : a- 6. G. d + c. d) + ¿. A. @. b + a. 6) + a. b. c. dL, : (A-+-b).(c @ dt + k + dt. @ @ b) r a. b. c. d

Por tanto, el circuito capaz de realizar las condiciones del problema es el representado en laFigura 3.60.

Cinco pastillas

Figura 3.60. Circuito con el resultado del problema 3.2S.

3.26. Diseñar el circuito de control de un motor mediante tres pulsado res, a, b y c, que cumplalas siguientes condiciones de funcionamiento:

. Si se pulsan los tres pulsadores, el motor se activa.t Si se pulsan dos pulsadores cualesquiera, el motor se activa, pero se enciende unalámpara de peligro.

a

b

cd

.t2 D 74082 A 7402

7408

1O2 ELEcrRoNlcADlclrAL

. Si sólo se pulsa un pulsador, el motor no se activa, pero sí se enciende la lámparaindicadora de peligro.

. Si no se pulsa ningún pulsador, el motor y la lámpara están desactivados.

Solución: Partiendo de las condiciones indicadas en el enunciado, se obtiene 1a Tabla 3.18, o tabla

de verdad del circuito a implementar.


Si aplicamos los mapas de Karnaugh para simplilicar las ecuaciones de ambas salidas, se obtienen 1os

mapas de la Figura 3.61.

Función M Función I

00 01 11 10 a

0

1

f,1l

(- q Db.c

1¡ oo 01 11 10 /''6

Figura 3.61 . Mapas del Problema 3.26.

De los anteriores mapas se obtienen 1as ecuaciones

M -- a'b + b'c + a'c ; L: A'c + b'c + ú'6

El circuito resultante de la implementación de las anteriores ecuaciones aparece en la Figura 3.62.

abc M L

000001010011100101110111

0001

01

1

1

01

1

1

1

1

1

0

b00

0

1

e l oC l U

.c

b.e


7404c6

4B

1A

7408Cuatro pastillas


3.27. Diseñar un circuito que sume o reste dos entradas, a y b, según el valor de una terceraentrada, c. Si c : 0, aparecerá en la salida X, el valor de a -l b; si c : l, se realizará laoperación a - b. Asimismo, el circuito constará de una salida adicional Y en la queaparecerá el posible acarreo en la suma binaria o el préstamo en la resta (véase Cap. 4).

Solucién: La Tabla 3.19 representa la tabla de verdad del circuito a diseñar.


4 s74og

ahc X Y

000001010011100101110ttt

00I1

1

1

00

0001

001

0

1O4 ELEcrRoNrcA DtGtrAL

Aplicando los mapas de Karnaugh con el fin de simplificar las ecuaciones de ambas salidas se obtienen

los mapas de la Figura 3.63.

Función X

01 11

a'6

Figura 3.63. Mapas del Problema 3.27.

De los anteriores mapas se obtienen 1as ecuaciones

X:a'b+a'6:a@bY : a. b. e + a' b' c : b'(a' a + A' c) : b'(a @ c)

Por tanto, el circuito que cumple las condiciones del enunciado es el representado en la Figura 3.64.

1000

Ai---\g- ¿L----/74A6

3.28.

1A

7486

Dos pastillas

Figura 3.64. Circuito con el resultado del Problema 3'27-

Se pretende diseñar un circuito de cuatro variables (a, b, c y d) que tome valor lógico 1

cuando el número de variables de entrada en estado I sea igual o mayor que el de las que

están en estado 0.

a) Implementar el circuito con puertas NANDb) Implementar el circuito con puertas NOR

Solución:

a) De acuerdo con el enunciado, la tabla de verdad de los circuitos a implementar es la que aparece

en la Tabla 3.20.

0

1

r'l f,tt U

abed F

000000010010001101000101011001111000100110101011I l0 0I101ltl01111

0001

01

I1

0I1

I1

1

It.

Aplicando el métodogura 3.65.



de Karnaugh para simplihcar la función, obtenemos el mapa de la Fi_

b 00 01 11 10


F : a. b + c. d + b. d + b. c + a. d + a. c

Negando dos veces esta función y a través del teorema de De Morgan, resulta


F : a.b + c' d + b' d + b' c + a' d + a' c

F:

De aquí se puede ya implementar el circuito con puertas NAND, tal y como se ve en la Fi-

gura 3.66.

7400

B

7400

c

7430

45

9.1

2

Tres past¡llas

Figura3.66.CircuitoimplementadoconNANDdelProblema3.28.

b) para implementar el circuito con puertas NOR se puede partir de la expresión anterior y aplicar

el teorema de De Morgan, de 1o que resulta

r:1a + 6¡ + (c + d) + tF + ü + tl+ 4 + @ + ü + (a + ¿)

F:

Luego el circuito con puertas NOR es el de la Figura 3'67'

7400

IMPLEMENTACION DE FUNCIONES BOOLEANAS 1O7

11

A B C D

7402 7402 7402 74023210

1A12

11

13lqzt

7402r3

5 7427 I 7402

6 - l+ozCinco Pastillas

Figura 3.67. Circuito implementado con NOR del Problema 3.28.

3.29. Un sistema de alarma está constituido por cuatro detectores denominados a, b, c y d; el

sistema debe activarse cuando se activen tres o cuatro detectores, si sólo lo hacen dos

detectores, es indiferente la activación o no del sistema. Por último, el sistema nunca debe

Tabla 3.21 . Tabla de verdaddel Problema 3.29

91

22

35

1

1

abed F

0000000100100011010001010110011110001001101010111100110111101111

01

0X

0X

x1

0X

X

1

x1

It'


activarse si se dispara un solo detector o ninguno. Por razones de seguridad el sistema sedeberá activar si a : 0,b : 0, c : 0 y d : 1.

El sistema se implementará empleando sólo puertas NOR.

Solución: Partiendo de las condiciones de funcionamiento indicadas en el enunciado, se puede esta-blecer la Tabla 3.21.

En esta tabla aparece una situación no planteada en los problemas precedentes, pero que en muchoscasos simplifica los circuitos finales. Dicha situación se plantea cuando \a respuesta del circuito esindiferente para alguna o uarias combinaciones de entrada.

La indiferencia esta determinada por las condiciones defuncíonamiento del circuíto. En nuestro casonos resulta indiferente la activación o no activación de la alarma cuando se activen sólo dos detectores,puesto que así 1o consideramos conveniente. En otros casos, la condición de indiferencia quedaestablecida en función de la imposibilidad de producirse una determinada combinación de entradaso por cualquier otra causa que se considere oportuna. En el Capítulo 2 se indicó el modo de empleode los términos indiferentes en las tablas de verdad y mapas de Karnaugh.

Una vez aclarado el tema de las indiferencias, continuaremos con la resolución del problema.Representando en un mapa de Karnaugh la ecuación minterms correspondiente a la Tabla 3.20, se

obtiene el mapa de la Figura 3.68.

Figura 3.68. Mapa minterms del Problema 3.29.

Del mapa, a su vez, se obtiene la ecuación minterms simplificada:

F:b.c-fd

Negando dos veces la anterior ecuación y aplicando el teorema de De Morgan, tendremos

F:(6+O+d

Si hubiéramos simplificado la ecuación por términos maxterms, el mapa obtenido sería el de la Fi-gura 3.69.

3.30.


c+d

Figura 3.69. Mapa maxterms del Problema 3.29.

De donde resulta la siguiente ecuación simpliftcada:

F:(c+d)'(a+d)

Si negamos dos veces la ecuación y aplicamos el teorema de De Morgan queda

F:(c+dl+(a+d)

Por tanto, el circuito que representa la implementación de 1a función será el de la Figura 3.70.

7402

Una Pastilla

Figura 3'70' Resultado del Problema 3.29.

Se prevé que las instrucciones que han de impartirse en un próximo rally de coches

deptrtivosierán muy complejas. Puesto que van a utilizarse dos conjuntos de instrucciones

distintas, los organizadores han decidido utilizar, para determinar el bloque de instrucciones

a entregar en la línea de salida a cada concursante, un circuito lógico digital que tenga en

cuenta las siguientes condiciones:

¡ Los coches extranjeros con un motor de cilindrada mayor de 1.430 cm3 deberán correr

en clase II, junto con los coches nacionales; en caso contrario, deben correr en clase I.

r Para los coches que compiten en la clase II, el conjunto de instrucciones que se les va a

7402

gB


entregar dependerá del tipo de equipamiento. Es decir, los coches de esta clase queestén equipados de acuerdo con las instrucciones generales publicadas utilizarán elconjunto de las instrucciones l, mientras que aquellos que no estén equipados deacuerdo con las instrucciones generales utllizarán el conjunto de instrucciones B.

. Todos los coches de la clase I utllizarán el conjunto de instrucciones B, salvo que elcoche tenga neumáticos radiales o esté equipado, en cuyo caso el participante recibiráel conjunto de instrucciones l.

En la línea de salida, el organizador dispondrá de cuatro conmutadores para indicardónde ha sido fabricado el coche (por ejemplo, extranjero o nacional), su cilindrada conrespecto a los 1.430 cm3, si está debidamente equipado y el tipo de neumáticos. Dichosconmutadores accionarán a través de un circuito combinacional un diodo LED. Cuando eldiodo esté encendido, el organizador dará al participante el conjunto de instrucciones ,4.

En caso contrario, cuando el diodo no se encienda, el participante recibirá el conjunto deinstrucciones -8.

Diseñar este circuito utilizando el menor número de puertas posible.

Solución: Lo primero que se debe hacer es una tabla de verdad que contemple todas las posibilidades.Pero antes deberemos dehnir cada una de las variables.

. A será 1 si el coche es extranjero, 0 si es nacional.

. B será 1 si la cilindrada es mayor de 1.430 cm3 y 0 si es menor de 1.430 cm3.

. C será 1 si está equipado y 0 si no lo está.

. D será 1 si lleva ruedas radiales y 0 si no las lleva.

Bajo estas condiciones, la tabla de verdad es como la que puede verse en laTabla3.22.


abcd Clase Ins. Salida

000000010010001101000101011001111000100i101010111100110111r01111

IIIIIIIIIIIIIIIIIIII

IIIIIIII

BBAABBAABAAABBAA

0

01

1

001

1

01

1

I001

I

Simplificando por los mapas de Karnaugh, obtenemos el mapa de la Figura 3.71


d

00

01

11

10

r?)I b1

t: 1 1 _f

10110100

a'6.d

Figura 3.71 . Mapa del Problema 3.30.

Del anterior mapa se obtiene la ecuación simplificada

5:cfa'6'd

por lo que el circuito que resulta es el de laFigwa3.72.

a

b

d

c

Tres. pastillas


3.31. Diseñar el sistema que aparece en la Figura 3.73, constituido por cuatro interruptores a, ó,c y d, en cuyas posiciones de activados introducen un nivel 1 a las respectivas entradas delbloque l.

Las salidas del bloque I cumplen las siguientes normas:

r d se activa con 1 cuando existen dos interruptores no contiguos que estén desactivados.Porrazones de seguridad, si a : l,b : 0, c : 0, d : 1 + F, : 1 y también a : O,

b:I,c:l,d:0-4:0.o f'' se activa con I cuando hay dos o más interruptores activados.o F, se activa con 1 cuando hay alguno de los interruptores extremos activados.

Las salidas del bloque ,4 se encuentran conectadas a tres pequeños pilotos Pt, P, y Pt,así como a las entradas del bloque B.

112 ELECTRONICADIGITAL

Figura 3.73. Diagrama de bloques del Problema 3.31 .

Por último, las salidas del bloque -B representan la codificación en binario del númerode pilotos encendidos que hay en su entrada.

Se desea la implementación con puertas lógicas de los bloques A y B.

Solución: Partiendo del enunciado del problema, realizaremos la Tabla de verdad 3.23.

a

b

c


Entradas I Salid¡s.dEntr¿ilrs 3 Salftl¿s d

a.b e d .,It , Fr, Ft ,' ,. {t,..Ea

00000001001000r 1

0100010101100111100010011010101111001101tt101111

1

1

I01

1

00III00000

000I0I1

I0I1

I1

1

1

1

01

01

01

01

1

III1

1

t1

01100t10011101101011111010101010


Aplicando los mapas de Karnaugh para obtener la ecuación simplificada de las salidas del bloque Ise consiguen los mapas de la Figura 3.74.

a'c

rD o1 11 10

01

11

1

D 1 Gk_ :) (_

1) (1

Mapa de F,

bc

5.d

t'-{-c'd

00

01

11

10

(;1

a

f 1 1

lr 1 1 1

!_ jMapa de F"

Figura 3.74. Mapas de Karnaugh del problema 3.31 .

Las ecuaciones de cada una de las salidas del bloque A serán

Ft:a'a+¿'6+6.dFr: a. b + c.d + b.d + a. d + a. c * b. c

Ft:a*d

De las ecuaciones anteriores se implementa el circuito de la Figura 3.75.

10110100

b'c

114 ELEcrRoNrcA DrcrrAL

abcd

4083

1

,

7432

Seis pastillas

Figura 3.75. Circuito del bloque ,4 del Problema 3.31 .

Mapa de X"

(F,@F.).n

Mapa de X. con OR exclusiva

Figura 3.76. Mapas del Problema 3.31,

Mapa de X,

(F1 @ F) .F3


Seguidamente pasaremos a 1a obtención y simplificación de las ecuaciones correspondientes a lassalidas del bloque -8, donde consideraremos indiferente la respuesta del circuito a las combinacionesde Ft, F, y ¡3 que no aparecen en la Tabla 3.23, ya que estas no podrán producirse nunca. Conse-guiremos así los mapas de la Figura 3.76.

De estos mapas se obtienen 1as ecuaciones simplificadas de las salidas del bloque ,B:

xt: Ft : x2: (Ft + F2l 'F, + r¡', eEl \: Ft O F, O Fj

Por último, la implementación del circuito B aparece en la Figura 3.77.

Figura 3.77. Circuito del bloque I del Problema 3.31

F1

F2

F3

x.

Una pastilla

PROBLEMAS PROPUESTOS

3.32. Obtener la ecuación de la función lógica correspondiente al circuito de la Figura 3.78.


Solución: S : (a. 6 + c)' (c - d-).

a

bc

116 ELEcrRoNrcADrGrrAL

3.33. Analizar el circuito de la Figura 3.79 y obtener su ecuación lógica.


Solución: S : (a - b. d + a. 6). a. a + a. b. a. A.

3.34. Escribir la ecuación de la función lógica implementada en el circuito de la Figura 3.80.

a

b

Figura 3.80. Circuito del Problema 3.34.Solución: S : a' 6 + l(b' c) @ dl.

3.35. Obtener la ecuación lógica del circuito de la Figura 3.81.

c

d

a

Figura 3.81 . Circuito del Problema 3.35.

Solución: ,S: a'6.d + b.c.d * a'b.c + a.a.c + a.c.d + a.6-A.


3.3é. Simplilicar la siguiente ecuación e implementarla con puertas lógicas:

F:a'6'c+a.c.d+b.d

Solucién: F:a'c+b.d.A

1A2

7408

425

7408


3.37. Implementar con puertas lógicas la siguiente función, simplificándola previamente.

r : @ + c).(b + c + fl.(b + ¿ + d)

Solución: f : @ + c'1. (b + d).

7404Figura 3.83. Resultado del Problema 3.37.

3.38. Simplificar la siguiente ecuación e implementarla con puertas lógicas:

F : b. d + a.b. c. d + a' c. d + a.6' c- d

Solución: F:b' t(o+.) +dl+c.d.cba

c

bd

a

c

b


118 ELEcrRoNtcADtctrAL

3.39, Implementar con puertas lógicas la siguiente función, simplificándola previamente:

F : c. d + a. 5. c. d + a. b. c * a.5. c

Solución: F: @-+-b) * a.c + (c + d).

Figura 3.85. Resultado del problema 3.39.

3.40. Simplificar la siguiente ecuación e implementarla con puertas lógicas de tipo NOR:

Solución: f : 7

7402

a

d

b

7427



3.41. Implementar con puertas lógicas tipo NOR la siguiente función, simplihcándola previamente:

--Solución: F:(o + ór) + (b + d)

a

b

c

a

b

c

d

7402

Figura 3.87. Resultado del Problema 3.41 .

3.42. Simplihcar la siguiente ecuación e implementarla con puertas lógicas de tipo NAND de dos o tresentradas.

F -- a' 5. d + a. b + c. d + a. 6. e. d + 6' c' d

Solución:F:l(a.-b.A) @i) tA.r¡l @A k.d)

9C10!-11

7400


3.43. Implementar con puertas lógicas NAND de dos o tres entradas la siguiente función, simplificándolapreviamente:

:u 7402ó 7402

12ü410

7400

7 410

F : b' d' (c + a) + a' c' (b + d)

12O ELEcrRoNrcA DrcrrAL

Solución: F : (b-b . c . d) . (A:-6 . A . @ .-Fi) . 1a .V .n).

cba

4B-7 410

B6 5z¿oo

7410

7410


3.44. Simplificar la siguiente ecuación e implementarla con puertas lógicas de tipo NOR de dos entradas:

Solución: F:l@ + ¿) + df +úa + ¿l+ ol.

3.45. Implementar con puertas lógicas de tipo NOR de dos entradas la siguiente función, simplificándolapreviamente:

F:a.6.¿+a.c.d+a.6.d++6.A*a.6'c'd+6.c.d

:Solución: F:a+@+Q+6.

3.46. Dada la Tabla de verdad 3.24, implementar el circuito que cumple dicha tabla.


7410

7410

abcd F abcd F

0000000100r000110100010101100111

1

IIII000

10001001101010111100110r111011lt

I0I1

1

000

Solución: F:6-@ + c\ + (V-+n\.

3.47. Partiendo de la Tabla de


verdad 3.25, implementar el circuito que cumple dicha tabla.


ahcd r0000000100100011010001010110011110001001101010111100110111101111

001

I1

1

1

1

001

01

01

0

Solución: F : (b + c). (a. d).

3.48. De la Tabla de verdad 3.26, obtener: a) 1a función que la cumple bajo la forma de suma de productos;b) 1a función que representa bajo 1a forma de producto de sumas; c) simplificar las ecuaciones de losapartados a) y b) implementando el circuito con la ecuación que contenga el menor número de puertas;d) implementar el circuito del apartado c) empleando puertas NAND de dos entradas.


¿bed F

0000000100100011010001010110011110001001101010111100110111101111

1

1

001

I001

1

01

1

1

01


Solución:

a) F -- a.6'c.d + a'6'a'd + a'b'c'd + a'b'c'd + a'6'¿'7 + a'6'c'd +-t a. 6' c' d + a' b' E' d + a' b' a' d + a' b' c' d.

b) F -- (a+b + c + d)'(a+b+.+d)'(a+6+. + d)'(a+6+.+A'(a+ b + c +d)'.(a + 6 +'. + d).

c) F:c'a'd.

d)


3.49. Utilizando los mapas de Karnaugh para OR exclusiva, obtener la ecuación simplificada de la funciónrepresentada por la Tabla 3.27.


a

bc

sbtd ¡'

000000010010001101000101011001111000100110101011110011011110tt 11

U

I00I0001

00001

00

Solución: F : c' (a @ b @ d).


3.50. Aplicando los mapas de Karnaugh para OR exclusiva, obtener la ecuación simpliñcada de la funciónrepresentada por la Tabla 3.28.


abcd F

0000000100100011010001010110011110001001101010111100110111101111

0

01

1

1

1

001

1

0000

1

1

Solución: f: @ @ ó @ c).

3.51' Un circuito posee cuatro entradas, a, b, c y d El circuito responderá con un I cuando las entradas aydseanlocuandolasentradasbycvalganO.Porrazonesdeprioridad, lascombinacionesa:1,b:1,c:0,d:0ya:o,b:r,c:e,d:r,se¡ánindife¡entes. Implementarelcircuitoconpuertas NOR de dos entradas.

Solución: F : la r a) + la + d).

3.52' Un circuito posee cuatro entradas, a, b, c y d. El circuito responderá con un 0 cuando las entradas aydseanlocuandolasentradasbycvalganl.Porrazonesdeprioridad,lascombinaciones¿:1,b:0,c:l,d:1ya:l,b:l,c:7,d:lseránindiferentes. Implementarelcircuitoconpuertas NAND de dos entradas.

Solución: , - ,fi¡7-1FVl.

3.53. Diseñar mediante puertas NOR un circuito combinacional de tres entradas que detecte cuándo secumplen las condiciones expresadas en la Tabla 3.29.Llamaremos a,b y c a las tres entradas, de mayora menor peso en binario.

Tabla 3.29. Tabla del Problema 3.b3

4 : I si el número es ) 5 en binarioFz : 1 si el número es ( 3 en binarioF^ : 7 si el número es : 4 en binario

Solución¡ F:a+FlT , Fz:a ; ¡.: c+b+a

124

3-54.

J.55.

ELECTRONICA DIGITAL

Diseñar un sistema de lotería para una máquina recreativa, de forma que si al colarse la bola en juego,e1 número binario que forman cuatro interruptores situados sobre el tablero dejuego equivale a algunode los siguientes números decimales: 4, 5, 8, 9, ll, 13, 15, se conceda bola gratis. Llamaremosa,b,cydaloscuatropulsadoresdemayoramenorpesoenlacifrabinaria,yxaldetectordebolatragada.

sotución: F : l;.@ @ b) + a. dl. x.

Diseñar un circuito combinacional con el menor número de puertas lógicas que tengb por entrada unacifra decimal (del 0 al 9) codificada en binario y que detecte a su salida los múltiplos de 3. Denomina-remos /, c, b, a, a cada uno de los bits de la cifra binaria de mayor a menor peso.

Solución: F: a'd + b.(c @ a).

Un sistema sencillo para hacer votación secreta es utilizar un circuito combinacional cuyas entradasestén controladas por interruptores que puedan accionar los miembros deljurado. La salida del circuitoserá 0 o 1 en función de cómo hayan puesto los interruptores la mayoría de los miembros del jurado.

El sistema que queremos realizar es el siguiente. Hay dos tribunales: A y B. El tribunal A tie¡ecuatro miembros (a, b, c, d) y el tribunal B tres (e,f, g). El veredicto deberá ser:

. El del tribunal I en caso de que en éste no se produzca empate.

. Si se produce empate en el tribunal l, el veredicto será el del tribunal.B.

Se recomienda diseñar el circuito según el diagrama de bloques de 1a Figura 3.91.

a

bc

d

Figura 3.91 . Diagrama de bloques del Problema 3.56.

Solución:

Fr:o'b+c'd'Fz -- @ @ b)' (c @ d) + a' 6' c' d + a' b'.' A.

Ft:8.f+".f+r'g.S: fj'F2 + n'F2.

3.56.

Circuito C

capitulo 3 libro shaum circuitos digitales

Documents