Amplificador Digital La nueva tendencia del audio digital

Federico Cattivelli

Matías Nogueira

JEFI 04Universidad ORT Uruguay

27 de Noviembre de 2004

Introducción Amplificador Clase D de

150W (IEEE Spectrum, Marzo 2003)

El modo de operación Clase D fue introducido en 1959, y ofrece una eficiencia mucho mayor que los amplificadores de audio convencionales

Amplificadores comerciales disponibles recién en la década de los 90

Operación en Clase AB Punto de polarización Q se ubica ligeramente por encima del valor

de corte Transistores siempre operan en la zona lineal Menor distorsión que Clase B Menor eficiencia que Clase B

El Amplificador Clase D

Transistores de salida fuera de la zona lineal (entre corte y saturación)

Eficiencia teórica del 100%

¿Cómo hacemos para generar audio de 1 bit?

Con baja velocidad de pulsos para tener mayor eficiencia

Con calidad de audio comparable al CD

?

Reconstrucción de Audio

Ejemplo: Audio calidad CD 16 bits (65536 niveles) 44100 muestras / segundo Reconstrución PAM NRZ

Modulación PWM

Modulación por ancho de pulso

Modulación PWM

Para generar una señal diente de sierra de 16 bits operando a una frecuencia de 48000 muestras por segundo, se requiere de un reloj de ¡ 3,1 GHz !

Entrada analógica: NPWM (PWM Natural) Poca distorsión

Entrada digital: UPWM (PWM Uniforme) Mucha distorsión a múltiplos de la frecuencia de

entrada

Modulación PDM

Modulación por densidad de pulsos

Modulación Sigma Delta

Moldea el error de cuantificación para que esté presente solo a altas frecuencias (noise shaping), permitiendo reconstrucción con filtro pasabajos

Integrador en cascada con Modulador Delta

Es una técnica de sobremuestreo que permite (re)cuantificar señales

Amplificador Digital con Modulación PWM

390kHz 100MHz

48kHz

PCM

16 bits7 bits

Amplificador Digital

Salida de Potencia

Etapa Clase D

Dificultades de Diseño

Componentes NO simétricos

Sensibilidad al Jitter Genera reducción de la Relación Señal a Ruido Para tener SNR=100dB, JitterMAX ≤ 8,2ps

Sensibilidad a tiempos de subida y bajada diferentes Genera armónicos de 2º Orden Para tener SNR=100dB, tr-tf ≤ 22ps

Pérdidas

Conducción Interconexiones metálicas Transistores MOSFET Componentes del Filtro

Conmutación Transistores MOSFET

Corto Circuito Driver

Carga de las capacidades de Gate

Modulador Implementado

Tasa de Sobremuestreo

Frecuencia de salida

SNR ModulaciónÁrea de

utilización de la FPGA

8 384 KHz 76 dB DS-UPWM 16%

SNR R.D. THD IMDPotencia

4Ω

48 dB 69 dB 0.12% 0.01% 15W

Eficiencia 80%

Resumiendo

Amplificación Clase D de alta eficiencia Es necesaria la generación de audio de 1

bit (one bit DAC) El audio se reconstruye filtrando pasabajos Dos técnicas de modulación:

PWMSigma Delta

Conclusiones

Amplificador Digital Muy alta eficiencia (80%)Buena linealidad en amplificación analógicaCircuitería relativamente simpleMuy buena calidad de audio

Gracias

??

SDM vs. PWM

SDM PWM

Área de utilización de FPGA

30% 16%

Eficiencia 60% 80%

Potencia de salida 9W 15W

Modulador SDM de orden 7

I1 = z -1 / (1-z -1)

I2 = 1 / (1-z -1)

Modulador SDM de orden 7

OSR = 32

Modulador SDM de orden 7

OSR = 32

Entrada sinusoidal de 1kHz