tdset3 10base-t試験手順書 v1.2download.tek.com/document/tdset3_10base-t... · 1 tdset3...
Post on 08-Oct-2020
4 Views
Preview:
TRANSCRIPT
1
TDSET3 10Base-T試験手順書
TSC資料 V1.2
2007年5月11日作成
2008年10月21日改訂
2
目次
1. Test信号について 3 page
2. Template (Link Pulse) test の手順 5 page
3. Template (MAU) test の手順 14 page
4. Template (TP_IDL) test の手順 20 page
5. Differential Voltage test の手順 26 page
6. Harmonic test の手順 31 page
7. Jitter test の手順 36 page
8. Return Loss test の手順 42 page
9. Common Mode Voltage test の手順 52 page
10. Report Generatorの操作 56 page
11. TDSET3のバージョンについて 58 page
3
1 Test信号について(1)10Base-Tではデータはマンチェスタ符号に変換されます。
マンチェスタ符号化する方法はクロックとデータとでEXNRを取ります。データが”1”ならば”01”と立ち上がる波形、データが”0”ならば”10”と立ち下がる波形になります。この符号化されたデータから容易にクロックが再生できるようになっています。
Template (MAU) testではMAUから接続ケーブルの信号劣化を擬似的に実現するTwisted Pair Model (TPM)を通して出力される信号にてTestします。
Template (Link Pulse) TestではNormal Link Pulse (NLP)、又はFirst Link Pulse (FLP: 33個のパルス列、奇数番目はクロック同期用、偶数番目はネゴシエーション用)を使用します。TPMあり/なしの信号にてTest。Template (TP_IDL) Testではフレーム送信完了後、通信していないアイドル状態に移行するためにフレームの終わりを示すために付加される信号を使用します。 TPMあり/なしの信号にてTestします。
TPMのあり/なし、Load(LOAD1、LOAD2、LOAD3:100Ω)の選択はTest Fixtureで行います。
TPMありの場合、信号の振幅は5~6Vppとなります。差動プローブの動作電圧範囲に要注意です。
TPMなしの信号 TPMありの信号
4
1 Test信号について(2)
1. ポート・レジスタを設定する
シリコン・ベンダーから入手できる特殊なソフトウェアを使用してポート・レジスタにアクセスし、スクランブル・パターンを伝送するように設定します。ポート・レジスタへのアクセスの詳細については、シリコン・ベンダーにお問い合わせください。
2. PCにパターン・ゼネレータ・ソフトウェアをインストールする
DUTがPCのネットワーク・カードであるときにはLANSleuthなどのパターン・ゼネレータ・ソフトウェアをインストールしたPCにより出力することができます。この場合、10Mbpsのリンク・パートナーが必要となります。
Test信号の種類としてはマンチェスタ符号化擬似ランダム・シーケンス信号、マンチェスタ符号化されたAll “1”またはAll “0”信号、リンク・パルス信号の3種類があります。
Test信号の出力方法としては次の2つの方法があります
5
2 Template (Link Pulse) test の手順(1)
通信速度や通信モードの違うネットワーク環境の中で、機器間の通信速度、通信モードを自動的に決定するオート・ネゴシエーションを実施するため、機器から送信されるパルスがLink Pulseです。
Link PulseにはNormal Link Pulse (NLP)とFast Link Pulse (FLP)があり、NLPは10Base-Tデバイス専用、FLPは10/100Base-Tオート・ネゴシエーション・デバイス用です。
NLPは8~24ms間隔のパルス、FLPは8~24ms間隔のバースト(パルス列)で、2msのバースト幅の中に17のクロック・パルスと16bitのデータが含まれています。バーストの中のパルスの間隔は62.5us±7usです。
Link Pulse Timing Testではリンク・パルス、またはリンク・パルスのバーストが16±8msの間隔で出力されているかをTestします。
Link Pulse Template TestではNLP、FLPのいずれも同一のマスクで3つのTest Load、TPMの有り/無しの条件でTestします。
Template (Link Pulse) testの試験内容
・・・Link Pulse波形の一例
6
2 Template (Link Pulse) test の手順(2)Template (Link Pulse) testの接続方法
Test FixtureのJ850/J920に差動プローブを接続します。+側端子を▲のシルク・スクリーンのある側に接続します。また、LOAD1 / LOAD2 / LOAD3(100Ω)をジャンパーにてショートします。
TPMなし TPMあり
7
2 Template (Link Pulse) test の手順(3)SelectメニューにてTemplateタブからLink Pulseを選択
LOADとTPMあり(w/)、TPMなし(w/o)Configureメニューの設定
Source Data: Ch1-Ch4Sample: 通常は使用しません。ノイズの影響が結果に影響しなければ使用できます
Average: 2-10,000 (Default:16)Mask Selection: Both (又はHead / Tail)Sequence: Normal (NLP) / Fast (FLP)Test Options: Both / Template Only / Timing Only
Template (Link Pulse) testの試験方法
TestするLink Pulseの数
試験をFailとするマスク違反の波形数
Link Pulseの種類(NLP/FLP)により選択
8
2 Template (Link Pulse) test の手順(4)
Connectボタンを押すと上図の表示になります。
Helpボタンを押すと接続方法(前述接続方法1)、又はDUTからのテスト信号についての説明がOnline Helpにて表示されます。
9
2 Template (Link Pulse) test の手順(5)
View Wfmボタンを押すとLink Pulseの波形が表示されます。この波形がオシロで表示される波形と同じかどうか確認します。
波形が正しく表示されたらRun Testボタンを押し、Testを始めます。
10
Run Test ボタンをクリックすると以下の処理が行なわれます。
1. DUTが接続され、有効な信号が取れているかをチェックします。NGの場合、下のようなダイアログ・ボックスが表示されます。
2. トリガの設定を行います。
3. Link Timing Testでは50個のリンクパルスをFastFrameにて取り込み、パルス間隔の平均を取ります。(右上図)
4. Link Template Testでは8BTまでの部分をTestするHead(右中央)と4BTから44BTまでの部分をTestするTail(右下図)とがあり、TestではMask SelectionによりBoth(両方)、Head、Tailが選択できます。
2 Template (Link Pulse) test の手順(6)
11
2 Template (Link Pulse) test の手順(7)
4. マスク・テストにてPass/Failの判定を行ないます。
5. 波形がマスクにかかってしまう場合、Template user controlにて手動で波形位置を調整することが可能です。(Horizontal Position, Vertical Position使用)
波形がMaskにうまくフィットしたらOKを押します。
Horizontal PositionVertical Position
Maskと波形の移動On: 同時 Off: 波形のみ
On: 波形をMaskに自動的にFitさせます。Onのまま左上のDon’t show againにチェックを入れると、常にMask Auto fit Onで試験します
12
2 Template (Link Pulse) test の手順(8)Result Detailsボタン(下左)を押すと詳細な測定結果が表示されます(下右)。
Segment番号に対応するマスクを表示
マスクにHit してしまったポイントが○で囲まれ別Windowにて表示されます
波形がMaskにうまくフィット
したらOKを押します。
13
2 Template (Link Pulse) test の手順(9)
Report Configuration (上左)にてAdvancedボタンを押し、Advance Report Configurationで“Use oscilloscope…”をチェックすると、オシロのExportの設定のカラーパレットの設定が反映されます。レポートのカラー表示
14
3 Template (MAU) test の手順(1)
10Base-TにおいてPhysical Medium Attachment (PMA) とMedium Dependent Interface (MDI) とを合わせてMedium Attachment Unit (MAU) と呼びます。
EUTのテスト・ポート(MAU)から最小でも511bitの擬似ランダム・ビット・シーケンスをマンチェスタ符号化した信号を出力します。
Twisted Pair Model (TPM)を通して、100Ωにて終端された信号をエッジ・トリガにて取り込みます。PolarityがPositiveならば、立上りエッジ、Negativeならば立下りエッジです。
マスクの公差として10%まで許容しています。マスクのスケールとしてNormal、0.9、1.1の3つから選ぶことができます。
Template (MAU) testの試験内容
Polarity: Positive Polarity: Negative
15
3 Template (MAU) test の手順(2)Template (MAU) testの接続方法
Link Partnerを使用しない場合はJ2をジャンパーにてショートします。( J2の無いTest Fixtureではそのまま先に進みます)
Test FixtureのJ920に差動プローブを接続します。+側端子を▲のシルク・スクリーンのある側に接続します。
LOAD3(100Ω)をジャンパーにてショートします。
16
3 Template (MAU) test の手順(3)SelectメニューにてTemplateタブからMAUを選択
Polarity: Both / Normal (Positive) / Inverted (Negative)Configureメニューの設定
Source Data: Ch1-Ch4MAU Type: Internal / ExternalMAU Scale: Normal / 0.9 / 1.1
Template (MAU) testの試験方法
TestするLink Pulseの数
試験をFailとするマスク違反の波形数MAUがAttachment Unit
Interface (AUI: 同軸ケーブルや回路内部) で機器内で接続している場合はInternal、MAUが機器の外部にあり、AUIで接続している場合はExternalを選択します。最近ではInternalが一般的です。
17
3 Template (MAU) test の手順(4)
View Wfmボタンを押すと上図のような波形が表示されます。この波形がオシロで表示される波形と同じかどうか確認します。
波形が正しく表示されたらRun Testボタンを押し、Testを始めます。
18
Run Test ボタンをクリックすると以下の処理が行なわれます。
1. DUTが接続され、有効な信号が取れているかをチェックします。NGの場合、下のようなダイアログ・ボックスが表示されます。
2. トリガの設定を行います。
3 Template (MAU) test の手順(5)
Polarity: Positive
Polarity: Negative
19
3 Template (MAU) test の手順(6)
3. マスク・テストにてPass/Failの判定を行ないます。
4. 波形がマスクにかかってしまう場合、Template user controlにて手動で波形位置を調整することが可能です。(Horizontal Position, Vertical Position使用)
波形がMaskにうまくフィットしたらOKを押します。
Horizontal PositionVertical Position
Maskと波形の移動On: 同時 Off: 波形のみ
On: 波形をMaskに自動的にFitさせます。Onのまま左上のDon’t show againにチェックを入れると、常にMask Auto fit Onで試験します
20
4 Template (TP_IDL) test の手順(1)
10Base-Tにおいて全てのパケット(フレーム)の終わりにはSOI(Start of Idle)パルスが挿入されます。
SOIパルス波形が-50mVよりも低くなった後は+50mVを越えることはできず、マスクにも反映されています。
Template (TP_IDL) testの試験内容
Start of TP_IDL(SOI)パルスの例
21
4 Template (TP_IDL) test の手順(2)Template (TP_IDL) testの接続方法
Test FixtureのJ850/J920に差動プローブを接続します。+側端子を▲のシルク・スクリーンのある側に接続します。また、LOAD1 / LOAD2 / LOAD3( 100Ω:IEEE802.3, 2002版からオプション)をジャンパーにてショートします。
TPMなし TPMあり
22
4 Template (TP_IDL) test の手順(3)
SelectメニューにてTemplateタブからTP_IDLを選択
LOADとTPMあり(w/)、TPMなし(w/o) 100ΩのLOADはオプション
Configureメニューの設定
Source Data: Ch1-Ch4Sample: 通常は使用しません。ノイズの影響が結果に影響しなければ使用できます
Average: 2-10,000 (Default:16)Mask Selection: Both/Head(~8BT)/ Tail(6BT~48BT)
Template (TP_IDL) testの試験方法
TestするLink Pulseの数
試験をFailとするマスク違反の波形数
23
4 Template (TP_IDL) test の手順(4)
View Wfmボタンを押すとStart of TP_IDL(SOI)Pulseの波形が表示されます。この波形がオシロで表示される波形と同じかどうか確認します。
波形が表示されたらRun Testボタンを押し、Testを始めます。
24
Run Test ボタンをクリックすると以下の処理が行なわれます。
1. DUTが接続され、有効な信号が取れているかをチェックします。NGの場合、下のようなダイアログ・ボックスが表示されます。
2. トリガの設定を行います。
3. Link Template Testでは8BTまでの部分をTestするHead(右上図)と4BTから44BTまでの部分をTestするTail(右下図)とがあり、TestではMask SelectionによりBoth(両方)、Head、Tailが選択できます。
4 Template (TP_IDL) test の手順(5)
25
4 Template (TP_IDL) test の手順(6)
4. マスク・テストにてPass/Failの判定を行ないます。
5. 波形がマスクにかかってしまう場合、Template user controlにて手動で波形位置を調整することが可能です。(Horizontal Position, Vertical Position使用)
波形がMaskにうまくフィットしたらOKを押します。
Horizontal Position Vertical Position
Maskと波形の移動On: 同時 Off: 波形のみ
On: 波形をMaskに自動的にFitさせます。Onのまま左上のDon’t show againにチェックを入れると、常にMask Auto fit Onで試験します
26
5 Differential Voltage test の手順(1)
すべてのデータ・シーケンスの中で信号出力の100Ω終端におけるピーク差動電圧が2.2Vから2.8Vまでの間に入っているかどうかを確認します。
Positive側: +2.2V ~ +2.8V、 Negative側: -2.2V ~ -2.8V
データ・パケットのバースト周期が長すぎると測定をFailすることがあります。16ms以内位が目安です。
Differential Voltage testの試験内容
27
5 Differential Voltage test の手順(2)Differential Voltage testの接続方法
Link Partnerを使用しない場合はJ1をジャンパーにてショートします。( J1の無いTest Fixtureではそのまま先に進みます)
Test FixtureのJ850に差動プローブを接続します。+側端子を▲のシルク・スクリーンのある側に接続します。
LOAD3(100Ω)をジャンパーにてショートします。
28
5 Differential Voltage test の手順(3)
SelectメニューにてParametricタブよりDiff Voltを選択
Peak: MaxはPeak値のMax値のみで試験、Max-MinはMax値とMin値で試験します (規格の要求からするとMax-Minで行なうのが正しいといえます)
Configureメニューの設定
Source Data: Ch1-Ch4
Differential Voltage testの試験方法
29
5 Differential Voltage test の手順(4)
View Wfmボタンを押すとStart of TP_IDL(SOI)Pulseの波形が表示されます。この波形がオシロで表示される波形と同じかどうか確認します。
波形が表示されたらRun Testボタンを押し、Testを始めます。
30
5 Differential Voltage test の手順(5)
Run Testを行うとオシロでは以下の処理が行なわれます。
3. 波形の最大、最小電圧を測定4. 規格値との比較
1. DUTの接続確認2. 水平軸/垂直軸スケール、トリガ設定
31
6 Harmonic test の手順(1)
すべて”1”またはすべて”0”のマンチェスタ符号化信号出力の100Ω終端における高調波が基本波に対して27dB以下であることを確認します。
24次の高調波(240MHz)まで測定します。
データ・パケットのバースト周期が長すぎると測定をFailすることがあります。16ms以内位が目安です。
Harmonic testの試験内容
32
6 Harmonic test の手順(2)Harmonic testの接続方法
Link Partnerを使用しない場合はJ1をジャンパーにてショートします。( J1の無いTest Fixtureではそのまま先に進みます)
Test FixtureのJ850に差動プローブを接続します。+側端子を▲のシルク・スクリーンのある側に接続します。
LOAD3(100Ω)をジャンパーにてショートします。
33
6 Harmonic test の手順(3)
SelectメニューにてParametricタブよりHarmonicを選択
Configureメニューの設定
Source Data: Ch1-Ch4
Output: Math1 – Math4
Averages: 2 – 1000000
(Default: 48)
Time/Scale: 1us / 10us
パケットの長さに応じて選択します。パケット長が100us未満ならば1usを、100us以上ならば10usを選択してください。
Harmonic testの試験方法
34
6 Harmonic test の手順(4)
View Wfmボタンを押すとStart of TP_IDL(SOI)Pulseの波形が表示されます。この波形がオシロで表示される波形と同じかどうか確認します。
波形が表示されたらRun Testボタンを押し、Testを始めます。
35
6 Harmonic test の手順(5)
Run Testを行うとオシロでは以下の処理が行なわれます。
3. 指定した時間だけ波形を取り込み、Math: Avg(SpectralMag(ChX))の計算を行ないます
4. 規格値との比較
1. DUTの接続確認2. 水平軸/垂直軸スケール、トリガ設定
36
7 Jitter test の手順(1)
Jitter testはDO(Data Out)回路にて発生したジッタをTD(Transmit Data, 差動信号)回路、TPM(Twisted Pair Model)を通して100Ωで終端した場所で測定、更にTPMを通さず、TD回路を直接100Ωで終端した場所でも測定します。
EUTのテスト・ポート(MAU)から最小でも511bitの擬似ランダム・ビット・シーケンスをマンチェスタ符号化した信号を出力します。
Twisted Pair Model (TPM)を通して、100Ωにて終端された信号をパルス幅トリガにて取り込みます。トリガ・ポイントでの測定(Normal)、トリガ・ポイントから800ns後(8BT)、850ns後(8.5BT)のジッタをヒストグラム法にて測定します。
0.5BTにおけるジッタ、1BTにおけるジッタがInternal MAUの場合、±5.5ns、External MAUの場合、±3.5nsの範囲に入っていなくても不適合ではありません。
Jitter testの試験内容
<22ns (±11ns)<40ns (±20ns)<14ns (±7ns)<32ns (±16ns)8.5BT
<22ns (±11ns)<40ns (±20ns)<14ns (±7ns)<32ns (±16ns)8BT
<11ns (±5.5ns)<16ns (±8ns)<7ns (±3.5ns)<16ns (±8ns)Normal
ありなしありなしTPM
InternalExternalMAU Type
Jitter Test スペック
37
7 Jitter test の手順(2)Jitter testの接続方法
Test FixtureのJ850/J920に差動プローブを接続します。+側端子を▲のシルク・スクリーンのある側に接続します。また、LOAD3(100Ω)をジャンパーにてショートします。
TPMなし TPMあり
38
7 Jitter test の手順(3)
SelectメニューにてParametricタブよりJitter With Cable (TPMあり) 又はw/o Cable (TPMなし)を選択
Time Interval: Normal / 8BT / 8.5BT / All (Default: All)
Configureメニューの設定
Source Data: Ch1-Ch4
MAU Type: Internal / External (Default: Internal)
Jitter testの試験方法
39
7 Jitter test の手順(4)
View Wfmボタンを押すと下のような波形が表示されます。この波形がオシロで表示される波形と同じかどうか確認します。
波形が表示されたらRun Testボタンを押し、Testを始めます。
TPMなし
TPMあり
40
7 Jitter test の手順(5)
Testの途中に右図のようなダイアログが表示されます。
同様な波形が表示されたらOKボタンを押します。
もしもTestの途中で” Unable to find crossover.”というエラー(E413)が発生してTestが中止された場合、ダイアログが表示されている間にオシロスコープのトリガ・ホールド・オフを調整してください。
各Testの終わりには次のページのような波形が表示されています。
1. DUTの接続確認2. 水平軸/垂直軸スケール、トリガ設定3. 波形のエッジを表示4. ゼロ・クロスの位置に水平ヒストグラムを配置5. 約15秒間信号をアクイジション6. ヒストグラムのPeak-Peakを測定7. 規格値との比較
Run Testを行うとオシロでは以下の処理が行なわれます。 TPMなし
TPMあり
41
7 Jitter test の手順(6)
TPMなし、Normal TPMあり、Normal
TPMあり、8BT
TPMあり、8.5BT
TPMなし、8BT
TPMなし、8.5BT
42
8 Return Loss test の手順(1)
リターンロスはインピーダンスの不整合により発生する反射波の度合いを表します。この値が大きいと反射が小さく、信号伝送品質が優れていることになります。リターンロスはVSWRと関連した値となります。
TD/RD回路( Transmit Data / Receive Data ) に入射した信号に対して反射する信号は以下の通りである必要があります。
5.0MHz ~ 10MHz: 15dB以上減衰すること
リターンロスはMAUが動作中(TD回路においてはTP_IDLを送信中)でも仕様を満足すること
接続するケーブルの差動インピーダンスは 85Ω、100Ω、111Ω)で行うこと
Testに先立ちCalibrationを行う必要があります。( Receiver、Transmitterでそれぞれに)
試験はReceiverとTransmitterと両方行ないます。
Return Loss testの試験内容
43
8 Return Loss test の手順(2)
J200とDUT、またはReturn Loss Calibration基板とをShort RJ45 cableで接続します (CAT5 cable)
TC1のJ290, J291をAWGのCH1, CH2(/CH1)にそれぞれ接続、AWGのMarker1をオシロのAUX INに接続します
Transmitter側は下記をプローブ
Test Pair A: P1(J240), P2(J230)
Receiver側は下記をプローブ
Test Pair B: P3(J241), P4(J231)
Return Loss test (Calibration) の接続方法
Return Loss Calibration基板
44
8 Return Loss test の手順(3)
TDSのCドライブ、C:¥TekApplications¥TDSET3¥AWG Waveforms¥10BaseT Return Loss¥(AWG機種別フォルダ)から使用するWFMファイルをAWGにCopy
AWGから信号を出力(Amplitude: 2Vpp, Clock:250MHzであることを確認)
Selectメニューで10Base-T、Return LossタブよりReceiverまたはTransmitterを選択します。
Configureメニューで接続するプローブのチャンネルを指定します(上図)
Return Loss test の Calibration実施方法
45
8 Return Loss test の手順(4)
ConnectメニューにてNew Calをクリック(Open、Short、Load、Apply Calが有効になります)
Return Loss Calibration基板のOPEN(J702)とTC1のJ200とをCAT5 cableで接続
右上図Openボタンをクリックします
Return Loss test の Calibration実施方法
46
8 Return Loss test の手順(5)
Calibrationが完了すると“Done”という文字がOpenボタンの下に現れます
右図のような波形がReturn Loss Open Calibrationの結果として表示されます
Return Loss test の Calibration実施方法
47
8 Return Loss test の手順(6)
次にReturn Loss Calibration基板のSHORT(J703)とTC1のJ200とをCAT5 cableで接続
ConnectメニューのCalibrationの中からShortボタンをクリックします
Calibrationが完了すると“Done”という文字がShortボタンの下に現れます
上記のような波形がReturn Loss Short Calibrationの結果として表示されます
Return Loss test の Calibration実施方法
48
8 Return Loss test の手順(7)次にReturn Loss Calibration基板のLOAD(J704)とTC1のJ200とをCAT5 cableで接続
ConnectメニューのCalibrationの中からLoadボタンをクリックします
Calibrationが完了すると“Done”という文字がShortボタンの下に現れます
上記のような波形がReturn Loss Load Calibrationの結果として表示されます
3つのCalibrationが終了したらApply Calをクリックします
Return Loss test の Calibration実施方法
49
8 Return Loss test の手順(8)
SelectメニューにてReturn Lossを選択
Transmitter (Tx) / Receiver (Rx)
Configureメニュー
Sources Probe: P1/P2: Ch1-Ch4
AWG Series: AWG4xx AWG2021 AWG5xx AWG6xx AWG7xx
Load: 100Ω又は85,100,111Ω
#Averages: 100-10,000 (Default:100)
Smooth(0-10) (Default:7) Return Loss波形を平滑化、値は任意
Return Loss testの試験方法
50
8 Return Loss test の手順(9)
Run Testを行なうとオシロでは右のような表示になり、以下の処理が行なわれます。
Ref波形を上書きについてダイアログ・ボックスが表示され、Yesをクリックします
トリガ設定
波形を取り込み、リターンロスを計算
Ref波形にてリターンロスを表示
AWGから信号を出力します。(Noise波形、Amplitude: 2Vpp, Clock:250MHzを確認)
Run Testを行うと右図のような波形がオシロスコープで表示されます。上が典型的なTransmitterのリターンロス波形、下がReceiverのリターンロス波形。
表示される周波数帯域は0-12.45MHzで、85/100/111ohmのいずれの波形においてもマスクにかかった場合、Failとなります。
Transmitterのリターンロス波形
Receiverのリターンロス波形
51
8 Return Loss test の手順(10)
スムージング:テスト後も変更可
測定結果をCSVファイルにExport、 単位はVolt、dB = 20*log{√(Re^2+Im^2)}
52
9 Common Mode (CM) Voltage test の手順(1)
擬似ランダムノイズ信号をDUTから出力させてTestします。
TD回路の差動出力をそれぞれ47.5Ωで終端し、その中点を49.9Ω(50Ω)で終端、中点の電圧(コモンモード電圧)をオシロスコープにて直接測定します。プローブは使用しません。オシロスコープ本体の入力インピーダンスは1MΩです。
テストフィクスチャTC4では47.5Ωの終端抵抗のペアが4つのTest Pair A, B, C, Dの分だけあり、そのうちA(Transmitter)についてTestします。
HistogramのPk-Pk測定により波形のpk-pkの値が測定され、50mV未満であることがチェックされます。
Common Mode Voltage testの試験内容
53
9 Common Mode (CM) Voltage test の手順(2)
DUTから擬似ランダム信号を出力
TC4のJ500にDUTのTest portを接続
BNCケーブルをJ400とオシロスコープの測定チャンネルに接続
J420をJumperにてショート
Common Mode Voltage testの接続方法
54
9 Common Mode (CM) Voltage test の手順(3)
SelectメニューにてCM Voltageを選択
Configureメニュー
Source Data: Ch1-Ch4
#Averages: 64 (固定)
Common Mode Voltage testの試験方法
55
9 Common Mode (CM) Voltage test の手順(4)
Run Testを行うと上図のような波形がオシロスコープで表示されます。
56
10 Report Generatorの操作(1)
試験が終了して結果を保存する場合、上図のようにCSVファイル、又はTektronixの内部形式(.rpt)によるReportファイルにて保存することができます。
CSVファイルにて保存
Reportファイル(.rpt)の保存
57
10 Report Generatorの操作(2)内部形式(.rpt)のReportファイルをリッチ・テキスト・フォーマット(.rtf)のファイルに変換できます。
①
②
③
④
左上図UtilitiesメニューからReport Generatorをクリック
Generate Reportタブをクリック、Browse…ボタンにてレポートを選択 ①②③
左図Report ViewerのFileメニューからExport to RTFをクリック ④
.rtfファイルはMS Wordで編集が出来ます。
58
11 TDSET3について
本資料はTDSET3のバージョンV3.0.3 build6に基づいて作成されています。それよりも前のバージョンを使用する場合、メニューや設定に若干の違いがある場合があります。
TDSET3のバージョンは最新のものをご使用下さい。最新バージョンは次のURLからダウンロードできます。
1. http://www2.tek.com/cmswpt/swfinder.lotr?va=1 Software and Firmware FinderのページにてSearch by keywordの下の欄に「TDSET3」とキー入力し、Goボタンをクリック
2. Tektronix: Software > TDSET3 ETHERNET COMPLIANCE TEST SOFTWAREと検索されたリンクをクリックし、飛び先のページでTDSET3のバージョンを確認します
3. Download Fileボタンをクリックします
4. Enter your Email addressの下の欄にTek Profile登録で使用したメール・アドレスをキー入力します
5. Yes, my password is:の横の欄にTek Profile登録で設定したパスワードをキー入力し、Submitボタンをクリックするとダウンロードを開始します
6. Tek Profile登録が無い場合はNo, I need to create a profile.にチェックを入れ、メール・アドレスをキー入力し、SubmitボタンをクリックするとTek Profile登録のページにジャンプします
top related