4a. fpga intro ok(curso 2016l)
Post on 02-Mar-2018
234 Views
Preview:
TRANSCRIPT
7/26/2019 4a. FPGA Intro Ok(Curso 2016L)
http://slidepdf.com/reader/full/4a-fpga-intro-okcurso-2016l 1/77
Introducción
Conjunto Configurable de Compuertas
(FPGA, Field Programmable Gate Array)
DR. ENRIQUE GUZMÁN RAMÍREZ
7/26/2019 4a. FPGA Intro Ok(Curso 2016L)
http://slidepdf.com/reader/full/4a-fpga-intro-okcurso-2016l 2/77
Para implementar un diseño óptimo sobre lógica reconfigurable,
es necesario: Conocer la arquitectura interna del dispositivo a utilizar.
Utilizar una metodología de diseño adecuada.
Utilizar y conocer una herramienta de diseño adecuada.
Determinar como acceder a los recursos del dispositivo. Describir con un enfoque orientado al modelado de hardware.
Poder determinar que hardware inferirá el modelado.
Utilizar técnicas de diseño adecuadas a la aplicación y al dispositivo.
Lógica Reconfigurable
Lógica Reconfigurable
7/26/2019 4a. FPGA Intro Ok(Curso 2016L)
http://slidepdf.com/reader/full/4a-fpga-intro-okcurso-2016l 3/77
Historia.
El 1er procesador, 4004 Intel, fue presentado el 15 nov. 1971 (1970).
Derivados de éste: Microprocesador, Microcontrolador y DSP.
Desde entonces y hasta la fecha, estos elementos permiten resolver
eficazmente la mayor parte de los problemas electrónicos.
Sin embargo, existe una serie de problemas donde los procesadores
no son suficientes, ejemplos de éstos son:
Cuando la E/S de datos combina gran cantidad con gran velocidad.
Cuando el número de operaciones por muestra es elevado.
La misma década vio surgir a los primeros CDC´s, el PLA y el PAL
(PLDs). Usados ampliamente, pero su arquitectura los limito a aplicaciones de
baja complejidad.
FPGA´s
7/26/2019 4a. FPGA Intro Ok(Curso 2016L)
http://slidepdf.com/reader/full/4a-fpga-intro-okcurso-2016l 4/77
Historia.
A inicios de la década de los 80, cuando los diseñadores se
enfrentaron a los problemas que los procesadores presentaban y a las
limitantes de los PLDs, apareció la tecnología de los Circuitos
Integrados de Aplicación Específica (ASICs, Application-Specific
Integrated Circuits) – Semicustom, Custom.
FPGA´s
7/26/2019 4a. FPGA Intro Ok(Curso 2016L)
http://slidepdf.com/reader/full/4a-fpga-intro-okcurso-2016l 5/77
Las principales características de los ASICs son:
La mejor relación área-velocidad-potencia,
Alta fiabilidad,
FPGA´s
Alto costo,
Problemas con el stock,
Problemas de ventana de
mercado,
Alta complejidad en su diseño,
Herramientas EDA complejas.
La utilización de los ASICs queda restringida a grandes diseños.
7/26/2019 4a. FPGA Intro Ok(Curso 2016L)
http://slidepdf.com/reader/full/4a-fpga-intro-okcurso-2016l 6/77
Dos sub-categorías de ASIC’s son de interés para este tema
1. ASIC's basados en arreglos de compuertas (Gate Array ).2. ASIC's basados en celdas estándar (Standard-Cell-Based ASICs).
FPGA´s
7/26/2019 4a. FPGA Intro Ok(Curso 2016L)
http://slidepdf.com/reader/full/4a-fpga-intro-okcurso-2016l 7/77
La idea de desarrollar un componente estándar (re)configurable por el
usuario, donde las interconexión, las funciones lógicas y la E/S fueran
(re)programables, fue propuesta y patentado por S. Wahlstrom en 1967. Pero, se trataba de una idea demasiado adelantada respecto a la tecnología
disponible para su fabricación.
A mediados de los 80´s, los PLDs presentaban limitantes para diseñar
sistemas complejos y, en la mayoria de los casos, el costo de los ASICs loshacían una opción prohibitiva.
Entonces, la tecnología del FPGA actual, inventado por Ross Freeman y
Bernard Vonderschmitt (co-fundadores de Xilinx), en principio llamadas
LCA (Logic Cell Array ), nace en 1984 con una idea sencilla: un Gate Array
configurable o reconfigurable por el usuario. Por lo que, un FPGA es la evolución natural de los ASICs, buscando darle el
carácter de reconfiguración que un PLD poseía, y surgida de la necesidad
de subsanar las limitantes de ambos.
FPGA´s
7/26/2019 4a. FPGA Intro Ok(Curso 2016L)
http://slidepdf.com/reader/full/4a-fpga-intro-okcurso-2016l 8/77
En 1985 la compañía Xilinx lanza al mercado su primer FPGA, el XC2064
formado por un arreglo de 64 CLBs, cada uno integrado por 2 LUT´s de3 entradas (con una equivalencia de 10000 compuertas lógicas),
A partir de ese momento, un FPGA representa la alternativa ideal, a los
PLD´s y a los ASIC, en el diseño de sistemas digitales.
En 2009, Ross Freeman fue nombrado miembro del “National Inventors
Hall of Fame of USA” por la invención del FPGA.
FPGA´s
7/26/2019 4a. FPGA Intro Ok(Curso 2016L)
http://slidepdf.com/reader/full/4a-fpga-intro-okcurso-2016l 9/77
Elementos de procesamiento de un sistema embebido.
CPLD
Procesador
ASIC
FPGA
FPGA´s
7/26/2019 4a. FPGA Intro Ok(Curso 2016L)
http://slidepdf.com/reader/full/4a-fpga-intro-okcurso-2016l 10/77
FPGAs vs. ASICs.
Los FPGAs se utilizan en aplicaciones similares a los ASICs.
Sin embargo,
Son más lentos,
Tienen un mayor consumo de potencia y,
No pueden abarcar sistemas tan complejos como los ASICs.
A pesar de esto, los FPGAs tienen las ventajas de
Sus costes de desarrollo y adquisición son mucho menores parapequeñas cantidades de dispositivos,
El tiempo de desarrollo es también menor y,
Ser reconfigurables (lo que añade una enorme flexibilidad al flujo dediseño),
Ideal para desarrollo de prototipos.
FPGA´s
7/26/2019 4a. FPGA Intro Ok(Curso 2016L)
http://slidepdf.com/reader/full/4a-fpga-intro-okcurso-2016l 11/77
FPGA vs. PLD
Principales diferencias entre un FPGA y un PLD:
1. Número de elementos lógicos programables (escala de
integración).
CPLD está en el orden de millones de compuertas lógicas.
FPGA está en el orden de miles de millones de compuertas lógicas.
2. Elementos o funciones de alto nivel embebidas
CPLDs. Comparadores, RAM, ALUs, decodificadores, contadores.
FPGAs. Sumadores, Multiplicadores, BRAM, …
FPGA´s
, Hard-Processors.
7/26/2019 4a. FPGA Intro Ok(Curso 2016L)
http://slidepdf.com/reader/full/4a-fpga-intro-okcurso-2016l 12/77
3. Arquitectura.
CPLD - Recursos concentrados. Su arquitectura es más rígida y consiste
en sumas de productos programables cuyos resultados pueden sercanalizados a un número reducido de biestable.
FPGA - Recursos distribuidos. Su arquitectura se basa en un gran número
de simples bloques lógicos, que cuentan a su vez con biestables, y
abundantes recursos de interconexión. Esto confiere a los FPGAs una gran
flexibilidad.
FPGA´s
7/26/2019 4a. FPGA Intro Ok(Curso 2016L)
http://slidepdf.com/reader/full/4a-fpga-intro-okcurso-2016l 13/77
4. Reconfiguración dinámica.
Una diferencia importante con respecto a un PLD es que muchos FPGAsmodernos soportan una total o parcial re-configuración dinámica delsistema.
Esto permite que una parte del diseño sea re-programada mientras lasotras partes siguen funcionando.
FPGA´s
7/26/2019 4a. FPGA Intro Ok(Curso 2016L)
http://slidepdf.com/reader/full/4a-fpga-intro-okcurso-2016l 14/77
FPGA vs. Procesador
Los procesadores (microprocesador, microcontrolador, DSP) son
dispositivos basados en CPUs, la tarea que desempeñan está
codificada en un conjunto de instrucciones que son ejecutadas
en forma secuencial.
FPGA´s
Por su parte, Un FPGA es capaz
de realizar varias tareas en forma
concurrente.
7/26/2019 4a. FPGA Intro Ok(Curso 2016L)
http://slidepdf.com/reader/full/4a-fpga-intro-okcurso-2016l 15/77
FPGA vs. Procesador
Los procesadores pueden incluir
gran cantidad de periféricos
embebidos.
En un FPGA los periféricos son
limitados y orientados al modelado
de sistemas generales.
FPGA´s
Finalmente, existen los llamados
Field-Programmable System-on-Chip,
Lógica reconfigurable + Procesador
en el mismo dispositivo.
7/26/2019 4a. FPGA Intro Ok(Curso 2016L)
http://slidepdf.com/reader/full/4a-fpga-intro-okcurso-2016l 16/77
FPGA´s
En general, los FPGAs están consolidados a nivel mundial.
Casi 2/3 de los diseñadores usan lógica reconfigurable de
alguna clase. Los promedios varían de acuerdo a la industria, por ejemplo,
En automoción sigue siendo un nicho para los uCs y los ASICs
Pero, En la industria aeroespacial tiene un 74% de penetración.
En la industria de video un 72% En la industria militar un 69%
Los FPGAs y los ASICs no son mutuamente excluyentes.
En muchos casos, los primeros son utilizadas para realizarprototipos de futuros chips.
El 20% sólo utiliza un FPGA para la etapa de prototipado.
En EEUU el 24% de los compradores de FPGA piensan trabajarcon un ASIC "real" de algún tipo.
7/26/2019 4a. FPGA Intro Ok(Curso 2016L)
http://slidepdf.com/reader/full/4a-fpga-intro-okcurso-2016l 17/77
Otro punto importante es la invasión de los FPGAs
en el mercado de los DSP.
FPGA´s
Actualmente cerca del 60% de los usuarios de DSP
usan un FPGA para realizar un algoritmo DSP.
Por otro lado, ambas tecnologías, ASICs y FPGAs, han entrado
en el mercado de los procesadores embebidos. Soft-Processors. Hard-Processors.
7/26/2019 4a. FPGA Intro Ok(Curso 2016L)
http://slidepdf.com/reader/full/4a-fpga-intro-okcurso-2016l 18/77
Finalmente, existe un poco explotado mercado de los llamados IP
(Intellectual Property ) cores (bloques funcionales existentes).
Los diseños actuales con FPGA son tan grandes y complejos que seríaimpráctico crear cada porción del diseño desde cero.
Una solución a esto es reutilizar bloques funcionales existentes y dedicar
la mayor parte del tiempo en crear las nuevas porciones del diseño que lo
hacen diferente de otros. Existen tres fuentes principales de IPs:
Fabricantes de FPGA.
Provedores de IPs externos.
Bloques creados en diseños previos (reutilización).
FPGA´s
7/26/2019 4a. FPGA Intro Ok(Curso 2016L)
http://slidepdf.com/reader/full/4a-fpga-intro-okcurso-2016l 19/77
Tipos de IP cores:
Soft IP. Es el modelado, normalmente usando un HDL a nivel RTL,
de un sistema específico, no optimizado para alguna arquitecturadeterminada de FPGA.
Firm IP. Se trata también de modelados mediante un HDL, perooptimizados para una arquitectura especifica de FPGA.
Hard IP. Es un elemento de arquitectura fija modelado a un bajo
nivel, compuerta o transistor. Debido a la naturaleza de surepresentación en bajo nivel un Hard IP es ofrecido en formato“Layout” y su implementación se lleva a cabo hasta su fabricación.
Por lo general, el diseño de un IP core incluye un diseño verificadofuncionalmente y toda la documentación necesaria para incluirlo
en el diseño final. Los IP cores tienen gran uso en aplicaciones para ASICs y FPGAs
Estos bloques están diseñados para ser lo más eficiente posible entérminos de consumo de potencia, espacio y rendimiento.
FPGA´s
7/26/2019 4a. FPGA Intro Ok(Curso 2016L)
http://slidepdf.com/reader/full/4a-fpga-intro-okcurso-2016l 20/77
FPGA´s
Con respecto a su impacto comercial,
El mercado de los IP cores comerciales sigue siendo bajo. El porcentaje tan bajo de utilización
de HW de dominio público
contrasta con la popularidad del
software libre.
Un alto porcentaje de diseñadores
no usan IP cores debido a que el
hardware tipo IP es normalmente
difícil de modificar, no está bien
documentado y es aún más difícil deverificar
La mayoría de los diseñadores
realiza o adapta su propio IP core.
7/26/2019 4a. FPGA Intro Ok(Curso 2016L)
http://slidepdf.com/reader/full/4a-fpga-intro-okcurso-2016l 21/77
Resumiendo, los FPGAs se usan ampliamente en:
Diseños finales. Substituye a un ASIC cuando el volumen es bajo o como
prototipos de ASIC.
En general, La tecnología FPGA tiene una aplicación directa en
todas las industrias que requieren computación de altodesempeño.
PDS, inteligencia artificial, visión por computadora, reconocimiento
de voz, comunicaciones, etc.
Desarrollo de “IP Cores”.
FPGA´s
7/26/2019 4a. FPGA Intro Ok(Curso 2016L)
http://slidepdf.com/reader/full/4a-fpga-intro-okcurso-2016l 22/77
Fabricantes de FPGAs
FPGA´s
7/26/2019 4a. FPGA Intro Ok(Curso 2016L)
http://slidepdf.com/reader/full/4a-fpga-intro-okcurso-2016l 23/77
Xilinx ocupa desde hace varios años el primer puesto Además, esta compañía es el 3er fabricante de ASICs del mundo, por
detrás de IBM y NEC.
Diferencias con Altera: Xilinx sigue apostando por la reconfiguración dinámica mientras
que Altera la ha descartado totalmente.
Otra diferencia es el nivel de las herramientas. Históricamente,Xilinx permite trabajar a un nivel más bajo que Altera.
FPGA´s
Mercado actual de los FPGAs.
7/26/2019 4a. FPGA Intro Ok(Curso 2016L)
http://slidepdf.com/reader/full/4a-fpga-intro-okcurso-2016l 24/77
Comparativa de ingresos de compañías fabricantes deFPGAs, en millones de dólares (2011).
FPGA´s
7/26/2019 4a. FPGA Intro Ok(Curso 2016L)
http://slidepdf.com/reader/full/4a-fpga-intro-okcurso-2016l 25/77
Aplicaciones FPGA’s:
Subsistemas digitales complejos.
FPGA´s
7/26/2019 4a. FPGA Intro Ok(Curso 2016L)
http://slidepdf.com/reader/full/4a-fpga-intro-okcurso-2016l 26/77
Aplicaciones FPGA’s:
Sistemas altamente concurrentes y alta necesidad de computo.
FPGA´s
7/26/2019 4a. FPGA Intro Ok(Curso 2016L)
http://slidepdf.com/reader/full/4a-fpga-intro-okcurso-2016l 27/77
Aplicaciones FPGA’s:
Juegos de video.
FPGA´s
7/26/2019 4a. FPGA Intro Ok(Curso 2016L)
http://slidepdf.com/reader/full/4a-fpga-intro-okcurso-2016l 28/77
Aplicaciones FPGA’s:
Protocolos de comunicación.
FPGA´s
7/26/2019 4a. FPGA Intro Ok(Curso 2016L)
http://slidepdf.com/reader/full/4a-fpga-intro-okcurso-2016l 29/77
Aplicaciones FPGA’s:
Diseño de Procesadores.
SoC
(System on Chip)
FPGA´s
7/26/2019 4a. FPGA Intro Ok(Curso 2016L)
http://slidepdf.com/reader/full/4a-fpga-intro-okcurso-2016l 30/77
Aplicaciones FPGA’s:
Lógica de alta velocidad.
FPGA´s
7/26/2019 4a. FPGA Intro Ok(Curso 2016L)
http://slidepdf.com/reader/full/4a-fpga-intro-okcurso-2016l 31/77
Aplicaciones FPGA’s:
Hardware re-configurable dinámicamente. Daniel
Luis
FPGA´s
7/26/2019 4a. FPGA Intro Ok(Curso 2016L)
http://slidepdf.com/reader/full/4a-fpga-intro-okcurso-2016l 32/77
Aplicaciones FPGA’s:
Sistemas en un sólo chip (Lógica reconfigurable + procesador).
Field-Programmable System-on-Chip
(FPSoC)
FPGA´s
7/26/2019 4a. FPGA Intro Ok(Curso 2016L)
http://slidepdf.com/reader/full/4a-fpga-intro-okcurso-2016l 33/77
Aplicaciones FPGA’s:
FPGA´s
FPGA´
7/26/2019 4a. FPGA Intro Ok(Curso 2016L)
http://slidepdf.com/reader/full/4a-fpga-intro-okcurso-2016l 34/77
FPGA
Un FPGA es un CDC formado por un arreglo matricial de bloques
lógicos configurables (CLBs), recursos de interconexión y bloques deentrada salida (IOB), todos ellos reconfigurables.
Cada CLB puede implementar funciones lógicas simples.
FPGA´s
La matriz de bloques de CLBs está
rodeada por un anillo de IOBsdedicados a proporcionar la
interconectividad entre el FPGA y el
exterior.
Mientras que la función de los
recursos de interconexión es permitir
interactuar a los CLBs entre sí y las
funciones implementadas con los
IOBs.
FPGA´
7/26/2019 4a. FPGA Intro Ok(Curso 2016L)
http://slidepdf.com/reader/full/4a-fpga-intro-okcurso-2016l 35/77
Estructura general de un FPGA
FPGA´s
FPGA´
7/26/2019 4a. FPGA Intro Ok(Curso 2016L)
http://slidepdf.com/reader/full/4a-fpga-intro-okcurso-2016l 36/77
Bloques lógicos (CLB, Configurable Logic Block)
Elemento principal de un FPGA, utilizados para implementarlas funciones lógicas.
Distribución matricial.
Compuestos principalmente por tablas de búsqueda (Look-uptable), combinadas con biestables y elementos de control.
La arquitectura de los CLBs varia entre familia de dispositivos Sin LUT´s se trata de un FPGA de granulidad fina
Con LUT´s es un FPGA de granulidad gruesa.
FPGA´s
FPGA´
7/26/2019 4a. FPGA Intro Ok(Curso 2016L)
http://slidepdf.com/reader/full/4a-fpga-intro-okcurso-2016l 37/77
Bloques lógicos basados en LUT´s.
FPGA´s
MAX128, Altera XC4000, Xilinx
FPGA´
7/26/2019 4a. FPGA Intro Ok(Curso 2016L)
http://slidepdf.com/reader/full/4a-fpga-intro-okcurso-2016l 38/77
LUT (Look-Up Table)
Generadores de funciones → RAMTablas de búsqueda,
Z <= (C and D) or (not A and B);
FPGA´s
FPGA´
7/26/2019 4a. FPGA Intro Ok(Curso 2016L)
http://slidepdf.com/reader/full/4a-fpga-intro-okcurso-2016l 39/77
LUT (Look-Up Table)
Generadores de funciones → RAMTablas de búsqueda,
FPGA s
FPGA´
7/26/2019 4a. FPGA Intro Ok(Curso 2016L)
http://slidepdf.com/reader/full/4a-fpga-intro-okcurso-2016l 40/77
Funciones independientes en LUTs.
FPGA s
FPGA´
7/26/2019 4a. FPGA Intro Ok(Curso 2016L)
http://slidepdf.com/reader/full/4a-fpga-intro-okcurso-2016l 41/77
Agrupación de LUTs.
FPGA s
FPGA´
7/26/2019 4a. FPGA Intro Ok(Curso 2016L)
http://slidepdf.com/reader/full/4a-fpga-intro-okcurso-2016l 42/77
Bloque lógico basado en multiplexores:
FPGA s
XC6200, Xilinx AT600, Atmel
FPGA´
7/26/2019 4a. FPGA Intro Ok(Curso 2016L)
http://slidepdf.com/reader/full/4a-fpga-intro-okcurso-2016l 43/77
Z <= (C and D) or (not A and B);
FPGA s
Bloque lógico basado en multiplexores:
FPGA´s
7/26/2019 4a. FPGA Intro Ok(Curso 2016L)
http://slidepdf.com/reader/full/4a-fpga-intro-okcurso-2016l 44/77
Bloque de entrada/salida.
Tiene por función establecer el enlace entre los bloqueslógicos y las terminales de entrada/salida.
FPGA s
FPGA´s
7/26/2019 4a. FPGA Intro Ok(Curso 2016L)
http://slidepdf.com/reader/full/4a-fpga-intro-okcurso-2016l 45/77
Recursos de interconexión.
Principalmente, están constituidas por líneas horizontales y
verticales que recorren los espacios existentes entre los CLBs.
Representan un conjunto de recursos que permiten conectar
los CLBs entre sí y estos con los bloques I/O.
FPGA s
FPGA´s
7/26/2019 4a. FPGA Intro Ok(Curso 2016L)
http://slidepdf.com/reader/full/4a-fpga-intro-okcurso-2016l 46/77
Elementos adicionales que forman parte de los recursos de
interconexión son:
FPGA s
Puntos de InterconexiónProgramable (PIP, Programmable
Interconnection Point)
Matriz de interconexión (SwM,
Switch Matriz).
Formadas por una red de
interruptores (FCW, Full
Crossbar Switch)
Los PIP y los
elementos deuna FCW son
“interruptores
programables”
FPGA´s
7/26/2019 4a. FPGA Intro Ok(Curso 2016L)
http://slidepdf.com/reader/full/4a-fpga-intro-okcurso-2016l 47/77
Además, existen diferentes tipo de líneas de interconexión:
Líneas de propósito general Líneas directas
Líneas largas
Líneas de propósito general
Conjunto de líneas horizontales y verticales conectadas a una
matriz de interconexión.
FPGA s
FPGA´s
7/26/2019 4a. FPGA Intro Ok(Curso 2016L)
http://slidepdf.com/reader/full/4a-fpga-intro-okcurso-2016l 48/77
Líneas directas
Líneas de conexión directa entre bloques, sin tener que pasarpor ninguna matriz de interconexión.
FPGA s
FPGA´s
7/26/2019 4a. FPGA Intro Ok(Curso 2016L)
http://slidepdf.com/reader/full/4a-fpga-intro-okcurso-2016l 49/77
Líneas largas
Líneas de gran longitud que atraviesan al FPGA de arriba abajoy de izquierda a derecha.
FPGA s
FPGA´s
7/26/2019 4a. FPGA Intro Ok(Curso 2016L)
http://slidepdf.com/reader/full/4a-fpga-intro-okcurso-2016l 50/77
Implementación física
FPGA s
FPGA´s
7/26/2019 4a. FPGA Intro Ok(Curso 2016L)
http://slidepdf.com/reader/full/4a-fpga-intro-okcurso-2016l 51/77
Escala de integración
Un FPGA mide su escala de integración por el númerode compuertas implementadas en este dispositivo o que
puede implementar.
FPGA s
FPGA´s
7/26/2019 4a. FPGA Intro Ok(Curso 2016L)
http://slidepdf.com/reader/full/4a-fpga-intro-okcurso-2016l 52/77
Una alternativa para medir la escala de integración de
un FPGA es el número de “celdas lógicas” que lointegran.
FPGA s
FPGA´s
7/26/2019 4a. FPGA Intro Ok(Curso 2016L)
http://slidepdf.com/reader/full/4a-fpga-intro-okcurso-2016l 53/77
Clasificaciónde los
FPGA´s
Según la organización
de los bloques lógicos
Según la complejidad
de los bloques lógicos
Según la tecnología
De los elementos de
configuración
Según la topología de los
recursos de interconexión
Simple
Compuesto o con recursosespecializados (arq. fija)
Granulidad fina
Volátiles
No volátiles
No segmentada
Segmentada
Granulidad gruesa
FPGA s
FPGA´s
7/26/2019 4a. FPGA Intro Ok(Curso 2016L)
http://slidepdf.com/reader/full/4a-fpga-intro-okcurso-2016l 54/77
Clasificación de losFPGA´s según la
organización de
los bloques lógicos
Simple
Compuesto
Terraza
Cuadricula
Mar de compuertas
FPGA s
FPGA´s
7/26/2019 4a. FPGA Intro Ok(Curso 2016L)
http://slidepdf.com/reader/full/4a-fpga-intro-okcurso-2016l 55/77
FPGA simple con organización tipo terraza.
FPGA s
Posee recursos deinterconexión verticales yhorizontales (estos últimos enmayor número).
Bloques lógicos distribuidos enfilas.
Recursos de interconexiónhorizontal destinados para ladistribución de señales dedatos.
Recursos de interconexión
verticales: facilitan lacomunicación entre canaleshorizontales y transmiten lasseñales de control (reloj).
FPGA´s
7/26/2019 4a. FPGA Intro Ok(Curso 2016L)
http://slidepdf.com/reader/full/4a-fpga-intro-okcurso-2016l 56/77
FPGA simple con organización tipo cuadrícula.
FPGA s
Los Recursos de
interconexión vertical y
horizontal se extienden en
igual porción a través del
FPGA. Bloques Lógicos
distribuidos en filas y
columnas.
FPGA´s
7/26/2019 4a. FPGA Intro Ok(Curso 2016L)
http://slidepdf.com/reader/full/4a-fpga-intro-okcurso-2016l 57/77
FPGA simple con organización tipo mar de compuertas.
FPGA s
Bloques Lógicos distribuidos enfilas y columnas.
Los Recursos de interconexiónvertical y horizontal se sitúanen capas diferentes.
Resultado: mejoraprovechamiento del área deldispositivo, FPGA´s de este tipopresentan una gran densidad derecursos lógicos y de recursos
de interconexión.
FPGA´s
7/26/2019 4a. FPGA Intro Ok(Curso 2016L)
http://slidepdf.com/reader/full/4a-fpga-intro-okcurso-2016l 58/77
Clasificación de los
FPGA´s según laorganización de
los bloques lógicos
Simple
Compuesto
Terraza
Cuadricula
Mar de compuertas
Simples + Recursos de arquitectura fija
de aplicación general
Simples + Recursos de arquitectura fijade interfaz
Simples + Recursos de arquitectura fija
de aplicación especifica
FPGA s
FPGA´s
7/26/2019 4a. FPGA Intro Ok(Curso 2016L)
http://slidepdf.com/reader/full/4a-fpga-intro-okcurso-2016l 59/77
FPGA’s compuestos.
Este tipo de FPGA combina cualquier organización simple
con recursos adicionales de arquitectura fija.
Implementa funciones especificas sin usar bloques lógicos.
Principalmente por:
Necesitar grandes recursos del FPGA para implementar estasfunciones.
Se trata de funciones comúnmente usadas en una gran cantidad
de aplicaciones.
FPGA s
FPGA´s
7/26/2019 4a. FPGA Intro Ok(Curso 2016L)
http://slidepdf.com/reader/full/4a-fpga-intro-okcurso-2016l 60/77
FPGA’s compuestos.
Recursos lógicos de arquitectura fija de aplicación general.
Estos bloques buscan optimizar el desempeño de las aplicaciones a
través de la inclusión de elementos frecuentemente requeridos en
diversas aplicaciones (Memorias RAM, DCMs).
Recursos lógicos de arquitectura fija de aplicación específica.
Dispositivos híbridos (Multiplicadores, procesadores,
controladores).
Recursos lógicos de arquitectura fija de interfaz.
Esta arquitectura está orientada a facilitar la interfaz con el FPGA.
FPGA s
FPGA´s
7/26/2019 4a. FPGA Intro Ok(Curso 2016L)
http://slidepdf.com/reader/full/4a-fpga-intro-okcurso-2016l 61/77
Granulidad
fina
Granulidad
gruesa
Clasificación de los
FPGA´s según lacomplejidad de
los bloques lógicos
FPGA s
Bloques lógicos simples
Alta densidad de bloques lógicos
Bloques lógicos de medianacomplejidad
Baja densidad de bloques lógicos
FPGA´s
7/26/2019 4a. FPGA Intro Ok(Curso 2016L)
http://slidepdf.com/reader/full/4a-fpga-intro-okcurso-2016l 62/77
AT600 Atmel, 6400 bloques lógicos.
AT40K Atmel, 2300 bloques lógicos.
FPGA s
FPGA´s
7/26/2019 4a. FPGA Intro Ok(Curso 2016L)
http://slidepdf.com/reader/full/4a-fpga-intro-okcurso-2016l 63/77
XC6200 Xilinx, 16384 bloques lógicos.
XC4000 Xilinx, 3136 bloques lógicos.
FPGA s
FPGA´s
7/26/2019 4a. FPGA Intro Ok(Curso 2016L)
http://slidepdf.com/reader/full/4a-fpga-intro-okcurso-2016l 64/77
Clasificación de los
FPGA´s según la
tecnología de los
elementos de
configuración
Volátiles
Reprogramables
No reprogramables
No volátiles
FPGA s
FPGA´s
7/26/2019 4a. FPGA Intro Ok(Curso 2016L)
http://slidepdf.com/reader/full/4a-fpga-intro-okcurso-2016l 65/77
Clasificación de los
FPGA´s según latopología de los
recursos de
interconexión
No segmentados
Segmentados
FPGA s
FPGA´s
7/26/2019 4a. FPGA Intro Ok(Curso 2016L)
http://slidepdf.com/reader/full/4a-fpga-intro-okcurso-2016l 66/77
Topología de interconexión no segmentada.
Líneas de comunicación continuas de longitud fija que seextienden a lo largo del dispositivo.
Ventaja: retardos predecibles y dispositivos mas veloces.
Desventaja: poco eficiente para conexiones entre bloquesfuncionales contiguos.
G s
FPGA´s
7/26/2019 4a. FPGA Intro Ok(Curso 2016L)
http://slidepdf.com/reader/full/4a-fpga-intro-okcurso-2016l 67/77
Topología de interconexión segmentada.
La conexión entre bloques lógicos o entre éstos y losbloques E/S se realiza entre líneas de conexiónsegmentada de diversas longitudes.
En general se pueden distinguir dos tipos de segmentos:
Segmentos de longitud N, expandidos a lo largo de N bloques
lógicos. Segmentos globales, recorren todo el dispositivo pero existen
en un número limitado. Orientadas a la propagación deseñales de control globales.
FPGA´s
7/26/2019 4a. FPGA Intro Ok(Curso 2016L)
http://slidepdf.com/reader/full/4a-fpga-intro-okcurso-2016l 68/77
Regulares
Jerárquicos
Segmentados
Recursos de Interconexión concentrados
Recursos de interconexión distribuidos
FPGA´s según la topología de los recursos de interconexión
FPGA´s
7/26/2019 4a. FPGA Intro Ok(Curso 2016L)
http://slidepdf.com/reader/full/4a-fpga-intro-okcurso-2016l 69/77
Topología de interconexión segmentadas regulares.
En esta topología los recursos de interconexión no generan
dependencia alguna entre bloques lógicos.
Regulares con recursos de interconexión concentrados
Estos recursos se concentran
en grupos y ocupan espacios
específicos.
FPGA´s basadas en células dememoria estática.
FPGA´s
7/26/2019 4a. FPGA Intro Ok(Curso 2016L)
http://slidepdf.com/reader/full/4a-fpga-intro-okcurso-2016l 70/77
Se caracteriza por tenerabundantes recursos deinterconexión que estándistribuidos por toda el área
del dispositivo. FPGA´s basados en
antifusibles.
Regulares con recursos de interconexión distribuidos
FPGA´s
7/26/2019 4a. FPGA Intro Ok(Curso 2016L)
http://slidepdf.com/reader/full/4a-fpga-intro-okcurso-2016l 71/77
Regulares
Jerárquicos
Segmentados
Simétricos
No simétricos
FPGA´s según la topología de los recursos de interconexión
FPGA´s
7/26/2019 4a. FPGA Intro Ok(Curso 2016L)
http://slidepdf.com/reader/full/4a-fpga-intro-okcurso-2016l 72/77
Topologías segmentadas jerárquicas.
En este tipo de FPGA´s los bloques lógicos se agrupan en
conjuntos que poseen recursos de interconexión propios,dichos conjuntos se interconectan entre si mediante otrosrecursos de interconexión, estableciendo así una estructura
jerárquica de niveles.
FPGA´s
7/26/2019 4a. FPGA Intro Ok(Curso 2016L)
http://slidepdf.com/reader/full/4a-fpga-intro-okcurso-2016l 73/77
Jerárquicas no simétricas.
FPGA´s
7/26/2019 4a. FPGA Intro Ok(Curso 2016L)
http://slidepdf.com/reader/full/4a-fpga-intro-okcurso-2016l 74/77
Jerárquicas simétricas.
FPGA´s
7/26/2019 4a. FPGA Intro Ok(Curso 2016L)
http://slidepdf.com/reader/full/4a-fpga-intro-okcurso-2016l 75/77
Características especiales.
Completamente independiente de la clasificación de los
FPGA´s, cualquiera de ellos suele poseer elementos que
aumentan su eficiencia.
Destacando: Bus periférico.
Conexión directa entre CLBs.
FPGA´s
7/26/2019 4a. FPGA Intro Ok(Curso 2016L)
http://slidepdf.com/reader/full/4a-fpga-intro-okcurso-2016l 76/77
Bus periférico.
Se trata de un bus que recorre
la periferia del dispositivo.
Se emplean para compartir
señales de control comunes abloques de E/S: CLK, CE, LE,
OE.
FPGA´s
7/26/2019 4a. FPGA Intro Ok(Curso 2016L)
http://slidepdf.com/reader/full/4a-fpga-intro-okcurso-2016l 77/77
Conexión directa entre CLBs
Permite que bloques lógicosadyacentes compartan recursos enforma directa (sin pasar por losrecursos de interconexión).
Funciones optimizadas:
Operaciones aritméticas. Se tratade recursos dedicados en formaexclusiva a la propagación delacareo entre bloques lógicos.
Registros de corrimiento.
Elementos de almacenamiento. Se logra de esta forma la operación
de estas funciones a frecuenciaselevadas.
top related