50´s Transistor 1947, BJT

Nobel Física (1956)

Bardeen

Shockley

BrattainFleming(1904)

DeForest(1907)

Segunda generación de Computadoras

1958 tiristor comercial

1952, FET

1956, Tiristor

µA709 Fairchild SC1968

SSI, menos de 100 componentes1966: MSI, de 100 a 1000

reducción tamañomayor velocidad de proceso

disminución del consumo

Noyce/MooreFairchild SC

Kilby

Circuitos Integrados

1958Texas Inst.

1969: LSI, de 1000 a 10000

Diseño de CI como propiedad exclusiva de

los fabricantes

Altos costos y riesgos

Pocas herramientas de apoyo al diseño (CAD)

Los CI se diseñaban en

forma casi artesanal

Que el usuario personalice el

circuito sin intervención del

fabricante

60´s - 70´sSPICE

Se busca mayor flexibilidad

Noyce

Intel

1972µp 8 bits

1971

4004

microprocesadores

Función transferenciaindependiente dela estructura interna

Dispositivos de lógica programable (PLD)

PLA

PGA

PAL

Alternativas hacia la

simplificación del

diseño y la reducción

del tiempo de proyecto

Desarrollo de herramientas CAD

Mayor complejidad Fines 70´

VLSI

Las técnicas de diseño dejan de ser propiedad de

los fabricantes

Investigadores universitarios sistematizan el diseño

Fundiciónde silicio

Fabricación

Accesible fuera de las fábricas

Diseño

IntegratedDeviceManufacturers

Fabless

Foundries

VLSI80´s CMOS

A S I C Microelectrónica

Circuitos Integrados de Aplicación Específica

CI dedicado a una única función,

o un número limitado de funciones

El usuario realiza el diseño de acuerdo a las especificaciones de la aplicación particular y provee al fabricante el tamaño, ubicación física e interconexión de

cada transistor (layout) para lograr la funcionalidad deseada para el CI

Simplicidad de diseño

Baja disipación

Altos niveles de integración

La tecnología más popular

CMOS

Con esta información,en la fundición de silicio se generan las máscaras necesarias para fabricar el circuito

Conjunto de máscaras queconforman el total del CI y secorrelacionan con los pasosnecesarios para su fabricación

Cada máscara representa la forma,tamaño y distribución de losmateriales para tecnología elegida.

Se especifica en un archivo detexto en formato predeterminado ynormalizado (CIF, GSD)

provee al fabricante el tamaño, ubicación física e interconexión de cada transistor para lograr

la funcionalidad deseada para el CI

LAYOUT

TOTALMENTE DEDICADOS (full custom)

El diseñador es responsable de todos los pasos del diseño.

pads

celdasfuncionales

Diseña, ubica e interconecta cada uno de los elementos que conforman el circuito,

asegurando el correcto funcionamiento de acuerdo a especificaciones de funcionamiento y

de la tecnología (reglas de diseño)

CIRCUITOS SEMIDEDICADOS (Semi Custom)

pads

site

2N-2P

3N-3P

Módulo básico (site)

CELDAS NORMALIZADAS (standard cells)El fabricante proporciona bibliotecas de celdas prediseñadas de variada complejidad

La personalización se realiza ubicando e interconectando las celdas prediseñadas

ARREGLOS DE PUERTAS (gate arrays)Arreglos de transistores dispuestos en forma matricial sobre una superficie.

El diseño se personaliza alespecificar la interconexión de los mismos.pads

Canales alimentación

Menor costo.Menor performance

Menor tiempo de desarrollo.

Disposición predeterminada de celdas básicas (standard cells) o arreglos de transistores (gate arrays).

El diseño se personaliza mediantela definición de las máscaras de interconexión.

Se personaliza en fábrica

Herramientas de apoyo al diseño

Simuladores funcionales

Editores de layout

Verificadores de reglas de diseño

Extractores de circuitos

Simuladores eléctricos

Centrados en el comportamiento

Diseño Top - Down

HDL

Dispositivos lógicos cuya configuración e interconexión se define durante el diseño

Se almacena en memoria externa o

interna al chipAutoinicialización o

inicialización externa

FPGA

La configuración del hardware controla los recursos

CLBIOBConexiones

Conexionado Interno

I/OB

CLB

ASIC

Mayor Costo

No es posible corregir errores una vez fabricado

el CI

90´s

Lógica Programable en campo

CPLD FPGASemi Custom

Standard Cell

Full Custom

Siglo XXI

Gate Array

IntegratedDeviceManufacturers

Fabless

Foundries

ASIC

Cada tipo ofrece distintos compromisos

respecto de

Nivel de integración – ComplejidadVelocidad - Tiempo de diseño - Costo

La viabilidad depende de la escala de producción y de las características de la función

Mayor complejidad y menor tamaño en un solo chip

Simplificación del mantenimiento

Respuesta optimizada para la tarea específicaMejor perfomance

Mayor confiabilidad

Menor consumo

F P G A Diseños de aplicación

no masiva en los cuáles la velocidad no sea determinante

Campos

de

aplicació

n

Configurables y reconfigurablesObtención rápida de prototipos. Fácil correcciónPermite encarar I+D aún sin especificaciones madurasBajo tiempo y costo de desarrolloBajo costo de implementación en baja escala

Prototipado de ASIC Digitales. ≈ el 50% de los CI dedicados se

modelan utilizando prototipos implementados con FPGA

Diseño Prototipo Ensayo

Después CAD

Diseño PrototipoVerificación

Herramientas de CAD integradas

Facilitan la evaluación de alternativas

Normalizan las etapas del desarrollo

Integran fases del diseño

Disminuyen tiempos de desarrollo

ensayo, verificación caracterización

prototipos

Concepcióny diseño

especificación circuitoCaracterización

Diseño de circuitos electrónicos ETAPAS DELPROYECTO

Antes CAD

definición arquitectura

verificación funcional

diseño lógico y verificación

diseño circuital y verificación

Fabricaciónen serie

ensayo, verificación caracterización

prototipos

Concepcióny diseño

especificación circuito

diseño a nivel transistores

Dimensionamiento transistores

Simulación eléctrica pre lay-out

Layout y verificación reglas

Extracción del circuito

Simulación eléctrica post lay-out

Diseño Circuital y verificación

ETAPAS DELPROYECTO

Diseño de circuitos electrónicos

La tecnología más popular

e i

e o A B

C

D E

.5V DD

V DD

V DD

V C V TN V DD + V TP

i D

CMOS

Simplicidad de diseñoBaja disipaciónAltos niveles de integración