VHDL LENGUAJE DE DESCRIPCION DE HARDWARE

VHDLLENGUAJE DE DESCRIPCION DE HARDWARE PARA CIRCUITOS INTEGRADOS DE MUY ALTA VELOCIDAD

Ingeniera en Electrnica Telecomunicaciones y RedesESPOCH-FIEProfesor: Ing. Wilson Balden M.Sc.

Abril 2015

Declaracion de de entidades medianteLIBRERIAS Y PAQUETESLibreraUnidades predeterminadas por el fabricante de la herramienta.paquetepaqueteBiblioteca

paquetepaquetepaquetepaquetepaquetepaquetepaquetepaquetepaquetepaquetepaquetepaquetepaquetepaquetepaquetepaquete

Declaracion de de entidades medianteLIBRERIAS Y PAQUETESBibliotecaLibreraVHDL

Declaracion de de entidades medianteLIBRERIAS Y PAQUETES

LIBRERIAS Y PAQUETES

Library nombre_libreria

declarar una librera es hacerla visible en todo el programa, se requieren 2 lineas.LIBRERIAS Y PAQUETESPre-Defined Data TypesEl Package: standard of library std: Defines

BIT, BOOLEAN, INTEGER, and REAL.

Package: std_logic_1164 of library ieee: Defines

STD_LOGIC STD_ULOGIC .

Package: std_logic_arith of library ieee: Defines

SIGNED and UNSIGNED mas algunas funciones como:conv_integer(p), conv_unsigned(p, b), conv_signed(p, b), conv_std_logic_vector(p, b).

Package: std_logic_signed y el std_logic_unsigned of library ieee: STD_LOGIC_VECTOR para datos conSIGNED or UNSIGNED,.LIBRERIAS Y PAQUETESPre-Defined Data TypesBIT (and BIT_VECTOR): 2-level logic (0, 1)SIGNAL x: BIT;

SIGNAL y: BIT_VECTOR (3 DOWNTO 0);

y