tp1 (cristina)

5/11/2018 TP1 (cristina) - slidepdf.com

http://slidepdf.com/reader/full/tp1-cristina 1/21

TRABAJO PRACTICO DE TÉCNICAS DIGITALES II

Ejercicio nro. 1Se dispone de un microprocesador de 64Kb de direccionamiento, se desea implementar:

• 1 CI de memoria RAM de 8 Kb.

• 1 CI de memoria RAM de 8 Kb.• 1 CI de memoria ROM de 16 Kb.Partiendo desde la posición 0000h.Realizar los mapas de Memoria Reducido y Ampliado con el circuito de decodificación

• RAM 8Kb

• RAM 8Kb

• ROM 16Kb

Mapa ReducidoFFFFh

Espacio

Libre8000h 7FFFh

ROM3FFFh 4000h

RAM 22000h 1FFFh

RAM 1 0000h

Mapa ampliado A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 DIRECCION

0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0000h

0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1FFFh

0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 2000h

0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 3FFFh

0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 4000h

0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 7FFFh

1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 8000h

1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 FFFFh

Ejercicio nro. 2



Se posee un microprocesador de 8088 configurado en modo mínimo y2 chips dememorias RAM de 8Kb con las cuales se desea conformar un banco de 16Kb que comience en laposición 00000h del mapa de memoria. Realizar los mapas de Memoria Reducido y Ampliado conel circuito de decodificación.

Mapa Reducido

FFFFhEspacio

Libre3FFFh 4000h

RAM 22000h 1FFFh

RAM 1 0000h

Mapa Ampliado

A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 DIRECCION0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0000h

0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1FFFh0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 2000h

0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 3FFFh

Ejercicio nro. 3

Se desea conectar a un microprocesador de 64Kb de direccionamiento, dos memoriasuna de 4Kb cuya dirección de inicio es 3000h y otra de 2Kb, en la dirección A000h. Ladecodificación deberá ser completa.a) Realizar el mapa ampliado y reducido, señalando las líneas de decodificación externas einternas.b) Realizar el circuito decodificador completo.

Mapa Reducido

FFFFh

EspacioLibreA7FFh B000h

RAM 2A000h 9FFFhEspacio

Libre3FFFh 4000h



RAM 13000h 2FFFh

EspacioLibre 0000h

Mapa Ampliado

A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 DIRECCION0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0000h

0 0 1 0 1 1 1 1 1 1 1 1 1 1 1 1 2FFFh

0 0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 3000h

0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 3FFFh

0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 4000h

1 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 9FFFh

1 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 A000h

1 0 1 0 0 1 1 1 1 1 1 1 1 1 1 1 A7FFh

1 0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 B000h

1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 FFFFh

Ejercicio nro. 4Se desea conectar un microprocesador con un campo de direccionamiento de 64Kb:

• Una banco de memoria ROM de 16Kb formado por CI de 4Kb en la parte baja (a partir de0000h).• Una memoria RAM de 24Kb formada por un CI de 16Kb y un CI de 8 Kb en la parte más alta

(hasta FFFFh).Se deberá utilizar un CI 78LS139 para el mapeo de los dos bancos.La decodificación deberá ser completa.a) Realizar el mapa ampliado y reducido, señalando las líneas de decodificación externas einternas.b) Realizar el circuito decodíficador completo.

4Kb = 0000 1111 1111 1111

4Kb = 0FFF

8Kb = 0001 1111 1111 1111

8Kb = 1FFF

16Kb = 0011 1111 1111 1111



16Kb = 3FFF

FFFF DFFF

- 1FFF - 3FFF

E000 A000

FFFFh

RAM

DFFFh 8Kb E000h

RAM

A000h 16Kb 9FFFh

Espacio

3FFFh Libre 4000h

ROM 4

3000h 4Kb 2FFFh

ROM 3

1FFFh 4Kb 2000h

ROM 2

1000h 4Kb 0FFFh

ROM 1

4Kb 0000h

Mapa AmpliadoA15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 DIRECCION

0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0000h

0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 0FFFh

0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 1000h

0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1FFFh

0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 2000h0 0 1 0 1 1 1 1 1 1 1 1 1 1 1 1 2FFFh

0 0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 3000h

0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 3FFFh

0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 4000h

1 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 9FFFh

1 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 A000h

1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 DFFFh

1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 E000h

1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 FFFFh



Ejercicio nro. 5Se dispone del siguiente circuito de decodificación de cuatro memorias.

Mapa Ampliado del circuito original

A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 DIRECCION Nro.de Chip0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0000h 1

0 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 7BFFh

1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 8000h 2

1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 EFFFh

1 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 A000h 3

1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 FFFFh

1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 8000h 4

1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 DFFFh

7BFF



- 0000

7BFF

7BFF = 0111 1011 1111 1111

7BFF = 31760 Bits

7BFF = 30Kb Capacidad del Chip nro.1 = 30Kb

EFFF

- 8000

6FFF

6FFF = 0110 1111 1111 1111

6FFF = 28944 Bits

6FFF = 27Kb Capacidad del Chip nro.2 = 27Kb

FFFF

- A000

5FFF

5FFF = 0101 1111 1111 1111

5FFF = 24848 Bits

5FFF = 23Kb Capacidad del Chip nro.3 = 23Kb

DFFF

- 8000

5FFF Capacidad del Chip nro.4 = 23Kb

Mapa Reducido del circuito original

FFFFh

EFFFh

DFFFh Chip nro.3

Chip nro.4 Chip nro.2 A000h

8000h

EspacioLibre

7BFFh

Chip nro.1

0000h

Mapa Reducido del circuito modificado

FFFFh

Chip nro.3

9FFFh A000h

8000h Chip nro.4

EspacioLibre 7BFFh



Chip nro.1

0000h

Mapa Ampliado del circuito modificado

A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 DIRECCION Nro.de Chip0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0000h 1

0 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 7BFFh

1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 8000h 4

1 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 9FFFh

1 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 A000h 3

1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 FFFFh

Ejercicio nro. 6Se posee un microprocesador de 8088 configurado en modo mínimo, chips de memorias

RAM de 32Kb y 16Kb y ROM de 64Kb con los cuales se desea conformar los siguientes bancos:• Un banco de memoria RAM de 80K con inicio en 00000h• Un banco de memoria ROM de 64K con final en FFFFFhAdemás se desea mapear en I/O una PPI, la misma no tendrá una dirección fija, se podrámodificar dentro de 256 direcciones posibles modificables con un switch de 8 llaves, los bloquesde memoria donde se podrán ubicar la PPI serán de la forma OXXOh a OXX3h donde XX son los8 bits modificables (de OOh a FFh)La decodificación deberá ser completa.a) Realizar el circuito decodificador completo.

A19 A18 A17 A16 A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 DIRECCION0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 00000h

0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 07FFFh

1 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 08000h

0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0FFFFh

0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 10000h

0 0 0 1 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 13FFFh

0 0 0 1 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 14000h

1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 EFFFFh

1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 F0000h

1 1 1 1 1 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 FFFFh



Ejercicio nro. 7Mediante una ROM pasar un código Gray de 5 bits a otro binario puro. Indicar los códigos

que hay que grabar en cada posición de memoria. . Graficar el circuito, indicando la conexión decada pata de la memoriaa) Realizar el mapa reducido y ampliado de cada memoria.b) Analizar cual será el máximo tamaño de cada bloque de memoria.

Entradas: 5 bits

ROM Capacidad: 2^5 = 32 bits

Salidas: 4 bits

ROM 32x4

GREY BINARIOA4 A3 A2 A1 A0 D4 D3 D2 D1 D0

0 0 0 0 0 0 0 0 0 0

0 0 0 0 1 0 0 0 0 1

0 0 0 1 1 0 0 0 1 0

0 0 0 1 0 0 0 0 1 1

0 0 1 1 0 0 0 1 0 0

0 0 1 1 1 0 0 1 0 1

0 0 1 0 1 0 0 1 1 0

0 0 1 0 0 0 0 1 1 1

0 1 1 0 0 0 1 0 0 00 1 1 0 1 0 1 0 0 1



0 1 1 1 1 0 1 0 1 0

0 1 1 1 0 0 1 0 1 1

0 1 0 1 0 0 1 1 0 0

0 1 0 1 1 0 1 1 0 1

0 1 0 0 1 0 1 1 1 0

0 1 0 0 0 0 1 1 1 1

1 1 0 0 0 1 0 0 0 0

1 1 0 0 1 1 0 0 0 1

1 1 0 1 1 1 0 0 1 0

1 1 0 1 0 1 0 0 1 1

1 1 1 1 0 1 0 1 0 0

1 1 1 1 1 1 0 1 0 1

1 1 1 0 1 1 0 1 1 0

1 1 1 0 0 1 0 1 1 1

1 0 1 0 0 1 1 0 0 0

1 0 1 0 1 1 1 0 0 1

1 0 1 1 1 1 1 0 1 0

1 0 1 1 0 1 1 0 1 11 0 0 1 0 1 1 1 0 0

1 0 0 1 1 1 1 1 0 1

1 0 0 0 1 1 1 1 1 0

1 0 0 0 0 1 1 1 1 1



DIRECCION DATOA4 A3 A2 A1 A0 D3 D2 D1 D0

0 0 0 0 0 0 0 0 0

0 0 0 0 1 0 0 0 1

0 0 0 1 1 0 0 1 0

0 0 0 1 0 0 0 1 10 0 1 1 0 0 1 0 0

0 0 1 1 1 0 1 0 1

0 0 1 0 1 0 1 1 0

0 0 1 0 0 0 1 1 1

0 1 1 0 0 1 0 0 0

0 1 1 0 1 1 0 0 1

0 1 1 1 1 1 0 1 0

0 1 1 1 0 1 0 1 1

0 1 0 1 0 1 1 0 0

0 1 0 1 1 1 1 0 1

0 1 0 0 1 1 1 1 00 1 0 0 0 1 1 1 1

1 1 0 0 0 0 0 0 0

1 1 0 0 1 0 0 0 1

1 1 0 1 1 0 0 1 0

1 1 0 1 0 0 0 1 1

1 1 1 1 0 0 1 0 0

1 1 1 1 1 0 1 0 1

1 1 1 0 1 0 1 1 0

1 1 1 0 0 0 1 1 1

1 0 1 0 0 1 0 0 0

1 0 1 0 1 1 0 0 11 0 1 1 1 1 0 1 0

1 0 1 1 0 1 0 1 1

1 0 0 1 0 1 1 0 0

1 0 0 1 1 1 1 0 1

1 0 0 0 1 1 1 1 0

1 0 0 0 0 1 1 1 1



Ejercicio nro. 8Usando una EPROM, desarrollar un circuito y listar los códigos en hexadecimal que hay que

grabar en cada posición de memoria para que trabaje como un decodificador de BCD a 7 segmentos,con entradas para apagar (BI) y encender (LT) todos los segmentos. Especificar la EPROM.

BCD 7 SEGMENTOSA B C D a b c d e f g hA3 A2 A1 A0 D7 D6 D5 D4 D3 D2 D1 D0

0 0 0 0 1 1 1 1 1 1 0 0

0 0 0 1 0 1 1 0 0 0 0 0

0 0 1 0 1 1 0 1 1 0 1 0

0 0 1 1 1 1 1 1 0 0 1 0

0 1 0 0 0 1 1 0 0 1 1 0

0 1 0 1 1 0 1 1 0 1 1 0



0 1 1 0 1 0 1 1 1 1 1 0

0 1 1 1 1 1 1 0 0 0 0 0

1 0 0 0 1 1 1 1 1 1 1 0

1 0 0 1 1 1 1 0 0 1 1 0

BI 1 1 1 0 0 0 0 0 0 0 0 0

LT 1 1 1 1 1 1 1 1 1 1 1 1

Entradas: 4 bits

EPROM Direcciones: 2^4 = 16 bits

Salidas: 8 bits

EPROM 16x8

DIRECCION DATO0 F C

1 6 0

2 D A

3 F 24 6 6

5 B 6

6 B E

7 E 0

8 F E

9 E 6

14 0 0

15 F F

Ejercicico nro. 9Describir los pasos para programar una EPROM. Analizar los diferentes algoritmos propuestos

por los fabricantes.

Estas memorias se graban mediante impulsos eléctricos cuyo nivel de tensión es, en generalmayor que el de los normales de operación del circuito. Utilizan en su realización transistores MOS depuerta flotante. La grabación consiste en inyectar portadores de carga en dicha compuerta mediante

impulsos eléctricos. El borrado se realiza mediante rayos ultravioleta y ha de preceder a la grabación;para ello el circuito se coloca bajo una zona transparente que permite el paso de los estos rayos.



Los impulsos de grabación se deben aplicar en un determinado terminal de Ia memoria. Lasmemorias EPROM han sido realizadas de varias formas de las quelas principales son las siguientes:1) Memoria EPROM en las que la tensión de grabación se aplica a través de un terminalindependiente (Vpp). A su vez existen dos versiones de este tipo:1)a. Memorias en las que el impulso de grabación se da a través de uno de los terminales de control

de la lectura, en general, el de desinhibición [Chip enable (CE)]. En este tipo de memoria EPROM, elterminal CE tiene dos misiones diferentes:

* Actuar sobre el tercer estado de la salida junto con OE* Inhibir la escritura en la memoria y reducir la potencia consumida por el circuito integrado

[Power Down (PWR DWN)].1)b. Memorias en las que el impulso de grabación se da a través de un terminal dedicadoexclusivamente a dicha acción (PGM).

Para grabar una información en una posición de la memoria hay que realizar siguientesacciones simultáneas:

• Poner en los terminales la dirección correspondiente a la dirección que se quiere introducir.

• Colocar en los terminales de salida/grabación la información a grabar.

• Poner el terminal Vpp en el nivel de grabación (que según la memoria varía de 13 a 25 V) (En

algunas memorias es necesario además elevar la tensión dealimentación por encima del valor que hay que aplicar para leerla).

• Poner la señal OB en nivel uno.

• Poner la señal CE en nivel cero.

• Aplicar un impulso de una cierta duración al terminal PGM (la duración del impulso dependedel algoritmo de grabación utilizado)

La lectura se realiza poniendo Vpp a nivel de 5V, OE y CE en nivel cero, y PGM a

nivel uno.Memorias EPROM en las que la tensión de grabación se aplica a través de uno de uno de los

terminales de control (típicamente el de desinhibición de salida output enable OE).El fabricante de una memoria EPROM define en general mediante una tabla de

funcionamiento los niveles que deben tener los distintos terminales para realizar las diferentesoperaciones posibles. La tabla depende del tipo de memoria.

En la siguiente tabla se supone:* El nivel cero corresponde a O V.* El nivel uno corresponde a 5 V.* La tensión de alimentación Vcc adopta un nivel Vprog (superior a 5 V) durante la programación y laverificación.

Tabla de funcionamiento de la memoria pasiva reprogramable EPROM

Señales decontrol

Variables dedirección

Tensión dealimentación

Terminalessalida/programación

Modo de operación CE OE/Vpp Ak Ai Vcc Dni-1 – D0

Lectura 0 0 X X 5V Información memoriaInhibición de salida 0 1 X X 5V Tercer estado

Mínimo consumo(stand by)

1 X X X 5V Tercer estado

Programación 0 Vpp X X Vprog Información externa

Verificación 0 0 X X Vprog Información memoria

Inhibición deprogramación

1 Vpp X X Vprog Tercer estado

Identificacióninteligente— Fabricante— Dispositivo

00

00

VidVid

01

5V5V

Código del fabricanteCódigo del circuito



El modo de operación “identificación inteligente” proporciona la posibilidad de que el sistema alque está acoplada la memoria pueda identificar su tipo, y el fabricante. Se suele utilizar para definir elmodo de operación, un bit de la dirección (en la tabla es Ak) que se debe colocar a un nivel de tensiónsuperior a los 5 V , Vid (tensión de identificación). Un segundo bit (en la tabla es Ai), permite distinguir entre el código del fabricante y el código del circuito.

Para poder diseñar un sistema grabador de memorias EPROM es necesario conocer la

relación temporal que debe existir entre las distintas señales de control, que debe ser tambiénproporcionada por el fabricante.

En la siguiente figura se representan los diagramas temporales de las señales de control de lamemoria EPROM (cuyos datos se expusieron en la tabla anterior) correspondientes la lectura (figuraa) y a la grabación (figura b). En la figura (b) se observa que el impulso de grabación aplicado alterminal CE debe tener una determinada duración tg , iniciarse en un cierto tiempo de establecimientote después de que las variables de dirección y la información externa están estables, y acabar uncierto tiempo de mantenimiento tm antes de que la tensión del terminal OE/Vpp pase al nivel cero.Además este último se debe producir un cierto tiempo de recuperación tr antes de que cambie lainformación externa para asegurar una correcta grabación.



La grabación de las memorias EPROM debe realizarse mediante un sistema digital concebidoal efecto que genere las adecuadas señales de control. Existen diversas alternativas para surealización, que se diferencian tanto en el sistema físico del grabador como en el algoritmo degrabación ejecutado.

En la siguiente figura se representa el algoritmo más sencillo que consiste en introducir lainformación en las sucesivas posiciones mediante la aplicación de un impulso en la entrada de

grabación (la PGM o la CE según el tipo de memoria) de una duración minima que garantice lagrabación (el valor típico es de 50ms). Finalizada la grabación se compara el contenido de la memoriagrabada con la información original para comprobar que aquélla se ha realizado correctamente.

Un grabador que ejecute este algoritmo se puede realizar mediante una memoria de accesoaleatorio activa en la que se coloca la información a grabar y una unidad de control constituida por uncontador con un número de estados igual al de posiciones.Pero muchas posiciones de una memoria EPROM necesitan un impulso de grabación de duración

inferior al valor típico antes citado y, por ello, el algoritmo de la figura anterior resulta poco eficiente enlo que a tiempo de grabación se refiere. Por lo tanto, se puede realizar un grabador que ejecute unalgoritmo más rápido que se denomina “algoritmo de grabación inteligente” y se representa en lafigura que se muestra a continuación. En lugar de aplicar un único impulso de gran duración a cadaposición, se aplican impulsos de menor duración (valor típico de 1ms). Después de cada impulso secompara el contenido de la memoria con la información a grabar y si no coinciden se vuelve a aplicar

un impulso de 1 ms. Esta acción se repite un máximo de 25 veces y en el caso de que no existacoincidencia, se considera que el circuito es defectuoso. Si la coincidencia se produce antes de que sehayan aplicado 25 impulsos, se aplica un único impulso de duración igual a 3 veces el número de



impulsos de 1 ms aplicados hasta ese instante para asegurar una correcta grabación. A continuaciónse incrementa la dirección en una unidad y se repite la secuencia de acciones. Una vez grabadascorrectamente todas las posiciones se realiza una verificación del contenido de toda la memoria y si elresultado es correcto se da por finalizada la grabación.

La todavía excesiva duración del “algoritmo de grabación inteligente” junto con la disminuciónde la duración mínima de los impulsos de grabación propicionó el desarrollo de un algoritmo más

eficiente que recibe el nombre de “algoritmo rápido” (Quick-pulse programming algorithm) y que semuestra a continuación en la figura. La duración del impulso I es menor (típicamente de 100µs) y noes necesario aplicar un impulso adicional para garantizar la correcta grabación.



Tanto el algoritmo de grabación inteligente como el rápido no se pueden realizar con ungrabador cuya unidad de control sea un simple contador, y se necesita un procesador que contengaun programa que ejecute alguno de los algoritmos mostrados en las figuras anteriores. La soluciónmás utilizada es un microcomputador cuyo diagrama se muestra en la figura a continuación.



zócalo de fuerza de inserción nula

En la figura posee como periféricos uno o más zócalos de fuerza de inserción nula conectadospor medio de la unidad de acoplamiento adecuada a través de la cual se aplican a la memoriaEPROM situada en el zócalo los impulsos de duración preestablecida.

Un grabador de memorias EPROM se puede representar mediante un bloque en el que seindican el visualizador, el teclado y el zócalo para la memoria.

La utilización de un microcomputador para la realización del grabador aporta entre otras lassiguientes ventajas:

• Permite grabar diferentes memorias que necesitan señales de grabación distintas unas deotras.

• Permite la grabación de varias memorias en paralelo (utilizando varios zócalos).

• Mediante la dotación de una unidad de comunicación permite grabar en la memoria EPROMa partir de la información procedente de otro computador que, en general, es un sistema de

desarrollo de programas para un determinado microprocesador.La principal aplicación de las memorias EPROM es la de contener un microcomputador.

Ejercicio nº10Diseñar un circuito que transfiera datos de una memoria EPROM 27C64a una RAM

6264. La transferencia se debe iniciar al accionar un pulsador y terminar cuando se transfirió el datode laúltima posición de memoria.



Ejercicio nº11Comparar los tiempos de respuesta de las memorias ROM, PROM Y EEPROM. Analizar

diferencia y similitudes de estas.

* ROM:(Memoria de sólo lectura - Read Only Memory) es una clase de medio de almacenamiento. Losdatos almacenados en la ROM no se puede modificar -al menos no de manera rápida o fácil- y seutiliza para contener el firmware (software que está estrechamente ligada a hardware específico, y espoco probable que requieren actualizaciones frecuentes).En su sentido más estricto, se refiere sólo a ROM máscara ROM -en inglés MROM- (el más antiguotipo de estado sólido ROM), que se fabrica con los datos almacenados en forma permanente, y por lotanto, nunca puede ser modificada. Sin embargo, las más modernas, como EPROM y Flash EEPROM se puede borrar y volver a programar varias veces, aún siendo descritos como "memoria de sólolectura (ROM), porque el proceso de reprogramación en general es poco frecuente, relativamentelento y, a menudo, no se permite la escritura en lugares aleatorios de la memoria.

* PROM: Es una memoria digital donde el valor de cada bit depende del estado de un fusible (o

antifusible), que puede ser quemado una sola vez. Por esto la memoria puede ser programada(pueden ser escritos los datos) una sola vez a través de un dispositivo especial, un programador

http://es.wikipedia.org/wiki/EPROM

http://es.wikipedia.org/w/index.php?title=Flash_EEPROM&action=edit&redlink=1

http://es.wikipedia.org/wiki/Fusible

http://es.wikipedia.org/wiki/Antifusible


http://es.wikipedia.org/w/index.php?title=Flash_EEPROM&action=edit&redlink=1

http://es.wikipedia.org/wiki/Fusible

http://es.wikipedia.org/wiki/Antifusible



PROM. Estas memorias son utilizadas para grabar datos permanentes en cantidades menores a lasROMs, o cuando los datos deben cambiar en muchos o todos los casos.

* EPROM (Erasable Programmable Read-Only Memory - ROM programable borrable de sólo lectura).Es un tipo de memoria ROM no volátil. Está formada por celdas de FAMOS (Floating Gate Avalanche-Injection Metal-Oxide Semiconductor) o transistores de puerta flotante, cada uno de los cuales viene

de fábrica sin carga, por lo que son leídos como 0. Se programan mediante un dispositivo electrónicoque proporciona voltajes superiores a los normalmente utilizados en los circuitos electrónicos. Lasceldas que reciben carga se leen entonces como un 1. Una vez programada, una EPROM se puedeborrar solamente mediante exposición a una fuerte luz ultravioleta. Esto es debido a que los fotones de la luz excitan a los electrones de las celdas provocando que se descarguen. Las EPROMs sereconocen fácilmente por una ventana transparente en la parte alta del encapsulado, a través de lacual se puede ver el chip de silicio y que admite la luz ultravioleta durante el borrado.

Fueron siendo sustituidas progresivamente por EEPROMs (para fabricación de pequeñascantidades donde el coste no es lo importante) y por memoria flash (en las de mayor utilización).

Una EPROM programada retiene sus datos durante diez o veinte años, y se puede leer unnúmero ilimitado de veces. Para evitar el borrado accidental por la luz del sol, la ventana de borradodebe permanecer cubierta.

* EEPROM o E²PROM: (Electrically-Erasable Programmable Read-Only Memory (ROM programable yborrable eléctricamente). Es un tipo de memoria ROM que puede ser programado, borrado yreprogramado eléctricamente, a diferencia de la EPROM que ha de borrarse mediante un aparato queemite rayos ultravioletas. Son memorias no volátiles.

Las celdas de memoria de una EPROM están constituidas por un transistor MOS, que tieneuna compuerta flotante, su estado normal esta cortado y la salida proporciona un 1 lógico.Aunque una EEPROM puede ser leída un número ilimitado de veces, sólo puede ser borrada yreprogramada entre 100.000 y un millón de veces.

Una gran limitación de la EEPROM es que sufre de desgaste y con la tecnologíadisponible un bit después de 100,000 escrituras o más deja de ser confiable. Es una memoria lenta,pero persistente.

http://es.wikipedia.org/wiki/ROM

http://es.wikipedia.org/wiki/Memoria_ROM

http://es.wikipedia.org/wiki/Memoria_no_vol%C3%A1til

http://es.wikipedia.org/w/index.php?title=Floating_Gate_Transistor&action=edit&redlink=1

http://es.wikipedia.org/wiki/Voltaje

http://es.wikipedia.org/wiki/Ultravioleta

http://es.wikipedia.org/wiki/Fot%C3%B3n

http://es.wikipedia.org/wiki/Electr%C3%B3n

http://es.wikipedia.org/wiki/Silicio

http://es.wikipedia.org/wiki/EEPROM

http://es.wikipedia.org/wiki/Memoria_flash




http://es.wikipedia.org/wiki/Rayos_ultravioleta

http://es.wikipedia.org/wiki/Transistor


http://es.wikipedia.org/wiki/Memoria_ROM

http://es.wikipedia.org/wiki/Memoria_no_vol%C3%A1til

http://es.wikipedia.org/w/index.php?title=Floating_Gate_Transistor&action=edit&redlink=1

http://es.wikipedia.org/wiki/Voltaje

http://es.wikipedia.org/wiki/Ultravioleta

http://es.wikipedia.org/wiki/Fot%C3%B3n

http://es.wikipedia.org/wiki/Electr%C3%B3n

http://es.wikipedia.org/wiki/Silicio

http://es.wikipedia.org/wiki/EEPROM

http://es.wikipedia.org/wiki/Memoria_flash




http://es.wikipedia.org/wiki/Rayos_ultravioleta

http://es.wikipedia.org/wiki/Transistor

tp1 (cristina)

Documents