Sistemas Digitales

1.- Dado el siguiente circuito determinar

a) Ecuación Característicab) Tabla de Verdadc) Tabla de habilitación

U1

NAND

U2

NAND

U3

NAND

U4

NAND

U5

AND_2

U6

AND_2

0

1

11

0

0

CLK *

N

M

C

P

Q

Q*

TABLA DE VERDAD

TABLA DE HABILITACION, para este fin nos centramos en las entradas N y M asumiendo a P y C en “1”.

ECUACION CARACTERISTICA

= +

P C N M CLK0 0 - - - ~P0 1 - - - 11 0 - - - 01 1 0 01 1 0 1 01 1 1 0 11 1 1 1 ~P

N M0 0 0 00 0 1 10 1 0 00 1 1 01 0 0 11 0 1 111

11

01

--

N M0 0 0 X0 1 1 01 0 0 11 0 x 0 X X 0 0

1 1 1 0

Obs.: el clock no presenta dilatación de flancos por lo que secomporta como ENABLE

2.- Dado el flip flop MN analice su funcionamiento y desarrolle las funciones indicadas.

Para el desarrollo de este ejercicio debemos contar con la tabla de excitación de nuestro flip flop, siendo la no concedida la del M N.

Para MN Para JK Para D

Para T

N M dK0 0 - - - ~P0 1 - - - 11 0 - - - 01 1 0 01 1 0 1 11 1 1 0 01 1 1 1

Función0 0 Conversión FF NM→FFJK0 1 Conversión FF D→ FFMN1 0 Conversión FF T→FFMN1 1 Conversión FF JK→FFNM

N M0 0 0 10 0 1 00 1 0 10 1 1 11 0 0 01 0 1 011

11

01

01

N M0 0 1 X0 1 0 X1 0 x 01 1 x 1

J K0 0 0 X0 1 1 X1 0 X 11 1 x 0

D0 0 00 1 11 0 01 1 1

T0 0 00 1 11 0 11 1 x

Conversión FFMN → FFJK

Conversión FFD→ FFMN

Conversión FFT→ FFMN

J K M N0 0 0 0 1 X0 0 1 1 X 10 1 0 0 1 X0 1 1 0 X 01 0 0 1 0 X1 0 1 1 X 111

11

01

10

0X

X0

0 X X 10 X X 1

X 0 0 X0 1 1 X

M N D0 0 0 1 10 0 1 0 00 1 0 1 10 1 1 1 11 0 0 0 01 0 1 0 011

11

01

01

01

0 1 1 10 0 0 1

M N T0 0 0 1 10 0 1 0 10 1 0 1 10 1 1 1 01 0 0 0 01 0 1 0 111

11

01

01

00

0 0 0 10 1 1 1

M:

M: N:

D:

= +

T:

= +

N:

Conversión FFJK→ FFMN

Analizando el FF-MN te nemos las ecuaciones dadas es por ello finalmente tenemos el circuito final

M N J K0 0 0 1 1 X0 0 1 0 X 10 1 0 1 1 X0 1 1 1 X 01 0 0 0 0 X1 0 1 0 X 111

11

01

01

00

X0

0 X X 10 X X 1

X 0 0 XX 1 1 X

J:

=

=K:

X36 X24 X15 X03

B9 A7

EN14

Z 2

U 1 :A

1 0 1 74

D2 Q 5

C LK3

Q 6

S4

R1

U 3 :A

7 4 74

J9 Q 11

C LK6

K12 Q 10

S7

R8

U 2 :B

7 4 76

M4 Q 15

C LK1

N16 Q 14

S2

R3

T2 Q 5

C LK3

Q 6

S4

R1

U 4

N O T

U 5

N O T

U 6

A N D _2

U 7

A N D _2

U 8

O R

U 9N O T

U 10

A N D _2

U 11

A N D _2

U 12

O RU 13N O T

U 14

N O T

U 15

N O T

X36 X24 X15 X03

B9 A7

EN14

Z 2

U 1 6 :A

1 0 1 74

0

0

0

0

3.- SE TIENE UN SISTEMA DIGITAL COMPUESTO DE TRES BLOQUES B1,B2, CUYAS SEÑALES DE SALIDA SE MUESTRAN A CONTINUACION. DISEÑAR LOSCIRCUITOS DIGITALES DE LOS BLOQUES B1,B2 Y B3.

A010

A19

A28

A37

A46

A55

A64

A73

A825

A924

A1021

A1123

A122

CE20

OE22

WE27

D0 11

D1 12

D2 13

D3 15

D4 16

D5 17

D6 18

D7 19

RDY/B 1

CKA14 QA 12CKB1 QB 9QC 8QD 11R0(1)2 R0(2)3

00

00

00

00

D0D1

Q0Q1Q2D2

D3D4D5D6D7

EI EO

Q3

D8D9

CKA14 QA 12

CKB1 QB 9

QC 8

QD 11

R0(1)2

R0(2)3

CKA14 QA 12

CKB1 QB 9

QC 8

QD 11

R0(1)2

R0(2)3

2 3

1

2 3

1

2 3

1

2 3

1

2 3

1

2 3

1

2 3

1

2 3

1

A7 QA 13

B1 QB 12

C2 QC 11

D6 QD 10

BI/RBO4 QE 9

RBI5 QF 15

LT3 QG 14

A7 QA 13

B1 QB 12

C2 QC 11

D6 QD 10

BI/RBO4 QE 9

RBI5 QF 15

LT3 QG 14

2 3

1f=0.2 Hz

# PUESTO

# PARTICIPANTE

SENSORES

Reloj para la vizualisacion de los resultados cada 5 segundos

4..- Diseñar un circuito digital; que permita determinar los resultados de una competencia atlética, en el cualparticipan 8 personas por vez. El circuito digital , al final de la competencia debe mostrar los resultados en dosdisplays

Displays 1: Orden de llegada de cada competidor

Displays 2: Código de competidor

Solución:

Las salidas de los sensores son llevados a la compuertas or para la habilitación de una de ellas, de acuerdo al problema : la condición es que cada jugadorllega a la meta uno por uno , esto ayudara a que solo una señal de los 8 sensores pase a la salida y esta sea reconocida como un flanco de bajada para queel contador empiece a generar su primer estado que servirá como bus de dirección para la memoria y esta señal de cada sensor se codificado y almacenadoal mismo tiempo en que el competidor haya llegado a la meta, y así hasta completar a los 8 competidores, para el ultimo competidor : otro contador de

modo 8 , mandara una señal de decodificación exclusivamente para el estado 111 , y activara el modo de lectura de la memoria inhibiendo las salidas delcodificador y haciendo que el contador empiece a contar nuevamente pero con la señal de reloj de 0.2Hz para la lectura de los datos que serán llevados alos decodificadores de 7 segmentos en la los datos señalan el número del competidor y el puesto en que llego , estos resultados se mostraran cada 6segundos para su mejor observación.

5. PARA EL CIRCUITO MOSTRADO GRAFICAR LAS SALIDAS

Considerando F=10HZ

SOLUCION

Para el primero flipflop-D, su ecuación característica es: =Para el segundo flipflop-D, su ecuación característica es:

=

6. DISEÑAR EL CIRCUITO DIGITA MEDIANTE QUEPERMITA REALIZAR LA TR5ANSFERENCIA DE DATOS ENTRE 4

REGISTROS A,B,C Y D CADA UNA DE 4 BITS

SOLUCION:

D 03

D 14

D 25

D 36

SR2

SL7

C LK11

S09

S110

MR1

Q0 15

Q1 14

Q2 13

Q3 12

1X06 1Y 7

1X15

1X24

1X33

2X010 2Y 9

2X111

2X212

2X313

A14

B2

1E1

2E15

1X06 1Y 7

1X15

1X24

1X33

2X010 2Y 9

2X111

2X212

2X313

A14

B2

1E1

2E15

A02

A14

A26

A38

OE1

Y0 18

Y1 16

Y2 14

Y3 12

A02

A14

A26

A38

OE1

Y0 18

Y1 16

Y2 14

Y3 12

0

0000 ?

???

D 03

D 14

D 25

D 36

SR2

SL7

C LK11

S09

S110

MR1

Q0 15

Q1 14

Q2 13

Q3 12

1X06 1Y 7

1X15

1X24

1X33

2X010 2Y 9

2X111

2X212

2X313

A14

B2

1E1

2E15

1X06 1Y 7

1X15

1X24

1X33

2X010 2Y 9

2X111

2X212

2X313

A14

B2

1E1

2E15

A02

A14

A26

A38

OE1

Y0 18

Y1 16

Y2 14

Y3 12

A02

A14

A26

A38

OE1

Y0 18

Y1 16

Y2 14

Y3 12

0

0000 ?

???

D 03

D 14

D 25

D 36

SR2

SL7

C LK11

S09

S110

MR1

Q0 15

Q1 14

Q2 13

Q3 12

1X06 1Y 7

1X15

1X24

1X33

2X010 2Y 9

2X111

2X212

2X313

A14

B2

1E1

2E15

1X06 1Y 7

1X15

1X24

1X33

2X010 2Y 9

2X111

2X212

2X313

A14

B2

1E1

2E15

A02

A14

A26

A38

OE1

Y0 18

Y1 16

Y2 14

Y3 12

A02

A14

A26

A38

OE1

Y0 18

Y1 16

Y2 14

Y3 12

0

0000 ?

???

D 03

D 14

D 25

D 36

SR2

SL7

C LK11

S09

S110

MR1

Q0 15

Q1 14

Q2 13

Q3 12

1X06 1Y 7

1X15

1X24

1X33

2X010 2Y 9

2X111

2X212

2X313

A14

B2

1E1

2E15

1X06 1Y 7

1X15

1X24

1X33

2X010 2Y 9

2X111

2X212

2X313

A14

B2

1E1

2E15

A02

A14

A26

A38

OE1

Y0 18

Y1 16

Y2 14

Y3 12

A02

A14

A26

A38

OE1

Y0 18

Y1 16

Y2 14

Y3 120

0000 ?

???

00

00

0

0

000

000

U1

N OT

U2

N OT

A

B

C

D

LO AD

C LEAR

S1S2S3

S5S6S7

S9S10S11

S13S14S15

S0

S4

S8

S12

S15 S14 S13 S12 S11 S10 S9 S8 S7 S6 S5 S4 S3 S2 S1 S0 CLK FUNTION0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 ↑ A→A0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 ↑ A→B0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 ↑ A→C1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 ↑ A→D0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 ↑ B→B0 0 0 0 0 0 0 0 0 0 0 0 1 0 1 0 ↑ B→A0 0 0 0 1 0 1 0 0 0 0 0 0 0 0 0 ↑ B→C1 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 ↑ B→D0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 ↑ C→C0 0 0 0 0 0 0 0 0 0 0 0 1 1 0 0 ↑ C→A0 0 0 0 0 0 0 0 1 1 0 0 0 0 0 0 ↑ C→B1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 ↑ C→D0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 ↑ D→D0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 0 ↑ D→A0 0 0 0 0 0 0 0 1 1 1 0 0 0 0 0 ↑ D→B0 0 0 0 1 1 1 0 0 0 0 0 0 0 0 0 ↑ D→C

CLEAR=ACTIVA EN NIVEL BAJO(RESETEA TODOS LOS REGISTROS)

Para este circuito se usó los integrados 74153 que son mux 1:2 de dos bits , para el problema usaremos dos para obtener 4 bits y usaremosbúferes 74244activas en bajo ,usaremos dos de ellas ,una para que valla directo a otro registro y la otra para cargar un dato al registro , como podrá ver usamos registrosuniversales 74194 con load síncrono , se muestra una tabla de se usa como señal de control y como habilitación para los mux y los búferes, presenta unaseñal load que permite la transferencia de datos y otra que permite borrar todos los registros para una próxima carga de datos en cualquiera de ellas .

7. -DISEÑAR UN CIRCUITO DIGITAL PARA GENERAR Vo

Para el siguiente circuito se puede apreciar dos timer 555 configurados en modo monoestable ,una lista para generara pulsos de 1,2,3,4,5 segundos y el otropara generar pulso de 1 segundo ,tenemos la presencia de transistores PNP en modo saturación para la elección de una resistencia para el tiempo deactivación del pulso ,con un solo condensador para la carga y descarga ,contamos también con un decodificador de 3:8 para la elección de la saturación deun transistor ,en la que la los estados que ingresaran al decodificador es un contador de mod(6) ,cada pulso es enviado al detector de flanco para quegenera un disparo y active al timer de pulso 1 segundo,que a su vez esta activa también al timer de varios pulsos , con el detector de flanco para que genereel pulso correspondiente ,antes de comensartoo el sistema , se hiso un demx de 1:2 para que permita el paso de la señal de carga del condensador para laactivación del timer de 1 segundo para que active todo el proceso y asi sucesivamente.

Q

Q

Q

R4

DC 7

Q 3

GN

D1

VC

C8

TR2 TH 6

CV5

U1

555

R11M

Q1

PNP

R22M

Q2

PNP

R33M

Q3

PNP

R44M

Q4

PNP

R55M

Q5

PNP

C11uF

D03 Q0 14

D14 Q1 13

D25 Q2 12

D36 Q3 11

RCO 15

ENP7

ENT10

CLK2

LOAD9

MR1

U2

74161

A1

B2

C3

E16

E25

LE4

Y0 15

Y1 14

Y2 13

Y3 12

Y4 11

Y5 10

Y6 9

Y7 7

U3

74HC137

U4

NAND_3

U5NOT

R4

DC 7

Q 3

GN

D1

VC

C8

TR2 TH 6

CV5

U6

555

R61M

C21uF

U7

NOT

U8

NOT

U10

AND

U11

NOR

U12

AND

U13

NOT

U6(VCC)

C310uF

C41uF

U14

NAND

U9

NAND

U15

NOT

8. DISEÑAR UN CRONOMEYRO PARA 60 SEG(00-59) UTILIZANDO FF-JK Y CON VISUALISADORES DISPLAY NUMERICO.

SOLUCION:

CLKB

CLKA

J 4Q15

CLK 1

K 16Q14

S2

R3

J 4Q15

CLK 1

K 16Q14

S2

R3

J 4Q15

CLK 1

K 16Q14

S2

R3

A 7QA13

B 1QB12

C 2QC11

D 6QD10

BI/RBO 4QE9

RBI 5QF15

LT 3QG14

J 4Q15

CLK 1

K 16Q14

S2

R3

12

45

6

CLKA

J 4Q15

CLK 1

K 16Q14

S2

R3

J 4Q15

CLK 1

K 16Q14

S2

R3

J 4Q15

CLK 1

K 16Q14

S2

R3

A 7QA13

B 1QB12

C 2QC11

D 6QD10

BI/RBO 4QE9

RBI 5QF15

LT 3QG14

1213

12

F=16.7 Hz

9. == += += += += += + += +Desarrolle:

a) Tabla de estadosb) Determinar secuencia de estados

Como se sabe: = +Para el FF-JK #4: = += ( ) + += ( ) + + += ( ) + ( + ( + ) )Para el FF-JK #3: = += ( + ) + +Para el FF-JK #2: = += ( + ) + +

Para el FF-JK #1: = += ( + + ) + ( + )a) Tabla de estados

b) Secuencia de estadosLa secuencia es:

0, 2,12,3,9,4,11,1,13,0,2,….

N N0 0 0 0 0 2 0 0 1 01 0 0 0 1 13 1 1 0 12 0 0 1 0 12 1 1 0 03 0 0 1 1 9 1 0 0 14 0 1 0 0 11 1 0 1 15 0 1 0 1 7 0 1 1 16 0 1 1 0 8 1 0 0 07 0 1 1 1 6 0 1 1 08 1 0 0 0 10 1 0 1 09 1 0 0 1 4 0 1 0 0

10 1 0 1 0 15 1 1 1 111 1 0 1 1 1 0 0 0 112 1 1 0 0 3 0 0 1 113 1 1 0 1 0 0 0 0 014 1 1 1 0 5 0 1 0 115 1 1 1 1 4 0 1 0 0

10. DISEÑAR UN RELOJ DIGITAL PARA MOSTRAR EN 4 DISPLAYS LAS

HORAS 00-23

MINUTOS 00-59

SOLUCION

CKA

14Q

012

CKB

1Q

19

Q2

8

Q3

11

R0(

1)2

R0(

2)3

R9(

1)6

R9(

2)7

A7

QA

13

B1

QB

12

C2

QC

11

D6

QD

10

BI/R

BO4

QE

9

RBI

5Q

F15

LT3

QG

14

f=16.7 Hz

CKA

14Q

012

CKB

1Q

19

Q2

8

Q3

11

R0(

1)2

R0(

2)3

R9(

1)6

R9(

2)7

A7

QA

13

B1

QB

12

C2

QC

11

D6

QD

10

BI/R

BO4

QE

9

RBI

5Q

F15

LT3

QG

14

CKA

14Q

012

CKB

1Q

19

Q2

8

Q3

11

R0(

1)2

R0(

2)3

R9(

1)6

R9(

2)7

A7

QA

13

B1

QB

12

C2

QC

11

D6

QD

10

BI/R

BO4

QE

9

RBI

5Q

F15

LT3

QG

14

CKA

14Q

012

CKB

1Q

19

Q2

8

Q3

11

R0(

1)2

R0(

2)3

R9(

1)6

R9(

2)7

A7

QA

13

B1

QB

12

C2

QC

11

D6

QD

10

BI/R

BO4

QE

9

RBI

5Q

F15

LT3

QG

14

23

1

12.-PARA EL CIRCUITO SIGUIENTE CONSIDERE D .IDEALES CALCULAR:

A) A PARTIR DEL CIRCUITO DE CARGA DETERMINAR Tc,Tc

B) A PARTIR DEL CIRCUITO DESCARGA DETERMINAR : Td,Tc

C) CALCULAR T, F

D) CALCULAR DC %

Es un tipo de temporizador 555 utilizado como multivibrador estable= 0,75= 0,75Según dato:

a) = 0,75 ∙ 220 ∙ 10= 1,65== 220 ∙ 10= 2,2b) = 0,75=

= 0,75 ∙ 470 ∙= 3,525= 470 ∙ 10 = 4,

15.- Considere el diagrama siguiente y determinar:

a) Tabla de verdadb) Diseño del circuitoc) Circuito diseñado con JK

Podemos notar que es una maquina de Estado de MealyEmpezaremos deduciendo su mapa de estados simplificado.

EntEst 0 1∕ 0 ∕ 1∕ 0 ∕ 1∕ 0 ∕ 0∕ 0 ∕ 0

011

001

100

010 000

0/0

0/0

0/0

0/0

1/1

1/0

1/1

1/1

1/1

0/0

Ya con estos datos hallamos la tabla de verda

X Y0 0 0 0 0 0 0 1 1 0 X 1 X 1 X1 0 0 0 1 0 0 0 1 0 X 0 X X 02 0 0 1 0 0 0 1 0 0 X X 0 0 X3 0 0 1 1 0 0 0 1 0 X X 1 X 04 0 1 0 0 0 0 1 0 X 1 1 X 0 X5-7 X X X X X X X X X X X X X X8 1 0 0 0 1 1 0 0 1 X 0 X 0 X9 1 0 0 1 1 1 0 0 1 X 0 X X 110 1 0 1 0 1 0 0 0 0 X X 1 0 X11 1 0 1 1 1 0 1 0 0 X X 0 X 112 1 1 0 0 0 0 1 1 X 1 1 X 1 X13-15 X X X X X X X X X X X X X X

Simplificación: :

∕ 0 ∕ 0

= ∙= 1

0 0 0 X0 1 1 X1 0 X 11 1 X 0

= {0,1}, ,, , , " "

De aquí deducimos que existe una sola entrada

Y 5 estados por lo tanto 3 flip flop

::

: :

1 0 0 01 0 0 0

1 1

1 10 0 1

0 11 0

= += +

= +=

:

1 1 0 01 00 0 0 1

0 X X 01 1 0 01 1 0 0

=

Utilizando FF-JK el circuito final es :

J4 Q 15

C LK1

K16 Q 14

S2

R3

U 1:A

7476

J9 Q 11

C LK6

K12 Q 10

S7

R8

U 1:B

7476

J4 Q 15

C LK1

K16 Q 14

S2

R3

U 2:A

7476

C110uF

U3

A N D _2

U4

A N D _3

U5

OR

0U6

N OT

U7

OR

U8

A N D _3

U9

A N D _2

U 10

A N D _2

U 11

OR

U 12A N D _2

1 2 3

X

U 13

A N D _2

?Y

C LK