sistema de interconexión, memoria caché, memoria interna

CARRERA DE INGENIERIA EN SISTEMAS

NOMBRE:

ARQUITECTURA DE COMPUTADORES

PERIODO:

Ing. Freddy Patricio Ajila Z.

Febrero 2014 – Julio 2014

1

AREA DE LA ENERGÍA LAS INDUSTRIAS Y LOS RECURSOS NATURALES NO RENOVABLES

EMAIL: [email protected]

SEGUNDA PARTE

Contenidos Segunda Parte

• Capitulo 3: Perspectiva de alto nivel de funcionamiento e interconexiones del computador

• Capítulo 4: Memoria Caché

• Capítulo 5: Memoria Interna

• Capítulo 6: Memoria Externa

• Capítulo 7: Entrada/Salida

• Capítulo 8: Sistemas Operativos

CAPITULO 3

• “Perspectiva de Alto Nivel del funcionamiento e interconexiones del

computador”

Contenidos Capítulo 3

3.1 Componentes del computador

3.2 Funcionamiento del computador

3.3 Sist de Interconexión o Buses del sistema

Bibliografía ･ Organización y Arquitectura de Computadores, William Stalling, 7ma Edición

http://www.youtube.com/playlist?list=PLPEvBq-CYVSAe0ZdA_CbJ3zQvoGPnzh9r

Video 1: Sistema de Interconexión

Video 2: Sistema de Interconexión o buses

Capítulo III Arquitectura de Computadores 5



Introducción


A un nivel alto un computador consta de procesador, memoria y unidades de E/S.

Por ello se realiza primero un breve análisis de los componentes del computador y sus requisitos de entrada-salida

Posteriormente nos centraremos en el estudio de las interconexiones del computador (Buses del sistema)

3.1 COMPONENTES DEL COMPUTADOR


- Los principales componentes son:a. CPU (Unidad Central de Proceso)b. Memoria (RAM)c. Unidades de E/S

- Interconectan = función básica = ejecutar programas

- Intercambian Datos y senales de control

- El S.I es un conjunto de líneas compartidas (arbitraje, temporización y anchura)

… Continua COMPONENTES DEL COMPUTADOR


- Los computadores actuales se han diseñado basados en la Arquitectura de Von Neumann que se basa en 3 conceptos clave:

1. Los datos e instrucciones se almacenan en una sola memoria de lectura-escritura.

2. Los contenidos de esta memoria se direccionan indicando su posición, independientemente del tipo de dato contenido en la misma.

3. La ejecución se produce en secuencia, una instrución tras otra (a no ser que dicha secuencia se modifique explicitamente)

Alternativas HW y SW


La U.C interpreta la instrucción y genera las señales de control

Componentes de Alto nivel

Arquitectura de Computadores 10

Un módulo de E/S transfiere datos desde los dispositivos externos a la CPU y a la memoria y viceversa ya que poseen reg internos p' guardar datos temporalmente.


3.2 FUNCIONAMIENTO DEL COMPUTADOR

La función básica que realiza un computador es la ejecución de un programa ({} de instrucciones almacenadas en memoria)

La ejecución de un programa en su forma más simple consta de dos faces:

1. El procesador capta la inst de memoria (Ciclo Captación)2. El procesador ejecuta la instrucción (Ciclo de ejecución)


LOS CICLOS DE CAPTACIÓN Y EJECUCIÓN

El procesamiento que requiere una instrucción se denomina ciclo de instrucción y se divide en dos pasos llamados “Ciclo de captación y Ciclo de Ejecución”. La ejecución de un programa se detiene solo si la maquina se queda sin energía o porque se produce algún error irreparable o porque se ejecuta alguna instrucción propia del programa que detiene o termina la ejecución.

Continua... CICLOS DE CAPATCION Y EJECUCION

Capítulo II Arquitectura de Computadores 13

Fase 1

Fase 2


La CPU cuando interpreta la instrucción lleva a cabo la acción requerida que puede ser de cuatro tipos:

Procesador-Memoria: deben transferirse datos desde la CPU a la Memoria y viceversa

Procesador-E/S: Deben transferirse datos a o desde el exterior mediante transferencias entre la CPU y un módulo de E/S.

Procesamiento de datos: La CPU realiza alguna operación que puede ser aritmética y lógica.

Control: Una instrucción puede indicar que la secuencia de ejecución debe alterarse, como por ej una instrucción de salto.


Asumamos el siguiente ejemplo:

Que el CPU capta una instrucción de la dirección 120 que a su vez especifica que que la siguiente instrucción está en la dirección 160, por lo tanto carga el PC con 160 y en el próximo ciclo de captación se cargará la instrucción de la dir 160 en lugar de cargar la instrucción de la dir 121.


Ejemplo de la ejecución de un segmento de programa

Sea una maquina hipotética cuyas características son :

• El procesador tiene un único registro de datos el Acumulador(AC).• Tanto las instrucciones como los datos son de 16 bits de longitud.• El formato de instrucción dedica 4 bits para el código de operación y 12 bits para direccionar la memoria directamente.

•Registros internos de la CPU: •Contador de programa(PC):Dirección de la instrucción a ser leída•Registro de instrucción(IR):Instrucción que esta ejecutándose•Acumulador(AC): Almacenamiento temporal

Cod . Op.

S

0 3 4 15

Dirección

0 1 15

Magnitud


•Lista parcial de los códigos de operación:• 0001 = Cargar de la memoria al acumulador.• 0010 = Almacenar el AC en memoria.• 0101 = Sumar al AC el contenido de la memoria

......

1 9 4 05 9 4 12 9 4 1

0 0 0 3 0 0 0 2

300

301

302

940

941

MemoriaRegistros de la CPU

PCAC

IR

3 0 0

1 9 4 0

El PC almacena 300, la dirección de la primera instrucción.


•Los primeros 4 bits del IR indican que se cargara el AC, los 12 bits restantes indican la dirección

......

1 9 4 05 9 4 12 9 4 1

0 0 0 3 0 0 0 2

300

301

302

940

941


PCAC

IR

3 0 1

1 9 4 00 0 0 3


Se incrementa el PC y se lee la instrucción siguiente

......

1 9 4 05 9 4 12 9 4 1

0 0 0 3 0 0 0 2

300

301

302

940

941


PCAC

IR

3 0 1

5 9 4 10 0 0 3


El contenido anterior del acumulador y el contenido dela ubicación 941 se suman y el resultado se almacena en el AC

......

1 9 4 05 9 4 12 9 4 1

0 0 0 3 0 0 0 2

300

301

302

940

941


PCAC

IR

3 0 2

5 9 4 1

0003 + 0002 = 0005

0 0 0 5


Se incrementa el PC y se lee la instrucción siguiente.

......

1 9 4 05 9 4 12 9 4 1

0 0 0 3 0 0 0 2

300

301

302

940

941


PCAC

IR

3 0 2

2 9 4 10 0 0 5


El contenido de AC se almacena en la ubicación 941.Son 3 ciclos de instrucción (c/u consta de un ciclo de lectura y otro de ejecucion)

......

1 9 4 05 9 4 12 9 4 1

0 0 0 3 0 0 0 5

300

301

302

940

941


PCAC

IR

3 0 3

2 9 4 10 0 0 5


•0001 = Cargar AC desde memoria.•0010 = Almacenar el AC en memoria.•0011 = Cargar AC desde dispositivo de E/S•0100 = Almacenar AC en dispositivo de E/S•0101 = Restar a AC un dato de memoria•0110 = Sumar a AC un dato de memoria

Ejercicio 3: Ejecutar el siguiente fragmento de programa tomando en cuenta lo siguiente:

Ejercicio 2: Ejecutar el siguiente fragmento de programa tomando en cuenta lo siguiente: Restar el contenido de la palabra de memoria de la dirección 940 con el contenido de la palabra de memoria 941 y almacene el resultado en la ultima posición. Luego cargar AC desde el dispositivo 5, sumar a AC el contenido de la dirección 941 y finalmente almacenar AC en el dispositivo 6. Asumir que el valor obtenido desde el dispositivo 5 es 0004.

Nota: usar para la ejecución solo los registros PC, AC, IR

La lista parcial de códigos de operación son:

25

......

1 9 4 05 9 4 12 9 4 1

0 0 0 3 0 0 0 2

300

301

302

940

941


PCAC

IR

3 0 0

1 9 4 0303304305

3 1 0 06 9 4 14 1 0 1

0 0 0 4100

101

E/SDispositivo 5

Dispositivo 6


•0001 = Cargar AC desde memoria.•0010 = Almacenar el AC en memoria.•0011 = Cargar AC desde dispositivo de E/S•0100 = Almacenar AC en dispositivo de E/S•0101 = Restar a AC un dato de memoria•0110 = Sumar a AC un dato de memoria

Ejercicio 3: Ejecutar el mismo fragmento de programa anterior pero usando los registros:

PC, AC, MAR, MBR, IR.

La lista parcial de códigos de operación son:

Diagrama de Estados ciclos de instrucción


Los estados superiores ocasionan intercambios entre la CPU y la memoria o un módulo de entrada salida. Los estados inferiores ocasionan operaciones internasA la CPU.

• Para un ciclo de instrucción algunos estados pueden no darse y otros pueden visitarse más de una vez.

• Cálculo de la dirección de la instrucción: Determina la dir de la sig instrucción a ejecutar.

• Captación de la instrucción: La CPU lee la inst de memoria.• Decodificación de la operación indicada en la instrucción:

analiza el tipo de operación a realizar y el (los) operandos a utilizar.

• Cálculo de la dirección del operando: La CPU determina la dir del operando que puede estar en memoria o desde un dispositivo de E/S.

• Captación del operando: Capta el operando desde memoria o desde un dispositivo de E/S

• Operación con los datos: realiza la operación indicada en la instrucción.

• Almacenamiento de operando: se escribe el resultado en memoria o lo saca de un dispositivo de entrada salida.


INTERRUPCIONES

Que es una interrupción?

Conocida como una interrupción hardware o petición de interrupción y es una señal recibida por el procesador, indicando que debe "interrumpir" el curso de ejecución actual y pasar a ejecutar código específico para tratar esta situación

Una interrupción es una suspensión temporal de la ejecución de un proceso, para pasar a ejecutar una subrutina de servicio de interrupción, la cual, por lo general, no forma parte del programa, sino que pertenece al sistema operativo. Una vez finalizada dicha subrutina, se reanuda la ejecución del programa.


Porqué surgieron las interrupciones?

Sugió porque en el pasado el procesador se encargara de sondear los dispositivos periféricos cada cierto tiempo para averiguar si tenía pendiente alguna comunicación para él. Este método presentaba el inconveniente de ser muy ineficiente, ya que el procesador consumía mucho tiempo en realizar estas instrucciones de sondeo.

El mecanismo de interrupciones fue la solución que permitió al procesador desentenderse de esta problemática, y delegar en el dispositivo periférico la responsabilidad de comunicarse con él cuando lo necesitara. El procesador, en este caso, no sondea a ningún dispositivo, sino que queda a la espera de que estos le avisen (le "interrumpan") cuando tengan algo que comunicarle (ya sea un evento, una transferencia de información, una condición de error, etc.).


Como funcionan?

Todos los dispositivos que deseen comunicarse con el procesador por medio de interrupciones deben tener asignada una línea única capaz de avisar al CPU cuando le requiere para realizar una operación. Esta línea se denomina IRQ ("Interrupt ReQuest" o petición de interrupción).

Las IRQ son líneas que llegan al controlador de interrupciones, un componente de hardware dedicado a la gestión de las interrupciones, y que puede estar integrado en el procesador principal o ser un circuito separado conectado al mismo. El controlador de interrupciones debe ser capaz de habilitar o inhibir las líneas de interrupción y establecer prioridades entre las mismas. Cuando varias líneas de petición de interrupción se activan a la vez, el controlador de interrupciones utilizará estas prioridades para escoger la interrupción sobre la que informará al procesador principal.


Tipos de interruciones?

Interrupciones por hardware:

Son provocadas por dispositivos externos al procesador, no son programadas es decir que son señales que emiten los dispositivos periféricos para indicarle al procesador que necesitan ser atendidos. Por lo general se producen como resultado de una operación de E/S

Interrupciones por software:

Las interrupción por software, también denominadas llamadas al sistema, son programadas por el usuario generalmente para operaciones de entrada/salida.

Nota: las interrupciones software son más prioritarias que una interrupción hardware


Clases de interrupciones

• Programa: Generada por alguna condición como resultado de la ejecución de una instrucción (desbordamiento aritmético(overflow), división por cero, acceso fuera del espacio de memoria asignado para el usuario).

• Temporización: Generadas por un temporizador interno al procesador esto permite al S.O realizar ciertas funciones de manera regular.

• E/S : Generadas por un controlador de E/S, para indicar la finalización de una operación sin problemas o para avisar ciertas condiciones de error.

• Fallo del hardware: Generada por un fallo tal como la falta de potencia de alimentación o un error de paridad en la memoria.


Programa de usuario sin interrupciones:

Las llamadas WRITE son llamadas al prog de E/S que es una de las utilida del S.O y se encarga de la operacion de E/S. Hasta que concluya una operacion de E/S la ejecución del programa de usuario sera detenida durante un tiempo considerable.


Secuencia de instrucciones

Programa de usuario con interrupciones:

Con el uso de interrupciones el procesador puede dedicarse a ejecutar otras instrucciones mientras la operación de E/S esta en curso.

Cuando el dispositivo externo esta listo para aceptar mas datos del procesador el modulo de E/S del dispositivo, a través del gestor de interrupciones envía una señal de interrupción al procesador.

El procesador suspende la ejecución del programa de usuario un momento, envía los datos al modulo de E/S y continua con la ejecución del programa de usuario.


Programa con espera corta de E/S


Programa con espera larga de E/S


Estados del ciclo de Inst. con interrupción


Interrupciones múltiples


Deshabilitar interrupciones

Definir Prioridades

Alternativas para tratar las interrupciones múltiples:

Secuencia temporal de varias interrupciones


3.3 ESTRUCTURAS DE INTERCONEXION

Una computadora está constituida por un conjunto de unidades o módulos de 3 tipos elementales (CPU, memoria y E/S) que se comunican entre sí.

El conjunto de líneas que conectan los diversos módulos se denomina estructura de interconexión. El diseño de esta estructura depende de los intercambios que se deban producir entre módulos.

A continuación se resume la estructura y operaciones que realizan estos tres módulos o componentes principales del computador.


Módulos de un Computador


Memoria: Está constituido por N palabras de la misma longitud, a cada palabra se le asigna una única dirección numérica (0,1,…,N-1). El tipo de operación se indica mediante señales de control como: Read (Leer) y Write (escribir)

Módulo de E/S: Funcionalmente es similar a la memoria. Hay dos tipos de operaciones (lectura y escritura), además un módulo de E/S puede controlar más de un dispositivo externo (port o puerto; USB) y a c/puerto se le asignará una dir (0,1,…,M-1). Posee además lineas externas de datos para la entrada y salida de datos por un dispositivo externo. El módulo de E/S puede enviar señales de interrupción al procesador

CPU: Lee instrucciones y datos, escribe datos una vez que los

ha procesado, y utiliza ciertas señales para controlar el funcionamiento del sistema. También puede recibir señales de interrupción


Tipos de transferencias en la estructura de interconexión

La estructura de interconexión debe dar cobertura a los siguientes tipos de transferencias:

Memoria – CPU: El CPU lee una instrucción o dato desde la memoria.

CPU – Memoria: El CPU escribe un dato en la memoria. E/S – CPU: El CPU lee datos de un dispositivo de E/S a

través de un módulo de E/S. CPU - E/S: El CPU envía datos al dispositivo de E/S. Memoria - E/S y vicersa: El modulo de E/S puede

intercambiar datos directamente con la memoria, sin pasar por el procesador , utilizando acceso directo a memoria (DMA), por ejemplo: impresión de archivo.

Con el pasar del tiempo se han desarrollado y se han vuelto los buses múltiples.


3.4 INTERCONEXION CON BUSES

• Un bus es un camino de conexión entre dos o más dispositivos.

• Su caract principal: es un medio de transmisión compartido.

• Si dos dispositivos transmiten a la vez sus señales pueden solaparse o distorcionarse y por lo tanto solo uno transmitirá con éxito.

• Está compuesto por varias líneas o caminos de comunicación donde cada línea es capaz de transmitir señales binarias “1” o “0”

. En un intervalo de tiempo se puede transmitir una secuencia de dígitos binarios por una sola línea.


• Se puede utilizar también varias líneas del bus para transmitir dígitos binarios simultáneamente o en paralelo.

Por Ejemplo:

Un dato de 8 bits puede transmitirse mediante 8 líneas del bus.

El bus principal se conoce como “Bus del sistema” y es el encargado de conectar la CPU con memoria y poseer la interfaz para conectar con los módulos de E/S


Estructura del Bus

Existen muchos diseños, pero en todos ellos las lineas se pueden clasificar en tres grupos:

Líneas/bus de datos: camino para transferir datos entre los módulos del sistema. Su anchura (número de líneas eléctricas) suele ser una potencia de dos (8=2^3, 16=2^4, 32=2^5, 64=2^6, ...). Cada línea solo puede transportar un bit a la vez por lo tanto el # de lineas nos indica cuantos bits se pueden transferir al mismo tiempo. El bus de datos es el factor clave para determinar las prestaciones de todo el sistema.

Por ej: si el ancho del bus de datos es de 8 bits y las instrucciones son se 16 bits, entonces el procesador debe acceder al módulo de memoria dos veces por cada ciclo de instrucción.


Líneas/bus de direcciones: Se utilizan para designar la fuente o el destino del dato que está situado en el bus de datos. Por ej: si el procesador desea leer una palabra de (8,16,32,64 bits) de la memoria, situa la dir de la palabra en las lineas de direcciones. La anchura del bus de direcciones determina capacidad máxima de memoria posible en el sistema. Estas líneas se usan también para direccionar los puertos de E/S.

Líneas/bus de control: Sirven para controlar el acceso y el uso de las líneas de datos y de direcciones, ya que la líneas de datos y direcciones son compartidas por todos los componentes y debe existir un control. Las señales de control transmiten tanto ordenes como información de temporización. Las señales de temporización indican la validez de los datos y las direcciones y las señales de ordenes especifican operaciones las operaciones a realizar


Líneas de control típicas:

Escritura en memoriaLectura de memoriaEscritura de E/SLectura de E/STransferencia reconocidaPetición del busCesión de busPetición de interrupciónInterrupción reconocidaRelojInicio


Esquema de interconexión mediante bus


Envio de datos:

Si un modulo va ha enviar datos de un modulo a otro (1) debe obtener el uso del bus (2) transferir el dato por el bus.

Recepción de datos:

Si un modulo necesita datos de otro modulo (1) debe obtener el uso del bus (2) transferir la petición al otro modulo mediante líneas de control y dirección. Lógicamente debe esperar a que el otro módulo envié el dato.


JERARQUIA DE BUSES

• Las prestaciones de un bus van Las prestaciones de un bus van disminuyendo a medida que se van disminuyendo a medida que se van conectando un mayor número de conectando un mayor número de dispositivos.dispositivos.

• Para optimizar el rendimiento de un Para optimizar el rendimiento de un bus se utilizan los buses organizados bus se utilizan los buses organizados jerárquicamente, es por ello que jerárquicamente, es por ello que tenemos:tenemos:

– �� Bus de arquitectura tradicionalBus de arquitectura tradicional– �� Bus de altas prestaciones.Bus de altas prestaciones.


Tradicional


Elementos de diseño del bus

Arquitectura de Computadores 57

Existe una gran variedad de diseños de buses pero los parámetros o elementos generales son los sig:


Transmisión síncrona


Transmisión asíncrona

BUS PCI


Esquemas graficos


Ancho de Banda del Bus


CAPITULO 4

MEMORIA CACHE


4.1 Conceptos básicos sobre sistemas de memoria

4.2 Principios Básicos de memoria caché

4.3 Elementos de Diseño de la caché



Video 1: Memoria Caché A

Video 2: Memoria Caché B.




4.1 Conceptos básicos sobre sistemas de memoria

Características de los sistemas de memoria.

• En el nivel superior mas próximo al procesador se encuentran los registros.

• Luego se encuentran uno o mas niveles de caché L1, L2 y L3.

• Después está la memoria principal DRAM (memoria dinámica de acceso aleatorio).

• Al final se encuentran las memorias externas (Disco duro, discos extraibles como CD, DVD, Flash Memory, Discos Portables)

Capítulo 4 Arquitectura de Computadores 67

En una jerarquía descendente aumenta la capacidad y aumenta el tiempo de acceso, disminuye el costo por bit.

En una jerarquía ascendente disminuye la capacidad y disminuye el tiempo de acceso, aumenta el costo por bit.

Las memorias en general son de diversos tipos de tecnología, estructura, prestaciones y coste.


CARACTERISTICAS DE LOS SISTEMAS DE MEMORIA


CARACTERISTICAS DE LOS SISTEMAS DE MEMORIA


Ubicación:

Procesador (registros, caché)

Interna (Principal RAM)

Externa (Secundaria)

Capacidad:

Tamaño de palabra (8,16, 32, 64 bits)

Numero de palabras (k palabras bloque RAM = K palabras linea caché)


Unidad de transferencia:

Palabra (datos e instrucciones, caché a procesador).

Bloque de palabras (RAM a Caché, RAM a Disco)


Metodo de Acceso

Acceso secuencial (SAM: Sequencial Access Memory). Gran capacidad de almacenamiento. Ej. cintas

Acceso directo (DAM: Direct Access Memory). acceso directo y luego uno secuencial.Ej discos

• Acceso aleatorio (RAM: Random Access Memory). Ej M.Principal

• Acceso asociativo (CAM: Content Addressable Memory). Modo de acceso por contenido se comparan cierto numero de bits con valores dados en forma simultánea para todas las palabras. Ej M.Cache


Prestaciones:

Tiempo de Acceso (Para memorias de acceso aleatorio es el tiempo que tarda una operación de lectura o escritura. Para otras es el tiempo que se tarda en situar el mecanismo de lectura – escritura en la posición deseada )

Velocidad de transferencia (velocidad de transferir dato a o desde una unidad de memoria)

Dispositivo físico:

Semiconductor (Memoria Principal)

Soporte Magnético (Disco duro, cintas)

Soporte Óptico (CD, DVD)


Características físicas:

Volátil (cache, memoria principal, semiconductoras necesitan energía eléctrica)

Las memorias semiconductoras también son no volátiles, ejm. Memoria ROM (Read Only Memory)

no volátil ( disco duro, cintas, superficies magnéticas no volátiles)

Borrable, no borrable (Disco Duro, Bios (ROM), Discos Ópticos, flash Memorys

Jerarquía de memoria

En todas la tecnologías se cumplen las siguientes relaciones:

- A mayor capacidad, mayor tiempo de acceso

- A mayor capacidad, menor coste por bit

- A menor tiempo de acceso, mayor coste por bit.


4.1 Principios básicos de memoria caché

• La CPU y la memoria tienen tiempos de acceso muy diferentes. Para mejorar la situación se inserta una memoria intermedia


La cache contiene una copia de bloques de la memoria principal, Cuando el procesador intenta leer una palabra de memoria, se hace una comparación para saber si la palabra está en la caché. Si es así se entrega la palabra al procesador. Si no, un bloque de memoria principal con cierto numero de palabras se transfiere a la cache y después la palabra es entregada al procesador.


Estructura de memoria caché/memoria principal


Operación de lectura en de caché


Organización típica de una caché


4.3 Elementos de diseño de la caché

• Tamaño:

• Función de correspondencia

• Algoritmo de sustitución

• Tamaño de linea

• Número de caches


• Mientras mas pequeña aumenta el costo por bit y es mas rápida.

• La caché nivel 1 o L1 está aproximadamente en 64 kB

• La cahe nivel 2 o L2 está aproximadamente en 512 KB


Tamaño:


Función de Correspondencia

Correspondencia directa: Es la técnica mas sencilla y consiste en hacer corresponder cada bloque de memoria principal a una sola línea posible de caché.

Correspondencia asociativa: Supera la desventaja de la directa permitiendo que cada bloque de la RAM se guarde en cualquier línea de la memoria caché

Correspondencia asociativa por conjuntos: Toma lo positivo de las correspondencias directa y asociativa ya que la caché se divide en v conjuntos, cada uno de k líneas

Algoritmo de sustituciónUsan diferentes algoritmos que les permite liberar de datos cada una de las líneas de la caché. Entre los algoritmos más conocidos están.- Primero en entrar primero en salir (FIFO)- Utilizado menos frecuentemente reverenciada (LFU)- Aleatorio


Tamaño de líneaAl aumentar el tamaño de línea mas datos útiles son llevados a la caché es decir que aumenta el numero de palabras en cada línea de caché


Número de caches

Usan el diseño de caches multinivel donde:

Caché L1, está en el núcleo del chip o procesador

Cache L2, actualmente también dentro del chip

Caché L3, antes fuera del chip, hoy dentro del chipRecientemente la caché se separa en dos: la mitad de la líneas para datos y la otra para instrucciones.

Caché en procesadores Intel


Los procesadores Core i3, Core i5, Core i7 cuentan con una memoria cache de segundo nivel (L2) de 256KB por cada núcleo y memoria cache de primer nivel (L1) de 32KB por cada núcleo.

Si un procesador cuenta con memoria cache L3 siempre contara con memoria L2 y L1 al igual que si un procesador tiene memoria cache L2 siempre tendrá memoria cache L1 y si en algún momento se logra acceder a memoria cache L4 siempre tendrá L3, L2 y L1.

L1 Intel: 32 KB de datos + 32 KB de instrucciones

L2 intel: 256 KB.

L3 intel: Compartida por todos los núcleos

Caché en procesadores Intel


Caché en procesadores AMD


L1 AMD: 64 KB de datos + 64 KB de instrucciones

L2 AMD: 512 KB.

L3 AMD: Compartida por todos los núcleos

Caché en procesadores AMD


Conclusiones• La memoria es cara, por ello si queremos una

memoria rápida deberá ser pequeña. Pero las memorias cada vez son más grandes, baratas, y mas rápidas. De todas maneras la diferencia de velocidad entre el procesador y la memoria sigue siendo un hecho, y mientras no se igualen, se seguirá usando la cache.

• La jerarquización de la memoria cache permite almacenar mas información que le es útil al procesador , incrementado la velocidad de procesamiento y disminuyendo los accesos a memoria principal.


CAPITULO 5

MEMORIA INTERNA


5.1 Memoria principal semiconductora

5.2 Organización de memoria DRAM



Video 1: Memoria Interna “B”




Introducción

• Se analizará los dos tipos básicos de memorias semiconductoras de acceso aleatorio que son la RAM dinámica (DRAM) y la RAM estática (SRAM).

• La SRAM es más rápida y costosa es por ello que se utiliza para las memorias caché

• La DRAM se usa para la memoria principal.

• Para compensar la velocidad relativamente baja de la DRAM se han introducido variantes de DRAM avanzadas, las más usuales son la DRAM síncrona y la DRAM RamBus ambas usan el reloj del sistema para facilitar la transferencia de bloques de datos.


5.1 Memoria principal semiconductora RAM

Organización:

• El elemento básico de una memoria semiconductora es la celda de memoria.

• Independientemente de la tecnología electrónica usada para construirlas, todas las celdas de memoria semiconductora comparten ciertas propiedades como:

• Tienen dos estados estables que representan al 0 y 1 binarios

• Pueden escribirse en ellas al menos una vez para fijar su estado

• Pueden leerse para detectar su estado


En general la celda tiene 3 terminales funcionales capaces de llevar una señal eléctrica:

– 1. Selección: selecciona una celda de memoria

– 2. Control: especifica lectura ó escritura

– 3.1. Escritura : El tercer terminal proporciona la señal que fija el estado de la celda a 0 o 1.

– 3.2 Lectura de datos: El tercer terminal se utiliza como salida del estado de la celda.



Esquema del funcionamiento de una celda de memoria

La principal característica de RAM es que se puede leer y escribir datos rápidamente mediante señales eléctricas es por ello que se las denomina memorias semiconductoras.

• La RAM es volátil por ello su almacenamiento es temporal ya que necesitan de energía eléctrica para conservar los datos.

• Tiene acceso aleatorio, es decir que las palabras individuales de memoria son accedidas directamente mediante lógica de direccionamiento cableada interna.

Las dos formas tradicionales de usarlas en un computador son:

– (DRAM) memoria dinámica, basada en condensadores:

– (SRAM) memoria estática, basada en flip flops:


DRAM (RAM Dinámica):

• La cedas de la DRAM, almacenan los datos como cargas eléctricas en sus condensadores.

• Sin un condensador esta cargado o descargado representan un uno y cero binarios.

• Por naturaleza los condensadores se descargan, por ello las RAM dinámicas deben refrescarse periódicamente para mantener los datos, es por ello que se conocen como dinámicas.

• El condensador puede almacenar cualquier valor de carga dentro de un rango y su comparación con el valor referencial determina si dicha carga se interpreta como un 1 o un 0.

• Es usada para memoria principal



Celda elemental de memoria DRAM

• Una RAM estática mantiene sus datos mientras se mantenga alimentada con tensión continua de corriente directa.

• Los valores binarios se almacenan en compuertas biestables llamadas flip-flops.

• La estructura típica de una celda SRAM esta compuesta de 4 transistores conectados de forma cruzada que produce estados lógicos estables.


RAM Estática


Celda elemental de memoria SDRAM

• Ambas son volátiles necesitan tensión continua para mantener los valores de los bits.

• Una celda de RAM dinámica es más simple que una estática y por lo tanto es más pequeña

• Las DRAM dinámicas son más densas (celdas mas pequeñas = mas celdas por unidad de superficie) y mas económicas que las SRAM.

• Las DRAM son preferidas para construir memorias grandes

• Las SRAM se utilizan para construir memorias cache (on-chip como off-chip)

• Las DRAM se usan para construir memoria principal


SRAM vs DRAM

• Conocida como memoria de solo lectura (Read-Only Memory), no es volátil es decir que no necesita de energia para mantener sus datos.

• Las ROM mantienen sus programas y datos almacenados permanentemente no necesitan de ningún dispositivo de memoria secundaria que las alimente de datos.

• Memoria PROM (ROM Programable), no son volátiles y pueden grabarse una sola vez electricamente.

• Memorias de sobre-todo lectura: EPROM, EEPROM y Flash Memory


Tipos de ROM

• EPROM (ROM Erasable Programable) , no volatil, se leen y escriben electricamente, antes de escribir deben ser borradas todas su celdas, es mas costosa que la PROM ya que se pueden actualizar multiples veces.

• EEPROM (ROM Eléctricamente Erasable Programable) , no volatil, se leen y escriben eléctricamente, con la diferencia de la anterior que se puede escribir en cualquier momento sin la necesidad de borrar todas las celdas.Flash Memory (memoria Flash), no volátil, se leen y escriben eléctricamente, con la diferencia de las demás que se puede borrarse toda en unos cuantos segundos. La razon de su rapidez es que utiliza un solo transistor por bit.

Capítulo 5 Arquitectesura de Computadores 106

• Indique dos tipos de memoria semiconductora interna y explique para que sirven ?

• Cuales son las propiedades claves de las memorias semiconductoras?

• Explique que es una memoria de acceso aleatorio (Random Access Memory)?

• Que diferencia hay entre DRAM y la SRAM en cuanto a caracteristicas tales como: velocidad, tamano y costo?.

• Indique dos dispositivos en los cuales se debería utilizar memoria ROM?

• Indique dos diferencias entre EPROM, EEPROM y flash?

Capítulo 5 Arquitectesura de Computadores 107

Preguntas de repaso

Bibliografía

https://www.youtube.com/watch?v=7T2QK-ryTkI

hhttp://www.slideshare.net/videoconferencias/arquitectura-de-computadores-capitulo-ii-2592659

Organización y arquitectura de computadores, William Stalling.7ma Edición, 2007

https://www.youtube.com/watch?v=lRlU1XRqDyY

109

Universidad Nacional de Loja

Componentes del Computador y Bus del Sistema por Universidad Nacional de Loja se encuentra bajo una Licencia Creative Commons Atribución-NoComercial-CompartirIgual 3.0 Unported.

http://creativecommons.org/licenses/by-nc-sa/3.0/deed.es

http://creativecommons.org/licenses/by-nc-sa/3.0/deed.es

sistema de interconexión, memoria caché, memoria interna

Education